JP7247392B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7247392B2
JP7247392B2 JP2022032773A JP2022032773A JP7247392B2 JP 7247392 B2 JP7247392 B2 JP 7247392B2 JP 2022032773 A JP2022032773 A JP 2022032773A JP 2022032773 A JP2022032773 A JP 2022032773A JP 7247392 B2 JP7247392 B2 JP 7247392B2
Authority
JP
Japan
Prior art keywords
control signal
signal line
emission control
display device
drive control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022032773A
Other languages
English (en)
Other versions
JP2022071138A (ja
Inventor
隆信 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2022071138A publication Critical patent/JP2022071138A/ja
Application granted granted Critical
Publication of JP7247392B2 publication Critical patent/JP7247392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Description

本開示は、発光ダイオード等の発光素子を発光部に有する表示装置に関する。
従来、発光ダイオード等の発光素子を含む発光部を複数有する、バックライト装置が不要な自発光型の表示装置が知られている。例えば、特許文献１は、複数の発光ダイオードが行列状に配置された表示パネルと、表示パネルの周縁に設けられたゲートドライバおよびソースドライバとを備える表示装置を開示している。
特開２０１５－１９７５４３号公報
近年、表示装置においては、画像表示部を拡張することが求められており、画像表示部周縁の額縁部分の幅を狭める、または額縁部分を実質的に無くす（以下、総称して、「額縁レス化する」という）ことが求められている。特許文献１に記載されているような従来の表示装置は、ゲートドライバおよびソースドライバが画像表示部の周縁に設けられているため、額縁レス化することが困難であった。
また近年、表示装置における画像表示部を拡張することが求められており、それに伴って、画像表示部周縁の額縁部分の幅をきわめて狭めた表示装置、または額縁部分を実質的に無くした表示装置（以下、総称して、「額縁レスの表示装置」という）を提供することが求められている。特許文献１に記載されているような従来の表示装置は、ゲートドライバ、ソースドライバ等のドライバ回路が画像表示部の周縁に設けられているため、額縁レスの表示装置とすることが困難であった。また、額縁レスの表示装置を提供するために、単に、ドライバ回路およびドライバ回路に制御信号を供給するための制御信号線を画像表示部に配置した場合、制御信号線を伝達する制御信号が発光素子の駆動電流に影響を与え、表示される画像に色むらが発生する虞がある。
本開示の表示装置は、基板と、
前記基板の第１面の側に配置される、複数の発光部が行列状に配列されてなる画素アレイと、
前記第１面の側に前記画素アレイの列毎に配置される複数本の発光制御信号線と、
前記第１面の側に前記画素アレイの行毎に配置される複数本の走査信号線と、
前記第１面の側に配置されかつ前記画素アレイの行毎に配置される、前記複数の走査信号線を駆動する走査信号線駆動回路と、
前記第１面の側に配置される、前記走査信号線駆動回路に走査線駆動制御信号を供給する駆動制御信号線と、を備え、
前記駆動制御信号線は、前記画素アレイの行方向に延びる少なくとも１つの第１部分と、前記少なくとも１つの第１部分に接続され、前記画素アレイの列方向に延びる第２部分と、前記第２部分に接続され、前記少なくとも１つの第１部分とは反対側の、前記画素アレイの行方向に延びる複数の第３部分とを含み、
前記走査信号線駆動回路が前記駆動制御信号線の第３部分に接続して配置されており、前記第３部分は前記画素アレイの行毎に配置されている。
本開示の表示装置は、基板と、
前記基板の第１面の側に配置される、複数の発光部が行列状に配列されてなる画素アレイと、
前記第１面の側に前記画素アレイの列毎に配置される複数本の発光制御信号線と、
前記第１面の側に前記画素アレイの行毎に配置される複数本の走査信号線と、
前記第１面の側に配置される、前記複数の走査信号線を駆動する走査信号線駆動回路と、
前記第１面の側に配置される、前記走査信号線駆動回路に走査線駆動制御信号を供給する駆動制御信号線とを備え、
前記駆動制御信号線は、前記画素アレイの行方向に延びる少なくとも１つの第１部分と、前記少なくとも１つの第１部分に接続され、前記画素アレイの列方向に延びる第２部分と、前記第２部分に接続され、前記少なくとも１つの第１部分とは反対側の、前記画素アレイの行方向に延びる複数の第３部分とを含み、
前記走査信号線駆動回路が前記駆動制御信号線の第３部分に接続して配置されており、
前記複数の発光制御信号線は、少なくとも１本の第１発光制御信号線と少なくとも１本の第２発光制御信号線とを含み、
前記少なくとも１本の第１発光制御信号線は前記駆動制御信号線の第１の部分と交差する第１領域に配置され、前記少なくとも１本の第２発光制御信号線は前記駆動制御信号線の第３部分と交差する第２領域に配置されており、
前記駆動制御信号線の前記第２部分に接続され、平面視で前記少なくとも１本の第１発光制御信号線と重なる容量調整導体をさらに備える。
本開示の表示装置によれば、走査信号線駆動回路を画像表示部に配置することができ、表示装置を額縁レス化することが可能になる。
また本開示の表示装置によれば、表示される画像の色むらを抑制可能な、額縁レスの表示装置を提供することができる。
本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
第１実施形態の表示装置の概略構成を示す図である。 第１実施形態の表示装置の基本構成を示すブロック回路図である。 第１実施形態の表示装置における配線レイアウトを示す平面図である。 発光部の一例を示す回路図である。 発光部の他の一例を示す回路図である。 発光部のさらに他の一例を示す回路図である。 走査信号線駆動回路の走査信号線アドレスデコード回路の一例を示す回路図である。 走査信号線駆動回路の走査信号線ドライバ回路の一例を示す回路図である。 走査信号線アドレスデコード回路の真理値表を示す図である。 第２実施形態の表示装置における配線レイアウトを示す平面図である。 第１実施形態の表示装置における書き込み動作を示す信号波形図である。 第２実施形態の表示装置における書き込み動作を示す信号波形図である。 第３実施形態の表示装置における配線レイアウトを示す平面図である。 第４実施形態の表示装置における配線レイアウトを示す平面図である。 第５実施形態の表示装置の概略構成を示す図である。 第５実施形態の表示装置の基本構成を示すブロック回路図である。 第５実施形態の表示装置における配線レイアウトを示す平面図である。 比較例の表示装置における書き込み動作を示す信号波形図である。 第５実施形態の表示装置における書き込み動作を示す信号波形図である。 第５実施形態の変形例における配線レイアウトを示す平面図である。 第６実施形態の表示装置における配線レイアウトを示す平面図である。 第６実施形態の表示装置における書き込み動作を示す信号波形図である。 第６実施形態の変形例における配線レイアウトを示す平面図である。 第７実施形態の表示装置における配線レイアウトを示す平面図である。 第７実施形態の表示装置における書き込み動作を示す信号波形図である。
以下に、本開示の表示装置の実施の形態について、図面を参照しつつ説明する。以下で参照する各図は、本開示の表示装置の実施の形態における構成部材のうち、本開示の表示装置を説明するための主要部を示している。したがって、本開示の表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ、ＬＳＩ等の周知の構成部材を備えていてもよい。
図１は、第１実施形態の表示装置の概略構成を示す図であり、図２は、第１実施形態の表示装置の基本構成を示すブロック回路図であり、図３は、第１実施形態の表示装置における配線レイアウトを示す平面図である。図４Ａは、発光部の一例を示す回路図であり、図４Ｂは、発光部の他の一例を示す回路図であり、図４Ｃは、発光部のさらに他の一例を示す回路図である。図５Ａは、走査信号線駆動回路の走査信号線アドレスデコード回路の一例を示す回路図であり、図５Ｂは、走査信号線駆動回路の走査信号線ドライバ回路の一例を示す回路図であり、図５Ｃは、走査信号線アドレスデコード回路の真理値表を示す図である。なお、図３では、発光制御信号線、走査信号線および駆動制御信号線以外の配線を省略するとともに、発光制御信号線、走査信号線および駆動制御信号線にハッチングを付して示している。また、図３は、配線層が２層からなる場合の配線レイアウトを示している。配線層が３層以上からなる場合には、図３に示す配線レイアウトとは異なる配線レイアウトであってもよい。異なる配線層に配置された信号線は、例えば、配線層間コンタクトを介して接続することができる。
本実施形態の表示装置１は、基板２、画素アレイ３、複数本の発光制御信号線４、複数本の走査信号線５、走査信号線駆動回路６および駆動制御信号線７を備えている。
基板２は、ガラス基板等の絶縁性基板であり、第１面（一方主面）２ａおよび第１面２ａとは反対側の第２面（他方主面）２ｂを有している。画素アレイ３、発光制御信号線４、走査信号線５、走査信号線駆動回路６および駆動制御信号線７は、基板２の第１面２ａの側に配置されている。また、基板２は、第１面２ａの側に画像表示部２ｃを有しており、例えば図１に示すように、画像表示部２ｃには画素アレイ３、走査信号線駆動回路６および駆動制御信号線７が配置されている。
基板２の第２面２ｂ側には、発光制御信号線４および走査信号線５を駆動する駆動素子が配置されていてもよい。駆動素子は、例えば、第２面２ｂにＣＯＧ（Chip On Glass）方式等の手段によって搭載されていてもよい。また、駆動素子の代わりに、発光制御信号線４および走査信号線５の駆動信号を入出力するための回路基板（Flexible Printed Circuit：ＦＰＣ）が基板２の第２面２ｂ側に配設されていてもよい。
画素アレイ３は、基板２の第１面２ａの側に複数の発光部（以下、画素という場合がある）８がｍ行ｎ列の行列状に配置されて構成されている（ｍ，ｎは自然数）。各発光部８は、発光素子９、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１０および容量素子１１を含んでいる。以下では、画素アレイ３の行数ｍおよび列数ｎの両方が２５６である場合について説明するが、画素アレイの行数ｍおよび列数ｎは２５６以外の数であってもよい。また、画素アレイ３の行数ｍと画素アレイ３の列数ｎとは互いに異なっていてもよい。
発光素子９としては、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）を使用することができる。発光素子９は、例えば、マイクロチップ型のＬＥＤ、モノリシック型のＬＥＤ等であってもよい。また、発光素子９は、自発光型の素子であればよく、例えば、有機エレクトロルミネッセンス（Electro Luminescence：ＥＬ）素子、無機ＥＬ素子、半導体レーザ素子等であってもよい。
本実施形態の表示装置１では、例えば図４Ａおよび図４Ｂに示すように、各発光部８が、２つのＴＦＴ１０ａ、ＴＦＴ１０ｂおよび１つの容量素子１１を含んでいる。ＴＦＴ１０ａ，１０ｂは、例えば、アモルファスシリコン、低温多結晶シリコン等からなる半導体膜を有し、ゲート電極、ソース電極およびドレイン電極である３端子を有している。基板２がガラス基板であり、ＴＦＴ１０ａ，１０ｂが低温多結晶シリコンから成る半導体膜を有する場合、基板２上にＴＦＴをＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって直接的に形成することができる。ＴＦＴ１０ａ，１０ｂは、ゲート電極に所定電位の電圧を印加することにより、ソース電極とドレイン電極との間の半導体膜（チャネル）に電流を流す、スイッチング素子として機能する。
図４Ａに示した発光部８は、ｎチャネル型ＴＦＴであるＴＦＴ１０ａと、ｐチャネル型ＴＦＴであるＴＦＴ１０ｂとを有している。ＴＦＴ１０ａは、ゲート電極にハイレベルの信号が入力されることによって、ソース電極とドレイン電極との間が導通しオン状態となり電流が流れる。ＴＦＴ１０ａは、発光素子９に発光信号を入力するためのスイッチ素子として用いられている。ＴＦＴ１０ａがオン状態になると、発光制御信号線４を伝達する信号である発光制御信号（以下、画像信号という場合がある）Ｓｉｇのレベル（電圧）が画素ノードＶｇに書き込まれる。ＴＦＴ１０ｂは、ゲート電極にローレベルの信号が入力されることによって、ソース電極とドレイン電極との間が導通しオン状態となり電流が流れる。ＴＦＴ１０ｂは、発光制御信号Ｓｉｇのレベル（電圧）に応じた、正電圧（３Ｖ～５Ｖ程度：ＶＤＤ）と負電圧（－３Ｖ～０Ｖ程度：ＶＳＳ）との電位差（発光信号）から発光素子９を電流駆動するための駆動素子として用いられている。ＴＦＴ１０ｂは、ゲート電極に発光制御信号が入力されており、発光制御信号のレベルに応じた電位差（発光信号）が発光素子９の正電極（アノード電極）および負電極（カソード電極）に印加される。容量素子１１は、ＴＦＴ１０ｂのゲート電極とソース電極とを接続する接続線上に配置されている。容量素子１１は、ＴＦＴ１０ｂのゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。
図４Ａでは、各発光部８が、ｎチャネル型ＴＦＴ１０ａとｐチャネル型ＴＦＴ１０ｂとを含んで構成されている例を示したが、各発光部８は、例えば図４Ｂに示すように、２つのｎチャネル型ＴＦＴ１０ｃ，１０ｄを含んで構成されていてもよい。また、図示しないが、各発光部８は、２つのｐチャネル型ＴＦＴを含んで構成されていてもよい。
図４Ａおよび図４Ｂでは、各発光部８が１つの発光素子９を含んで構成されている例を示したが、例えば図４Ｃに示すように、各発光部８は、赤色発光用の副発光部８Ｒ、緑色発光用の副発光部８Ｇおよび青色発光用の副発光部８Ｂを有する構成であってもよい。赤色発光用の副発光部８Ｒは赤色ＬＥＤ等から成る赤色発光素子９Ｒを有し、緑色発光用の副発光部８Ｇは緑色ＬＥＤ等から成る緑色発光素子９Ｇを有し、青色発光用の副発光部８Ｂは青色ＬＥＤ等から成る青色発光素子９Ｂを有していてもよい。これにより、フルカラー表示が可能な表示装置となる。また、各発光部８は、赤色発光用の副発光部８Ｒ、緑色発光用の副発光部８Ｇおよび青色発光用の副発光部８Ｂに加えて、例えば、白色発光用の副発光部、黄色発光用の副発光部等を有していてもよい。各発光部８が白色発光用の副発光部を有している場合、副発光部８Ｒ，８Ｇ，８Ｂを用いて白色を表現する場合と比較して、白色発光時の消費電力を低減することができる。各発光部８が黄色発光用の副発光部を有している場合、副発光部８Ｒ，８Ｇ，８Ｂを用いて黄色を表現する場合と比較して、演色性を向上させることができる。
図４Ｃでは、副発光部８Ｒ，８Ｇ，８Ｂの走査信号線ＧＬＲ，ＧＬＧ，ＧＬＢが互いに接続されている例を示したが、走査信号線ＧＬＲ，ＧＬＧ，ＧＬＢは別個に配置されていてもよい。又は、副発光部８Ｒ，８Ｇ，８Ｂの発光制御信号線ＳＬＲ，ＳＬＧ，ＳＬＢは、例えば、副発光部８Ｒ，８Ｇ，８Ｂに１本の発光制御信号線を介して発光制御信号を時分割で出力する時分割駆動回路に接続されていてもよい。
複数の発光制御信号線４（ＳＬ１，ＳＬ２，…）は、基板２の第１面２ａの側に画素アレイ３の列毎に配置されている。発光制御信号線４は、駆動素子の画像信号入力端子と接続されている。各発光制御信号線４は、該発光制御信号線４が配置されている画素アレイ３の列に属する発光部８に画像信号を供給する。
図２および図３に示すように、発光制御信号線４の入力端部には、スイッチング素子１２が接続されていてもよい。スイッチング素子１２としては、例えば、ＣＭＯＳトランスファゲート素子を用いることができる。ＣＭＯＳトランスファゲート素子は、ｐチャネルＴＦＴとｎチャネルＴＦＴとを、ソース電極同士を接続し、ドレイン電極同士を接続して構成される。ＣＭＯＳトランスファゲート素子の各ソース電極は、基板２の側面２ｄに形成された側面導体を介して、駆動素子の画像信号入力端子に接続される。ＣＭＯＳトランスファゲート素子の各ドレイン電極は、発光制御信号線４に接続されている。ｐチャネルＴＦＴのゲート電極およびｎチャネルＴＦＴのゲート電極は、制御入力電極とされている。ｐチャネルＴＦＴのゲート電極にローレベルの信号が入力され、かつｎチャネルＴＦＴのゲート電極にハイレベルの信号が入力されている場合に、ソース電極とドレイン電極との間に電流が流れて画像信号が発光制御信号線４に入力される。
側面導体は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、モリブデン（Ｍｏ）等の導体材料からなり、基板２の第１面２ａと第２面２ｂとを接続する側面２ｄに配置されている。側面導体を形成する方法としては、例えば、側面２ｄにおける所定部位にメッキ法、蒸着法、ＣＶＤ法等の薄膜形成法等によって導体膜を成膜する方法、側面２ｄにおける所定部位に導体ペーストを塗布し焼成して導体層を作製する圧膜形成法、および側面２ｄの所定部位にエッチング法等によって溝を形成し、次にその溝に導体ペーストを塗布し焼成して導体層を作製する圧膜形成法が挙げられる。
複数の走査信号線５（ＧＬ１，ＧＬ２，…）は、基板２の第１面２ａの側に画素アレイ３の行毎に配置されている。走査信号線５は、走査信号線駆動回路６に接続されている。各走査信号線５は、該走査信号線５が配置されている画素アレイ３の行に属する発光部８に走査線駆動信号を供給する。
走査信号線駆動回路６は、走査信号線アドレスデコード回路（以下、デコード回路という場合がある）６ａ、および走査信号線ドライバ回路（以下、ドライバ回路という場合がある）６ｂを含んでいる。
本実施形態の表示装置１では、画素アレイ３の行毎に１つのデコード回路６ａが配置されている。デコード回路６ａは、例えば図５Ａに示すように、否定論理和（ＮＯＲ）の論理ゲート回路によって構成されている。デコード回路６ａには、駆動素子によって生成される走査線選択信号が入力される。
画素アレイ３の行数が２５６である場合、走査線選択信号は、例えば、８個の選択信号Ａ０～Ａ７、および選択信号Ａ０～Ａ７の各々を反転させた反転選択信号ＸＡ０～ＸＡ７の１６個の信号から選択される８個の信号であればよい。走査線選択信号は、駆動素子によって生成され、１６本の走査線選択信号線１４（ＧＳ０～ＧＳ１５）のうちの８本を介して、デコード回路６ａの入力部ＩＮ０～ＩＮ７に入力される。デコード回路６ａは、入力された８個の信号の全てがローレベルの信号である場合にハイレベルの信号を出力し、入力された８個の信号のうちの少なくとも１つがハイレベルの信号である場合にローレベルの信号を出力する。デコード回路６ａの出力信号ＤＥＣは、ドライバ回路６ｂに入力される。
ドライバ回路６ｂは、デコード回路６ａの後段に配置されている。ドライバ回路６ｂは、図５Ｂに示すように、論理積（ＡＮＤ）の論理ゲート回路によって構成されている。ドライバ回路６ｂには、デコード回路６ａの出力信号ＤＥＣ、および駆動素子によって生成される走査線駆動制御信号（以下、駆動制御信号という場合がある）ＧＡＴＥ＿ＥＮが入力される。ドライバ回路６ｂは、デコード回路６ａの出力信号ＤＥＣおよび駆動制御信号ＧＡＴＥ＿ＥＮの両方がハイレベルの信号である場合にハイレベルの信号を出力し、デコード回路６ａの出力信号ＤＥＣおよび駆動制御信号ＧＡＴＥ＿ＥＮのうちの少なくとも１つがローレベルの信号である場合にローレベルの信号を出力する。ドライバ回路６ｂの出力信号は、画素アレイ３の、該ドライバ回路６ｂが配置されている行の走査信号線５（ＧＬ１，ＧＬ２，…）に入力される。
上記構成の走査信号線駆動回路６によれば、選択信号Ａ０～Ａ７および反転選択信号ＸＡ０～ＸＡ７の組み合わせが２８＝２５６通りあるので、走査線選択信号線ＧＳ０～ＧＳ１５に入力する選択信号Ａ０～Ａ７および反転選択信号ＸＡ０～ＸＡ７によって、走査信号線５（ＧＬ１，ＧＬ２，…）のうちの１つを選択することができる。デコード回路６ａには、図５Ｃに示す真理値表に従って、走査信号線のうちの１つ（選択ＧＬ）が選択されるように、選択信号Ａ０～Ａ７および反転選択信号ＸＡ０～ＸＡ７のうちの８個を入力すればよい。
なお、図５Ａに示したデコード回路６ａでは、否定論理和（ＮＯＲ）の論理ゲート回路を、並列に接続された複数の否定論理和（ＮＯＲ）の論理ゲート回路と、否定論理積（ＮＡＮＤ）の論理ゲート回路および該否定論理積（ＮＡＮＤ）の論理ゲート回路の出力を反転させるインバータ回路とで構成することによって、回路規模（ゲート数）の増大を抑制している。また、図５Ｂに示したドライバ回路６ｂでは、論理積（ＡＮＤ）の論理ゲート回路を、否定論理積（ＮＡＮＤ）の論理ゲート回路と、該否定論理積（ＮＡＮＤ）の論理ゲート回路の出力を反転させるインバータ回路とで構成することによって、回路規模（ゲート数）の増大を抑制している。
図２および図３では、画素アレイ３の各行に１つのドライバ回路６ｂが配置されている例を示したが、画素アレイ３の各行に図２および図３に示したドライバ回路６ｂ、および該ドライバ回路６ｂと同様に構成された別のドライバ回路が配置されていてもよい。また、例えば図２および図３に示すように、ドライバ回路６ｂの入力部において、駆動制御信号ＧＡＴＥ＿ＥＮが２つに分岐し、分岐した一方がドライバ回路６ｂに入力され、他方がドライバ回路６ｂに入力されず画素アレイ３の行方向に延びていてもよい。さらに、ドライバ回路６ｂの入力部において、デコード回路６ａの出力信号ＤＥＣが２つに分岐し、分岐した一方がドライバ回路６ｂに入力され、他方がドライバ回路６ｂに入力されず画素アレイ３の行方向に延びていてもよい。ドライバ回路６ｂに入力されない駆動制御信号ＧＡＴＥ＿ＥＮ、およびデコード回路６ａの出力信号ＤＥＣは、上記別のドライバ回路に入力される構成であってもよい。このような構成によれば、画素アレイ３の行方向における走査信号線５の駆動タイミングの遅延を抑制することができる。
駆動制御信号線７は、基板２の第１面２ａ側に配置されており、駆動素子によって生成される駆動制御信号ＧＡＴＥ＿ＥＮを走査信号線ドライバ回路６ｂに供給する。駆動制御信号線７は、基板２の第１面２ａ側における画像表示部２ｃの周辺領域に配置された信号入力パッド１５に接続されている。信号入力パッド１５は、例えば、基板２の側面２ｄに形成された側面導体を介して、駆動素子に接続されている。信号入力パッド１５は、基板２の第１面２ａから第２面２ｂに貫通する貫通導体を介して、駆動素子に接続されていてもよい。また、駆動制御信号線７には、静電気放電保護回路１６が設けられている。静電気放電保護回路１６は、例えば図２に示すように、駆動制御信号線７の、信号入力パッド１５に接続された一端の近傍に設けられていてもよい。
駆動制御信号線７は、例えば図２および図３に示すように、少なくとも１つの第１部分７ａと、第２部分７ｂと、複数の第３部分７ｃとを含んでいる。第１部分７ａは、画素アレイ３の行方向に延びている。第２部分７ｂは、第１部分７ａに接続され、画素アレイ３の列方向に延びている。第３部分７ｃは、第２部分７ｂに接続され、画素アレイ３の行方向に延びている。第３部分７ｃは、第２部分７ｂに対して第１部分７ａとは反対側に延びている。換言すると、第１部分７ａは幹線部であり、第２部分７ｂは幹線部から枝分かれする分枝部であり、第３部分７ｃは分枝線部である。なお、図２および図３では、画素アレイ３の各画素行に１つの第３部分７ｃが配置されている例を示したが、駆動制御信号線７は、１つの第３部分７ｃが２つ以上のドライバ回路６ｂに入力されるように引き回すことができる。この場合には、第３部分７ｃの数が画素アレイ３の行数よりも小さくなる。
発光制御信号線４は、少なくとも１本の第１発光制御信号線４ａと、少なくとも１本の第２発光制御信号線４ｂとを含んでいる。第１発光制御信号線４ａと第２発光制御信号線４ｂとは、平面視したときの駆動制御信号線７との交差箇所の数が互いに異なり、第１発光制御信号線４ａと駆動制御信号線７の第１部分７ａとの交差箇所の数が、第２発光制御信号線４ｂと駆動制御信号線７の第３部分７ｃとの交差箇所の数よりも少なくなっている。すなわち、幹線部である第１部分７ａと交差する発光制御信号線が第１発光制御信号線４ａであり、分枝線部である第３部分７ｃと交差する発光制御信号線が第２発光制御信号線４ｂである。また、換言すると、本実施形態の表示装置１は、基板２の第１面２ａの側で、第１発光制御信号線４ａと隣接する領域における駆動制御信号線７の配線密度が、第２発光制御信号線４ｂと隣接する領域における駆動制御信号線７の配線密度よりも低くなっている。
本実施形態の表示装置１によれば、走査信号線駆動回路６と走査信号線駆動回路６に駆動制御信号ＧＡＴＥ＿ＥＮを供給する駆動制御信号線７とを画像表示部２ｃに配置し、走査信号線駆動回路６に選択信号Ａ０～Ａ７および反転選択信号ＸＡ０～ＸＡ７を供給する走査線選択信号線ＧＳ０～ＧＳ１５を、第１面２ａの側に、第１発光制御信号線４ａが配置されている画素列（例えば、図１～図３に示した表示装置１における画素アレイ３の第１列～第６列）に隣接して配置することが可能になる。これにより、表示装置１を額縁レス化することが可能になる。
表示装置１は、第１発光制御信号線４ａがＮ本存在し（Ｎは自然数）、Ｎ本の第１発光制御信号線は画素アレイ３の第１列～第Ｎ列に配置されている構成であってもよい。このような構成によれば、画素アレイ３の第１列～第Ｎ列の近傍領域における配線密度が、第１列～第Ｎ列以外の近傍領域における配線密度よりも低くなる。これにより、走査線選択信号線ＧＳ０～ＧＳ１５を画像表示部２ｃの周辺領域に配置された信号入力パッド１５に接続するとともに、走査線選択信号線ＧＳ０～ＧＳ１５を画素アレイ３の第１列～第Ｎ列の近傍領域に配置することができるので、走査線選択信号線ＧＳ０～ＧＳ１５の引き回しが容易になる。なお、信号入力パッド１５は、例えば、基板２の側面２ｄに形成された側面導体を介して、駆動素子に接続されている。信号入力パッド１５は、基板２の第１面２ａから第２面２ｂに貫通する貫通導体を介して、駆動素子に接続されていてもよい。また、走査線選択信号線ＧＳ０～ＧＳ１５には、静電気放電保護回路１６がそれぞれ設けられている。静電気放電保護回路１６は、例えば図２に示すように、走査線選択信号線ＧＳ０～ＧＳ１５の、信号入力パッド１５に接続された一端の近傍に設けられていてもよい。
次に、第２実施形態の表示装置について説明する。図６は、第２実施形態の表示装置における配線レイアウトを示す平面図であり、図７Ａは、第１実施形態の表示装置における書き込み動作を示す信号波形図であり、図７Ｂは、第２実施形態の表示装置における書き込み動作を示す信号波形図である。なお、図６では、発光制御信号線、走査信号線および駆動制御信号線以外の配線を省略するとともに、発光制御信号線、走査信号線および駆動制御信号線にハッチングを付して示している。第２実施形態の表示装置１Ａは、第１実施形態の表示装置１に対して、第１発光制御信号線４ａの構成が異なり、その他については、同様の構成であるので、同様の構成には表示装置１と同じ参照符号を付して詳細な説明は省略する。
第１実施形態の表示装置１では、発光制御信号線４および駆動制御信号線７は、基板２の第１面２ａ側に配置され、平面視で互いに交差している。発光制御信号線４および駆動制御信号線７は、表示装置１が備える複数層の配線層の異なる配線層に配置されており、発光制御信号線４と駆動制御信号線７とは、層間絶縁膜によって互いに絶縁されている。そのため、発光制御信号線４と駆動制御信号線７とが平面視で交差する箇所は、発光制御信号線４と駆動制御信号線７とで層間絶縁膜を挟む構造となり、寄生容量が発生する。表示装置１は、第１発光制御信号線４ａが配置された画素列と第２発光制御信号線４ｂが配置された画素列とで、駆動制御信号線７の配線レイアウトが異なる。そのため、第１発光制御信号線４ａが配置された画素列と第２発光制御信号線４ｂが配置された画素列とで、発光制御信号線４と駆動制御信号線７との間に発生する寄生容量が異なる。したがって、画素アレイ３の隣接する画素列にそれぞれ配置された２本の発光制御信号線４に対して、同じレベルの画像信号を供給したとしても、発光制御信号線４と駆動制御信号線７との間の寄生容量を介した容量カップリングにより、発光部８に書き込まれる信号レベルに画素列間で差が生じることがある。その結果、発光素子９の駆動電流が隣接する画素列間で異なり、画素列に沿って延びる筋状の色むらを生じることがある。
図７Ａを参照して、第１実施形態の表示装置１における書き込み動作について説明する。図７Ａは、選択信号Ａ０～Ａ７の全てがローレベルであり、画素アレイ３の第１行に配置されたデコード回路６ａの出力がハイレベルである状態で、画素アレイ３の第１行第１列の画素（図３に示すＰ１１）および第１行第７列の画素（図３に示すＰ１７）に同一レベルの画像信号を書き込む動作を示している。なお、Ｐ１１の動作は、画素アレイ３の第１行における第２列～第６列の画素についても概略同様であり、Ｐ１７の動作は、画素アレイ３の第１行における第８列以降の画素についても概略同様である。
画素アレイ３の第１列に配置された発光制御信号線ＳＬ１、および画素アレイ３の第７列に配置された発光制御信号線ＳＬ７には、同一レベルの画像信号Ｓｉｇ１，Ｓｉｇ７が供給されている。画素アレイ３の第１行に配置されたデコード回路６ａの出力がハイレベルである状態で、駆動制御信号ＧＡＴＥ＿ＥＮがローレベルからハイレベルに遷移すると、走査信号線ＧＬ１が活性化する。走査信号線ＧＬ１が活性化すると、画素アレイ３の第１行の各画素のＴＦＴ１０ａがオン状態になり、Ｐ１１，Ｐ１７の画素ノードＶｇへの発光制御信号線ＳＬ１，ＳＬ７のそれぞれの電位の書き込みが開始される。その後、駆動制御信号ＧＡＴＥ＿ＥＮがハイレベルからローレベルに遷移し、走査信号線ＧＬ１が非活性化すると、Ｐ１１，Ｐ１７の画素ノードＶｇの電位が保持されるが、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際に、発光制御信号線４と駆動制御信号線７との間の寄生容量を介した容量カップリングによって、画像信号Ｓｉｇ１がΔＳｉｇ１だけ押し下げられ、画像信号Ｓｉｇ７がΔＳｉｇ７だけ押し下げられる。さらに、画像信号Ｓｉｇ１，Ｓｉｇ７の低下に応じて、Ｐ１１の画素ノードＶｇの電位Ｖ１１がΔＶ１１だけ押し下げられ、Ｐ１７の画素ノードＶｇの電位Ｖ１７がΔＶ１７だけ押し下げられる。ここで、第１発光制御信号線４ａと駆動制御信号線７との間に発生する寄生容量は、第２発光制御信号線４ｂと駆動制御信号線７との間に発生する寄生容量よりも小さいため、ΔＳｉｇ１はΔＳｉｇ７よりも小さくなる。それに応じて、ΔＶ１１はΔＶ１７よりも小さくなり、Ｐ１１の画素ノードＶｇに保持される電位が、Ｐ１７の画素ノードＶｇに保持される電位よりも高くなる。これにより、Ｐ１１とＰ１７とでは発光期間における発光素子９の駆動電流に差が生じるため、Ｐ１１の発光輝度とＰ１７の発光輝度とに差が発生し、色むらとして視認されることがある。
上述の、発光制御信号線４と駆動制御信号線７との間の寄生容量に起因する色むらは、発光制御信号線ＳＬ１，ＳＬ７に供給する発光制御信号Ｓｉｇ１，Ｓｉｇ７の少なくとも一方を予め補正することによって、相殺することができるが、発光制御信号を補正するための補正回路、補正処理等が必要となる。そのような補正回路、補正処理等は、表示装置の製造コストの増大、表示装置の消費電力の増大等を招く虞がある。第２実施形態の表示装置１Ａでは、発光制御信号線４の構成を変更することによって、発光制御信号に対する補正を行うことなく、色むらを抑制している。
本実施形態の表示装置１Ａは、例えば図６に示すように、第１発光制御信号線４ａが平面視で駆動制御信号線７と重なる部位に第１幅広部４ｃを有する構成となっている。このような構成によれば、第１発光制御信号線４ａと駆動制御信号線７との間の寄生容量を増大させて、第２発光制御信号線４ｂと駆動制御信号線７との間の寄生容量に近付けることができる。
第１幅広部４ｃは、第１発光制御信号線４ａと駆動制御信号線７との間の寄生容量を増大させる形状であればよく、平面視したときの形状が、例えば、円形状、正方形状、矩形状等であってもよく、その他の形状であってもよい。本実施形態では、平面視での第１幅広部４ｃの形状を矩形状とするとともに、第１幅広部４ｃの長さ方向を画素アレイ３の行方向に略一致させている。これにより、第１幅広部４ｃの面積の増大を抑制しつつ、駆動制御信号線７との間の寄生容量を増大させることができる。また、複数本の第１発光制御信号線４ａが存在する場合、複数本の第１発光制御信号線４ａに形成される第１幅広部４ｃの形状は互いに異なっていてもよい。
図７Ｂは、第２実施形態の表示装置１Ａにおける書き込み動作を示す信号波形図である。図７Ｂに示す波形図において、選択信号Ａ０～Ａ７、走査信号線ＧＬ１、および駆動制御信号ＧＡＴＥ＿ＥＮについては、図７Ａに示した波形図と同様であるので説明を省略し、発光制御信号Ｓｉｇ１，Ｓｉｇ７および画素Ｐ１１，Ｐ１７の画素ノードＶｇの電位Ｖ１１，Ｖ１７についてのみ説明する。
本実施形態の表示装置１Ａでは、第１発光制御信号線４ａと駆動制御信号線７との間の寄生容量を、第２発光制御信号線４ｂと駆動制御信号線７との間の寄生容量に近付けることができる。そのため、図７Ｂに示すように、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際の発光制御信号Ｓｉｇ１が押し下げられる量ΔＳｉｇ１を、発光制御信号Ｓｉｇ７が押し下げられる量ΔＳｉｇ７に近付けることができる。その結果、画素電位Ｖ１１が押し下げられる量ΔＶ１１を、画素電位Ｖ１７が押し下げられる量ΔＶ１７に近付けることができる。これにより、Ｐ１１とＰ１７との発光期間における発光素子９の駆動電流を実質的に等しくできるため、色むらを抑制することができる。このように、第２実施形態の表示装置１Ａによれば、表示装置を額縁レス化することができるとともに、色むらを抑制することができる。
次に、本開示の第３実施形態の表示装置について説明する。図８は、第３実施形態の表示装置における配線レイアウトを示す平面図である。なお、図８では、発光制御信号線、走査信号線および駆動制御信号線以外の配線を省略するとともに、発光制御信号線、走査信号線および駆動制御信号線にハッチングを付して示している。第３実施形態の表示装置１Ｂは、第１実施形態の表示装置１に対して、駆動制御信号線が容量調整導体を有する点で異なり、その他については、同様の構成であるので、同様の構成には表示装置１と同じ参照符号を付して詳細な説明は省略する。
本実施形態の表示装置１Ｂは、駆動制御信号線７が容量調整導体７ｄを有する構成とされている。容量調整導体７ｄは、例えば図８に示すように、駆動制御信号線７の第２部分７ｂに接続され、画素アレイ３の行方向に延びている。また、容量調整導体７ｄは、第２部分７ｂに対して第１部分７ａと同じ側に延び、第１発光制御信号線４ａと交差している。このような構成によれば、第１発光制御信号線４ａと駆動制御信号線７との間の寄生容量を増大させ、第２発光制御信号線４ｂと駆動制御信号線７との間の寄生容量に近付けることができる。その結果、発光制御信号線４と駆動制御信号線７との間の寄生容量に起因する色むらを抑制することができる。したがって、本実施形態の表示装置１Ｂによれば、表示装置を額縁レス化することができるとともに、色むらを抑制することができる。
なお、図８では、容量調整導体７ｄの幅が第１部分７ａの幅よりも大きくなっている例を示したが、容量調整導体７ｄの幅は、第１部分７ａの幅と同等であってもよく、第１部分７ａの幅よりも小さくてもよい。また、図８では、２本の容量調整導体７ｄが配置されている例を示したが、容量調整導体７ｄは、１本だけ配置されていてもよく、３本以上配置されていてもよい。また、図８では、容量調整導体７ｄは一端部が第２部分７ｂに接続され、他端部が開放端とされている例を示したが、容量調整導体７ｄの他端部には、駆動制御信号ＧＡＴＥ＿ＥＮが与えられていてもよい。さらに、複数本の容量調整導体７ｄが配置されている場合には、容量調整導体７ｄの他端部同士が接続されていてもよい。また、複数本の容量調整導体７ｄは、互いに異なる幅を有していてもよい。
次に、本開示の第４実施形態の表示装置について説明する。図９は、第４実施形態の表示装置における配線レイアウトを示す平面図である。なお、図９では、発光制御信号線、走査信号線および駆動制御信号線以外の配線については省略するとともに、発光制御信号線、走査信号線および駆動制御信号線にハッチングを付して示している。第４実施形態の表示装置１Ｃは、第３実施形態の表示装置１Ｂに対して、第１発光制御線が第２幅広部を有する点で異なり、その他については、同様の構成であるので、同様の構成には表示装置１と同じ参照符号を付して詳細な説明は省略する。
本実施形態の表示装置１Ｃは、例えば図９に示すように、第１発光制御信号線４ａが、平面視で容量調整導体７ｄと重なる部位に第２幅広部４ｄを有する構成となっている。このような構成によれば、第１発光制御信号線４ａと駆動制御信号線７との間の寄生容量を増大させることができる。これにより、発光制御信号線４と駆動制御信号線７との間の寄生容量に起因する色むらを抑制することができる。また、容量調整導体７ｄの幅が第１部分７ａの幅よりも大きい場合には、第２幅広部４ｄと容量調整導体７ｄとの間に発生する寄生容量を効果的に増大されることができる。これにより、発光制御信号線４と駆動制御信号線７との間の寄生容量に起因する色むらを効果的に抑制することができる。
なお、図９では、複数の第２幅広部４ｄが同一形状を有している場合を示したが、複数の第２幅広部４ｄは互いに異なる形状を有していてもよい。また、図９では、２本の容量調整導体７ｄが配置されている例を示したが、容量調整導体７ｄは、１本だけ配置されていてもよく、３本以上配置されていてもよい。さらに、図９では、容量調整導体７ｄは一端部が第２部分７ｂに接続され、他端部が開放端とされている例を示したが、容量調整導体７ｄの他端部には、駆動制御信号ＧＡＴＥ＿ＥＮが与えられていてもよい。さらに、複数本の容量調整導体７ｄが配置されている場合には、容量調整導体７ｄの他端部同士が接続されていてもよい。複数本の容量調整導体７ｄは、互いに異なる幅を有していてもよい。
図１０は、第５実施形態の表示装置の概略構成を示す図であり、図１１は、第５実施形態の表示装置の基本構成を示すブロック回路図であり、図１２は、第５実施形態の表示装置における配線レイアウトを示す平面図である。図１３Ａは、比較例の表示装置における書き込み動作を示す信号波形図であり、図１３Ｂは、第５実施形態の表示装置における書き込み動作を示す信号波形図である。図１４は、第５実施形態の変形例における配線レイアウトを示す平面図である。本実施形態において、上述の実施形態と同様の構成には同じ参照符号を付して詳細な説明は省略する。なお、図１２では、発光制御信号線、走査信号線および駆動制御信号線以外の配線を省略するとともに、発光制御信号線、走査信号線、駆動制御信号線および調整信号線にハッチングを付して示している。また、図１２は、配線層が２層からなる場合の配線レイアウトを示している。配線層が３層以上からなる場合には、図１２に示す配線レイアウトとは異なる配線レイアウトであってもよい。異なる配線層に配置された信号線は、例えば、配線層間コンタクトを介して接続することができる。
本実施形態の表示装置１Ｄは、基板２、画素アレイ３、複数本の発光制御信号線４、複数本の走査信号線５、走査信号線駆動回路６、駆動制御信号線７および補償信号線１３を備えている。
基板２は、第１面２ａの側に画像表示部２ｃを有しており、例えば図１０に示すように、画像表示部２ｃには画素アレイ３、走査信号線駆動回路６、駆動制御信号線７および補償信号線１３が配置されている。
図１１および図１２に示すように、発光制御信号線４の入力端部には、スイッチング素子１２が接続されていてもよい。
本実施形態の表示装置１Ｄでは、画素アレイ３の行毎に１つのデコード回路６ａが配置されている。
図１１および図１２では、画素アレイ３の各行に１つのドライバ回路６ｂが配置されている例を示したが、画素アレイ３の各行に図１１および図１２に示したドライバ回路６ｂ、および該ドライバ回路６ｂと同様に構成された別のドライバ回路が配置されていてもよい。また、例えば図１１および１２に示すように、ドライバ回路６ｂの入力部において、駆動制御信号ＧＡＴＥ＿ＥＮが２つに分岐し、分岐した一方がドライバ回路６ｂに入力され、他方がドライバ回路６ｂに入力されず画素アレイ３の行方向に延びていてもよい。さらに、ドライバ回路６ｂの入力部において、デコード回路６ａの出力信号ＤＥＣが２つに分岐し、分岐した一方がドライバ回路６ｂに入力され、他方がドライバ回路６ｂに入力されず画素アレイ３の行方向に延びていてもよい。ドライバ回路６ｂに入力されない駆動制御信号ＧＡＴＥ＿ＥＮ、およびデコード回路６ａの出力信号ＤＥＣは、上記別のドライバ回路に入力される構成であってもよい。このような構成によれば、画素アレイ３の行方向における走査信号線５の駆動タイミングの遅延を抑制することができる。
静電気放電保護回路１６は、例えば図１１に示すように、駆動制御信号線７の、信号入力パッド１５に接続された一端の近傍に設けられていてもよい。
駆動制御信号線７は、例えば図１１および図１２に示すように、少なくとも１つの第１部分７ａと、第２部分７ｂと、複数の第３部分７ｃとを含んでいる。第１部分７ａは、画素アレイ３の行方向に延びている。第２部分７ｂは、第１部分７ａに接続され、画素アレイ３の列方向に延びている。第３部分７ｃは、第２部分７ｂに接続され、画素アレイ３の行方向に延びている。第３部分７ｃは、第２部分７ｂに対して第１部分７ａとは反対側に延びている。換言すると、第１部分７ａは幹線部であり、第２部分７ｂは幹線部から枝分かれする分枝部であり、第３部分７ｃは分枝線部である。なお、図１１および図１２では、画素アレイ３の各画素行に１つの第３部分７ｃが配置されている例を示したが、駆動制御信号線７は、１つの第３部分７ｃが２つ以上のドライバ回路６ｂに入力されるように引き回すことができる。この場合には、第３部分７ｃの数が画素アレイ３の行数よりも小さくなる。
本実施形態の表示装置１Ｄによれば、走査信号線駆動回路６と走査信号線駆動回路６に駆動制御信号ＧＡＴＥ＿ＥＮを供給する駆動制御信号線７とを画像表示部２ｃに配置し、走査信号線駆動回路６に選択信号Ａ０～Ａ７および反転選択信号ＸＡ０～ＸＡ７を供給する走査線選択信号線ＧＳ０～ＧＳ１５を、第１面２ａの側に、第１発光制御信号線４ａが配置されている画素列（例えば、図１０～図１２に示した表示装置１Ｄにおける画素アレイ３の第１列～第６列）に隣接して配置することが可能になる。これにより、表示装置１を額縁レスの表示装置とすることが可能になる。
表示装置１Ｄは、第１発光制御信号線４ａがＮ本存在し（Ｎは自然数）、Ｎ本の第１発光制御信号線は画素アレイ３の第１列～第Ｎ列に配置されている構成であってもよい。静電気放電保護回路１６は、例えば図１１に示すように、走査線選択信号線ＧＳ０～ＧＳ１５の、信号入力パッド１５に接続された一端の近傍に設けられていてもよい。
表示装置１Ｄは、層間絶縁膜によって互いに絶縁されている複数層の配線層を有している。発光制御信号線４および駆動制御信号線７は、複数層の配線層における異なる配線層に配置されている。発光制御信号線４と駆動制御信号線７とが平面視で交差する箇所は、発光制御信号線４と駆動制御信号線７とで層間絶縁膜を挟む構造となり、寄生容量が発生する。そのため、発光制御信号線４は、発光制御信号線４と駆動制御信号線７との交差箇所に発生する寄生容量による容量カップリングによって、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを受ける。表示装置１Ｄは、第１発光制御信号線４ａと駆動制御信号線７との交差箇所の数が、第２発光制御信号線４ｂと駆動制御信号線７との交差箇所の数よりも少なくなっているため、第１発光制御信号線４ａが受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズが、第２発光制御信号線４ｂが受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズよりも小さくなっている。第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減するための構成を備えていない表示装置では、第１発光制御信号線４ａおよび第２発光制御信号線４ｂに同一レベル（電圧）の画像信号を入力したときであっても、カップリングノイズの差に起因する画像信号のレベルの変動によって、第１発光制御信号線４ａに接続された発光部８の画素ノードに書き込まれる電位、および第２発光制御信号線４ｂに接続された発光部８の画素ノードに書き込まれる電位が互いに異なることがある。この場合、第１発光制御信号線４ａに接続された発光部８と第２発光制御信号線４ｂに接続された発光部８とは、発光素子９の駆動電流が異なることから、発光輝度が異なり、その結果、表示される画像に色むらが発生することがある。
本実施形態の表示装置１Ｄは、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減するための構成として、基板２の第１面２ａの側に配置される補償信号線１３を有している。補償信号線１３は、例えば図１０～図１２に示すように、画素アレイ３の列方向に延びる第４部分１３ａと、第４部分１３ａに接続され、画素アレイ３の行方向に延びる複数の第５部分１３ｂとを有している。補償信号線１３は、平面視したときに、第１発光制御信号線４ａと複数の第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと複数の第５部分１３ｂとの交差箇所の数よりも少なくなっている。
補償信号線１３には、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減するための補償信号が供給される。本実施形態では、補償信号として、駆動制御信号ＧＡＴＥ＿ＥＮの反転信号ＺＧＡＴＥ＿ＥＮ、または駆動制御信号ＧＡＴＥ＿ＥＮと逆極性の信号ＣＴＬ＿ＮＺが用いられる。補償信号は、例えば、外部の駆動素子または回路基板から供給されてもよく、外部の駆動素子または回路基板から供給される信号に基づいて、表示装置１Ｄ内で生成されてもよい。
補償信号線１３と発光制御信号線４とは平面視で交差しているため、発光制御信号線４と補償信号線１３との交差箇所には寄生容量による容量カップリングが発生する。補償信号線１３を伝達する補償信号は、この容量カップリングを介して、発光制御信号線４を伝達する画像信号に影響を及ぼす。補償信号は、駆動制御信号ＧＡＴＥ＿ＥＮを反転させた反転信号ＺＧＡＴＥ＿ＥＮ、または駆動制御信号ＧＡＴＥ＿ＥＮとは逆極性で動作する信号ＣＴＬ＿ＮＺであるため、発光制御信号線４に対して、発光制御信号線４が受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを低減するように影響を及ぼす。
本実施形態では、平面視したときに、第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと第５部分１３ｂとの交差箇所の数よりも少なくなっている。そのため、補償信号が第２発光制御信号線４ｂに及ぼす影響は、補償信号が第１発光制御信号線４ａに及ぼす影響よりも大きくなる。したがって、本実施形態の表示装置１Ｄによれば、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減することが可能になり、表示される画像の色むらを抑制することができる。
図１１および図１２に示すように、補償信号線１３は、平面視したときに、第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が０である構成であってもよい。このような構成によれば、補償信号は、実質的に、第１発光制御信号線４ａを伝達する画像信号には影響せず、第２発光制御信号線４ｂを伝達する画像信号だけに影響する。これにより、第２発光制御信号線４ｂが受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを相殺することが可能になり、ひいては、表示される画像の色むらを抑制することができる。
補償信号として、駆動制御信号ＧＡＴＥ＿ＥＮの反転信号ＺＧＡＴＥ＿ＥＮを用いる場合、反転信号ＺＧＡＴＥ＿ＥＮは、駆動制御信号ＧＡＴＥ＿ＥＮを反転させるインバータ回路１７を用いて生成されていてもよい。インバータ回路１７は、例えば、ＣＭＯＳインバータによって構成されていてもよい。また、インバータ回路１７は、例えば図１０～図１２に示すように、画像表示部２ｃに配置され、入力部が駆動制御信号線７に接続され、出力部が補償信号線１３に接続されていてもよい。これにより、反転信号ＺＧＡＴＥ＿ＥＮを画像表示部２ｃ内で生成することができるので、反転信号ＺＧＡＴＥ＿ＥＮを外部から供給する場合の信号線等を省略することができる。なお、図１０～図１２では、駆動制御信号線７と補償信号線１３との間に１つのインバータ回路１７が配置されている例を示したが、駆動制御信号線７と補償信号線１３との間に複数のインバータ回路１７が配置されていてもよい。
駆動制御信号線７および補償信号線１３は、例えば図１２に示すように、補償信号線１３の複数の第５部分１３ｂの数が、駆動制御信号線７の複数の第３部分７ｃの数に等しく、複数の第５部分１３ｂと複数の第３部分７ｃとが画素アレイ３の列方向に交互に配置されている構成であってもよい。このような構成によれば、駆動制御信号線７の第３部分７ｃと補償信号線１３の第５部分１３ｂとが対をなして配置されるので、第２発光制御信号線４ｂが受ける、第３部分７を伝達する駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを、該第３部分７ｃと対をなす第５部分１３ｂを伝達する補償信号の影響によって、効果的に低減することができる。これにより、表示される画像の色むらを効果的に抑制することができる。
次に、図１３Ａおよび図１３Ｂを参照して、本実施形態の表示装置１Ｄおよび比較例の表示装置における画像信号の書き込み動作について説明する。図１３Ａは、比較例の表示装置における書き込み動作を示す信号波形図であり、図１３Ｂは、第５実施形態の表示装置における書き込み動作を示す信号波形図である。なお、比較例の表示装置は、図１０～図１２に示す表示装置１Ｄに対して、補償信号線１３およびインバータ回路１７を有していない点で異なり、その他については、同様の構成であるので、同様の構成には表示装置１Ｄと同じ参照符号を付して詳細な説明は省略する。
図１３Ａは、選択信号Ａ０～Ａ７の全てがローレベルであり、画素アレイ３の第１行に配置されたデコード回路６ａの出力がハイレベルである状態で、画素アレイ３の第１行第１列の画素（図１２に示すＰ１１に対応する）および第１行第７列の画素（図１２に示すＰ１７に対応する）に同一レベルの画像信号を書き込む動作を示している。なお、Ｐ１１の動作は、画素アレイ３の第１行における第２列～第６列の画素についても概略同様であり、Ｐ１７の動作は、画素アレイ３の第１行における第８列以降の画素についても概略同様である。
画素アレイ３の第１列に配置された発光制御信号線ＳＬ１、および画素アレイ３の第７列に配置された発光制御信号線ＳＬ７には、同一レベルの画像信号Ｓｉｇ１，Ｓｉｇ７が供給されているものとする。画素アレイ３の第１行に配置されたデコード回路６ａの出力がハイレベルである状態で、駆動制御信号ＧＡＴＥ＿ＥＮがローレベルからハイレベルに遷移すると、走査信号線ＧＬ１が活性化する。走査信号線ＧＬ１が活性化すると、画素アレイ３の第１行の各画素のＴＦＴ１０ａがオン状態になり、Ｐ１１，Ｐ１７の画素ノードＶｇへの発光制御信号線ＳＬ１，ＳＬ７のそれぞれの電位の書き込みが開始される。その後、駆動制御信号ＧＡＴＥ＿ＥＮがハイレベルからローレベルに遷移し、走査信号線ＧＬ１が非活性化すると、Ｐ１１，Ｐ１７の画素ノードＶｇの電位が保持されるが、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際に、発光制御信号線４と駆動制御信号線７との間の寄生容量を介した容量カップリングによって、画像信号Ｓｉｇ１がΔＳｉｇ１だけ押し下げられ、画像信号Ｓｉｇ７がΔＳｉｇ７だけ押し下げられる。さらに、画像信号Ｓｉｇ１，Ｓｉｇ７の低下に応じて、Ｐ１１の画素ノードＶｇの電位Ｖ１１がΔＶ１１だけ押し下げられ、Ｐ１７の画素ノードＶｇの電位Ｖ１７がΔＶ１７だけ押し下げられる。ここで、第１発光制御信号線４ａと駆動制御信号線７との間に発生する寄生容量は、第２発光制御信号線４ｂと駆動制御信号線７との間に発生する寄生容量よりも小さいため、ΔＳｉｇ１はΔＳｉｇ７よりも小さくなる。それに応じて、ΔＶ１１はΔＶ１７よりも小さくなり、Ｐ１１の画素ノードＶｇに保持される電位が、Ｐ１７の画素ノードＶｇに保持される電位よりも高くなる。そのため、比較例の表示装置では、発光期間における発光素子９の駆動電流がＰ１１とＰ１７とで異なり、その結果、Ｐ１１の発光輝度とＰ１７の発光輝度とに差が発生し、表示される画像に色むらが発生する。
図１３Ｂは、本実施形態の表示装置１Ｄにおける書き込み動作を示す信号波形図である。図１３Ｂに示す信号波形図において、選択信号Ａ０～Ａ７、走査信号線ＧＬ１、および駆動制御信号ＧＡＴＥ＿ＥＮの動作については、図１３Ａに示した信号波形図と同様であるので説明を省略し、発光制御信号Ｓｉｇ１，Ｓｉｇ７、および画素Ｐ１１，Ｐ１７の画素ノードＶｇの電位Ｖ１１，Ｖ１７についてのみ説明する。
本実施形態の表示装置１Ｄでは、補償信号線１３を伝達する補償信号によって、第２発光制御信号線４ｂと駆動制御信号線７との容量カップリングを低減することができ、その結果、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減することができる。したがって、表示装置１Ｄでは、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＳｉｇ７を、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＳｉｇ１に近付けることができる。その結果、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＶ１７を、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＶ１１に近付けることができる。これにより、表示装置１の発光期間では、Ｐ１７における発光素子９の駆動電流を、Ｐ１１における発光素子９の駆動電流に近付けることができるため、表示される画像の色むらを抑制することができる。したがって、本実施形態の表示装置１Ｄによれば、表示され画像の色むらを抑制可能な、額縁レスの表示装置を提供することができる。
次に、第５実施形態の変形例について説明する。図１４は、第５実施形態の変形例における配線レイアウトを示す平面図である。なお、図１４では、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線以外の配線を省略するとともに、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線にハッチングを付して示している。本変形例の表示装置１Ｅは、第５実施形態の表示装置１Ｄに対して、補償信号線１３の構成が異なり、その他については、同様の構成であるので、同様の構成には表示装置１Ｄと同じ参照符号を付して詳細な説明は省略する。
本変形例の表示装置１Ｅは、例えば図１４に示すように、補償信号線１３の複数の第５部分１３ｂの数が、駆動制御信号線７の複数の第３部分７ｃの数よりも少なく、複数の第５部分１３ｂの線幅が、複数の第３部分７ｃの線幅よりも大きい構成とされている。このような構成によれば、第５部分１３ｂの線幅が第３部分７ｃの線幅以下である場合と比較して、第５部分１３ｂと第２発光制御信号線４ｂとが重なる面積を増大させ、第５部分１３ｂと第２発光制御信号線４ｂとの間に発生する寄生容量を増大させることができる。これにより、第３部分７ｃの数よりも少ない数の第５部分１３ｂによって、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減することが可能になる。したがって、変形例の表示装置１Ｅによれば、第５実施形態の表示装置１Ｄと同様に、色むらを抑制可能な額縁レスの表示装置を提供すことができる。また、変形例の表示装置１Ｅによれば、補償信号線１３の複数の第５部分１３ｂの数を低減することができるため、画像表示部２ｃにおける配線の引き回しが容易になる。なお、図１４では、補償信号線１３が２つの第５部分１３ｂを有している例を示したが、補償信号線１３は、３つ以上の第５部分１３ｂを有していてもよい。
次に、第６実施形態の表示装置について説明する。図１５は、第６実施形態の表示装置における配線レイアウトを示す平面図であり、図１６は、第６実施形態の表示装置における書き込み動作を示す信号波形図である。なお、図１５では、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線以外の配線を省略するとともに、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線にハッチングを付して示している。第６実施形態の表示装置１Ｆは、第５実施形態の表示装置１Ｄに対して、補償信号線１３の構成が異なり、その他については、同様の構成であるので、同様の構成には表示装置１Ｄと同じ参照符号を付して詳細な説明は省略する。
本実施形態の表示装置１Ｆでは、補償信号線１３が、画素アレイ３の列方向に延びる第４部分１３ａと、第４部分１３ａに接続され、画素アレイ３の行方向に延びる複数の第５部分１３ｂと、第４部分１３ａに接続され、第４部分１３ａに対して複数の第５部分１３ｂとは反対側に延びる第６部分１３ｃとを有している。補償信号線１３は、平面視したときに、第１発光制御信号線４ａと複数の第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと複数の第５部分１３ｂとの交差箇所の数よりも少なくなっている。
補償信号線１３には、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減するための補償信号が供給される。本実施形態では、補償信号として、駆動制御信号ＧＡＴＥ＿ＥＮと逆極性の信号ＣＴＬ＿ＮＺが用いられる。補償信号は、補償信号線１３の第６部分１３ｃに外部の駆動素子、回路基板等から供給される。補償信号は、駆動制御信号ＧＡＴＥ＿ＥＮと逆極性の信号ＣＴＬ＿ＮＺであるため、発光制御信号線４に対して、発光制御信号線４が受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを低減するように影響を及ぼす。
上記のように、本実施形態では、平面視したときに、第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと第５部分１３ｂとの交差箇所の数よりも少なくなっている。これにより、補償信号が第２発光制御信号線４ｂに及ぼす影響は、補償信号が第１発光制御信号線４ａに及ぼす影響よりも大きくなる。したがって、本実施形態の表示装置１Ｆによれば、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減することが可能になり、ひいては、表示される画像の色むらを抑制することができる。
補償信号として用いられる、駆動制御信号ＧＡＴＥ＿ＥＮと逆極性の信号ＣＴＬ＿ＮＺは、駆動制御信号ＧＡＴＥ＿ＥＮとは逆極性で動作する信号であればよく、例えば、駆動制御信号ＧＡＴＥ＿ＥＮの正負を逆にした信号であってもよく、駆動制御信号ＧＡＴＥ＿ＥＮの正負を逆にした信号を増幅または減衰し、信号レベルを変更した信号であってもよい。また、補償信号の立ち上がりのタイミングは、駆動制御信号ＧＡＴＥ＿ＥＮの立ち上がりのタイミングと一致していてもよく、異なっていてもよい。また、補償信号の立ち下がりのタイミングは、駆動制御信号ＧＡＴＥ＿ＥＮの立ち下がりのタイミングと一致していてもよく、異なっていてもよい。本実施形態では、補償信号の信号レベル、立ち上がりおよび立ち下がりのタイミング等を、駆動制御信号ＧＡＴＥ＿ＥＮの信号レベル、立ち上がりおよび立ち下がりのタイミング等とは別個に設定することができる。これにより、補償信号の信号レベル、立ち上がりおよび立ち下がりのタイミング等を調整することにより、色むらのレベルを外部から調整することが可能になる。
図１５に示すように、補償信号線１３は、平面視したときに、第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が０である構成であってもよい。このような構成によれば、補償信号は、実質的に、第１発光制御信号線４ａを伝達する画像信号には影響せず、第２発光制御信号線４ｂを伝達する画像信号だけに影響する。これにより、第２発光制御信号線４ｂが受ける駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを相殺することが可能になり、ひいては、表示される画像の色むらを抑制することができる。
駆動制御信号線７および補償信号線１３は、例えば図１５に示すように、補償信号線１３の複数の第５部分１３ｂの数が、駆動制御信号線７の複数の第３部分７ｃの数に等しく、複数の第５部分１３ｂと複数の第３部分７ｃとが画素アレイ３の列方向に交互に配置されている構成であってもよい。このような構成によれば、駆動制御信号線７の第３部分７ｃと補償信号線１３の第５部分１３ｂとが対をなして配置されるので、第２発光制御信号線４ｂが受ける、第３部分７ｃを伝達する駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを、該第３部分７ｃと対をなす第５部分１３ｂを伝達する補償信号の影響によって、効果的に低減することができる。これにより、表示される画像の色むらを効果的に抑制することができる。
次に、図１６を参照して、本実施形態の表示装置１Ｆにおける画像信号の書き込み動作について説明する。図１６に示す信号波形図において、選択信号Ａ０～Ａ７、走査信号線ＧＬ１、および駆動制御信号ＧＡＴＥ＿ＥＮの動作については、図１３Ａおよび図１３Ｂに示した信号波形図と同様であるので説明を省略し、発光制御信号Ｓｉｇ１，Ｓｉｇ７および画素Ｐ１１，Ｐ１７の画素ノードの電位Ｖ１１，Ｖ１７についてのみ説明する。
本実施形態の表示装置１Ｆでは、補償信号線１３を伝達する補償信号によって、第２発光制御信号線４ｂと駆動制御信号線７との容量カップリングを低減することができ、その結果、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減することができる。したがって、表示装置１Ｆでは、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＳｉｇ７を、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＳｉｇ１に近付けることができる。その結果、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＶ１７を、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際のΔＶ１１に近付けることができる。これにより、表示装置１Ｆの発光期間では、Ｐ１７における発光素子９の駆動電流を、Ｐ１１における発光素子９の駆動電流に近付けることができるため、表示される画像の色むらを抑制することができる。したがって、本実施形態の表示装置１Ｆによれば、表示され画像の色むらを抑制可能な、額縁レスの表示装置を提供することができる。
次に、第６実施形態の表示装置の変形例について説明する。図１７は、第６実施形態の変形例における配線レイアウトを示す平面図である。なお、図１７では、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線以外の配線を省略するとともに、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線にハッチングを付して示している。本変形例の表示装置１Ｇは、第２実施形態の表示装置１Ｆに対して、補償信号線１３の第５部分１３ｂの構成が異なり、その他については、同様の構成であるので、同様の構成には表示装置１Ｆと同じ参照符号を付して詳細な説明は省略する。
本変形例の表示装置１Ｇは、例えば図１７に示すように、補償信号線１３の複数の第５部分１３ｂの数が、駆動制御信号線７の複数の第３部分７ｃの数よりも少なく、複数の第５部分１３ｂの線幅が、複数の第３部分７ｃの線幅よりも大きい構成とされている。このような構成によれば、第５部分１３ｂの線幅が第３部分７ｃの線幅以下である場合と比較して、第５部分１３ｂと第２発光制御信号線４ｂとが重なる面積を増大させ、第５部分１３ｂと第２発光制御信号線４ｂとの間に発生する寄生容量を増大させることができる。これにより、第３部分７ｃの数よりも少ない数の第５部分１３ｂによって、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減することが可能になる。したがって、変形例の表示装置１Ｇによれば、第６実施形態の表示装置１Ｆと同様に、色むらを抑制可能な額縁レスの表示装置を提供すことができる。また、変形例の表示装置１Ｇによれば、補償信号線１３の複数の第５部分１３ｂの数を低減することができるため、画像表示部２ｃにおける配線の引き回しが容易になる。なお、図１７では、補償信号線１３が２つの第５部分１３ｂを有している例を示したが、補償信号線１３は、３つ以上の第５部分１３ｂを有していてもよい。
次に、第７実施形態の表示装置について説明する。図１８は、第７実施形態の表示装置における配線レイアウトを示す平面図であり、図１９は、第７実施形態の表示装置における書き込み動作を示す信号波形図である。なお、図１８では、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線以外の配線を省略するとともに、発光制御信号線、走査信号線、駆動制御信号線、および補償信号線にハッチングを付して示している。第７実施形態の表示装置１Ｈは、第５実施形態の表示装置１Ｄに対して、補償信号線１３の構成が異なり、その他については、同様の構成であるので、同様の構成には表示装置１Ｄと同じ参照符号を付して詳細な説明は省略する。
本実施形態の表示装置１Ｈでは、補償信号線１３が、画素アレイ３の列方向に延びる第４部分１３ａと、第４部分１３ａに接続され、画素アレイ３の行方向に延びる複数の第５部分１３ｂと、第４部分１３ａに接続され、第４部分１３ａに対して複数の第５部分１３ｂと同じ側に延びる第６部分１３ｃとを有している。補償信号線１３は、平面視したときに、前記第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと第５部分１３ｂとの交差箇所の数よりも多くなっている。
補償信号線１３には、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減するための補償信号が供給される。本実施形態では、補償信号として、駆動制御信号ＧＡＴＥ＿ＥＮと同極性の信号ＣＴＬ＿ＮＺが用いられる。補償信号は、補償信号線１３の第６部分１３ｃに外部の駆動素子、回路基板等から供給される。
補償信号線１３と発光制御信号線４とは平面視で交差しているため、発光制御信号線４と補償信号線１３との交差箇所には寄生容量による容量カップリングが発生する。補償信号線１３を伝達する補償信号は、この容量カップリングを介して、発光制御信号線４を伝達する画像信号に影響する。補償信号は、駆動制御信号ＧＡＴＥ＿ＥＮと同極性で動作する信号ＣＴＬ＿ＮＺであるため、発光制御信号線４に対して、発光制御信号線４が受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを増大させるように影響を及ぼす。
表示装置１Ｈでは、平面視したときに、第１発光制御信号線４ａと第５部分１３ｂとの交差箇所の数が、第２発光制御信号線４ｂと第５部分１３ｂとの交差箇所の数よりも多くなっている。そのため、補償信号が第１発光制御信号線４ａに及ぼす影響は、補償信号が第２発光制御信号線４ｂに及ぼす影響よりも大きくなる。したがって、本実施形態の表示装置１Ｈによれば、第１発光制御信号線４ａが受けるカップリングノイズを増大させることによって、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減することが可能になり、ひいては、表示される画像の色むらを抑制することができる。
図１９は、本実施形態の表示装置１Ｈにおける書き込み動作を示す信号波形図である。図１９に示す信号波形図において、選択信号Ａ０～Ａ７、走査信号線ＧＬ１、および駆動制御信号ＧＡＴＥ＿ＥＮの動作については、図１３Ａ、図１３Ｂおよび図１６に示した信号波形図と同様であるので説明を省略し、発光制御信号Ｓｉｇ１，Ｓｉｇ７および画素Ｐ１１，Ｐ１７の画素ノードの電位Ｖ１１，Ｖ１７についてのみ説明する。
本実施形態の表示装置１Ｈでは、補償信号線１３を伝達する補償信号によって、第１発光制御信号線４ａと駆動制御信号線７との容量カップリングを増大させることができ、その結果、第１発光制御信号線４ａと第２発光制御信号線４ｂとにおけるカップリングノイズの差を低減することができる。したがって、表示装置１Ｈでは、駆動制御信号ＧＡＴＥ＿ＥＮが立ち下がる際の発光制御信号Ｓｉｇ１が押し下げられる量ΔＳｉｇ１を、発光制御信号Ｓｉｇ７が押し下げられる量ΔＳｉｇ７に近付けることができる。その結果、画素電位Ｖ１１が押し下げられる量ΔＶ１１を、画素電位Ｖ１７が押し下げられる量ΔＶ１７に近付けることができる。これにより、表示装置１Ｈの発光期間では、Ｐ１１における発光素子９の駆動電流を、Ｐ１７における発光素子９の駆動電流に近付けることができるため、表示される画像の色むらを抑制することができる。したがって、本実施形態の表示装置１Ｈによれば、表示され画像の色むらを抑制可能な、額縁レスの表示装置を提供することができる。
補償信号は、駆動制御信号ＧＡＴＥ＿ＥＮを増幅または減衰し、信号レベル（電圧）を変更した信号であってもよい。補償信号の立ち上がりのタイミングは、駆動制御信号ＧＡＴＥ＿ＥＮの立ち上がりのタイミングと一致していてもよく、異なっていてもよい。また、補償信号の立ち下がりのタイミングは、駆動制御信号ＧＡＴＥ＿ＥＮの立ち下がりのタイミングと一致していてもよく、異なっていてもよい。本実施形態では、補償信号の信号レベル、立ち上がりおよび立ち下がりのタイミング等を、駆動制御信号ＧＡＴＥ＿ＥＮの信号レベル、立ち上がりおよび立ち下がりのタイミング等とは別個に設定することができる。したがって、補償信号の信号レベル、立ち上がりおよび立ち下がりのタイミング等を調整することにより、色むらのレベルを外部から調整することが可能になる。
補償信号線１３は、例えば図１８に示すように、第２発光制御信号線４ｂと第５部分１３ｂとの交差箇所の数が０であるように構成されていてもよい。このような構成によれば、補償信号は、実質的に、第２発光制御信号線４ｂを伝達する画像信号には影響せず、第１発光制御信号線４ａを伝達する画像信号だけに影響する。これにより、第１発光制御信号線４ａが受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズを、第２発光制御信号線４ｂが受ける、駆動制御信号ＧＡＴＥ＿ＥＮに起因するカップリングノイズに効果的に近付けることができる。
補償信号線１３は、第５部分１３ｂの線幅が、第６部分１３ｃの線幅よりも大きくなっていてもよい。これにより、第５部分１３ｂの数の増大を抑制しつつ、第５部分１３ｂと第１発光制御信号線４ａとが重なる面積を増大させ、第５部分１３ｂと第２発光制御信号線４ｂとの間に発生する寄生容量を増大させることができる。ひいては、駆動制御信号線７の第３部分７ｃの数よりも少ない数の第５部分１３ｂによって、第１発光制御信号線４ａと第２発光制御信号線４ｂとが受けるカップリングノイズの差を低減することが可能になる。また、補償信号線１３の複数の第５部分１３ｂの数を低減することができるため、画像表示部２ｃにおける配線の引き回しが容易になる。なお、図１９では、補償信号線１３が２つの第５部分１３ｂを有している例を示したが、補償信号線１３は、３つ以上の第５部分１３ｂを有していてもよい。また、図１９では、第５部分１３ｂは、一端が第４部分１３ａに接続され、他端が開放端とされている例を示したが、第５部分１３ｂは、他端同士が電気的に接続されていてもよい。これにより、第５部分１３ｂを伝達する補償信号を安定させることができる。
以上、本開示の表示装置の実施の形態について説明したが、本開示の表示装置は、上記実施の形態に限定されるものではなく、適宜の設計的変更、改良を含んでいてもよい。例えば、発光部は、自発光型の発光素子を含む構成に限定されず、液晶表示素子とバックライトとを含んで構成されていてもよい。発光素子は、バックライトが省略された反射型の液晶表示素子によって構成されていてもよい。
本開示は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本開示の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本開示の範囲内のものである。
本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、例えば、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、商業用のプリグラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、デジタル表示式腕時計、スマートウォッチなどがある。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ 表示装置
２ 基板
２ａ 第１面
２ｂ 第２面
２ｃ 画像表示部
２ｄ 側面
３ 画素アレイ
４ 発光制御信号線
４ａ 第１発光制御信号線
４ｂ 第２発光制御信号線
４ｃ 第１幅広部
４ｄ 第２幅広部
５ 走査信号線
６ 走査信号線駆動回路
６ａ 走査信号線アドレスデコード回路
６ｂ 走査信号線ドライバ回路
７ 駆動制御信号線
７ａ 第１部分
７ｂ 第２部分
７ｃ 第３部分
７ｄ 容量調整導体
８ 発光部
９ 発光素子
１０ 薄膜トランジスタ（ＴＦＴ）
１１ 容量素子
１２ スイッチング素子
１３ 補償信号線
１３ａ 第４部分
１３ｂ 第５部分
１３ｃ 第６部分
１４ 走査線選択信号線
１５ 信号入力パッド
１６ 静電気放電保護回路
１７ インバータ回路

Claims (5)

  1. 基板と、
    前記基板の第１面の側に配置される、複数の発光部が行列状に配列されてなる画素アレイと、
    前記第１面の側に前記画素アレイの列毎に配置される複数本の発光制御信号線と、
    前記第１面の側に前記画素アレイの行毎に配置される複数本の走査信号線と、
    前記第１面の側に配置されかつ前記画素アレイの行毎に配置される、前記複数の走査信号線を駆動する走査信号線駆動回路と、
    前記第１面の側に配置される、前記走査信号線駆動回路に走査線駆動制御信号を供給する駆動制御信号線と、を備え、
    前記駆動制御信号線は、前記画素アレイの行方向に延びる少なくとも１つの第１部分と、前記少なくとも１つの第１部分に接続され、前記画素アレイの列方向に延びる第２部分と、前記第２部分に接続され、前記少なくとも１つの第１部分とは反対側の、前記画素アレイの行方向に延びる複数の第３部分とを含み、
    前記走査信号線駆動回路が前記駆動制御信号線の第３部分に接続して配置されており、前記第３部分は前記画素アレイの行毎に配置されている、表示装置。
  2. 前記複数の発光制御信号線は、少なくとも１本の第１発光制御信号線と少なくとも１本の第２発光制御信号線とを含み、
    前記少なくとも１本の第１発光制御信号線は前記駆動制御信号線の第１の部分と交差する第１領域に配置され、前記少なくとも１本の第２発光制御信号線は前記駆動制御信号線の第３部分と交差する第２領域に配置されている、請求項１に記載の表示装置。
  3. 平面視したとき、前記第１領域における前記少なくとも１本の第１発光制御信号線と前記第１の部分との交差箇所の数が、前記第２領域における第２発光制御信号線と前記第３部分との交差箇所の数よりも少ない、請求項２に記載の表示装置。
  4. 基板と、
    前記基板の第１面の側に配置される、複数の発光部が行列状に配列されてなる画素アレイと、
    前記第１面の側に前記画素アレイの列毎に配置される複数本の発光制御信号線と、
    前記第１面の側に前記画素アレイの行毎に配置される複数本の走査信号線と、
    前記第１面の側に配置される、前記複数の走査信号線を駆動する走査信号線駆動回路と、
    前記第１面の側に配置される、前記走査信号線駆動回路に走査線駆動制御信号を供給する駆動制御信号線と、を備え、
    前記駆動制御信号線は、前記画素アレイの行方向に延びる少なくとも１つの第１部分と、前記少なくとも１つの第１部分に接続され、前記画素アレイの列方向に延びる第２部分と、前記第２部分に接続され、前記少なくとも１つの第１部分とは反対側の、前記画素アレイの行方向に延びる複数の第３部分とを含み、
    前記走査信号線駆動回路が前記駆動制御信号線の第３部分に接続して配置されており、
    前記複数の発光制御信号線は、少なくとも１本の第１発光制御信号線と少なくとも１本の第２発光制御信号線とを含み、
    前記少なくとも１本の第１発光制御信号線は前記駆動制御信号線の第１の部分と交差する第１領域に配置され、前記少なくとも１本の第２発光制御信号線は前記駆動制御信号線の第３部分と交差する第２領域に配置されており、
    前記駆動制御信号線の前記第２部分に接続され、平面視で前記少なくとも１本の第１発光制御信号線と重なる容量調整導体をさらに備える、表示装置。
  5. 平面視において、前記少なくとも１本の第１発光制御信号線は、前記容量調整導体と重なる部位に第２幅広部を有している、請求項４に記載の表示装置。
JP2022032773A 2018-06-29 2022-03-03 表示装置 Active JP7247392B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018124151 2018-06-29
JP2018124152 2018-06-29
JP2018124152 2018-06-29
JP2018124151 2018-06-29
JP2020527706A JP7036921B2 (ja) 2018-06-29 2019-06-28 表示装置
PCT/JP2019/025990 WO2020004663A1 (ja) 2018-06-29 2019-06-28 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020527706A Division JP7036921B2 (ja) 2018-06-29 2019-06-28 表示装置

Publications (2)

Publication Number Publication Date
JP2022071138A JP2022071138A (ja) 2022-05-13
JP7247392B2 true JP7247392B2 (ja) 2023-03-28

Family

ID=68987225

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020527706A Active JP7036921B2 (ja) 2018-06-29 2019-06-28 表示装置
JP2022032773A Active JP7247392B2 (ja) 2018-06-29 2022-03-03 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020527706A Active JP7036921B2 (ja) 2018-06-29 2019-06-28 表示装置

Country Status (6)

Country Link
US (2) US11430377B2 (ja)
EP (1) EP3816975A4 (ja)
JP (2) JP7036921B2 (ja)
KR (1) KR102586374B1 (ja)
CN (1) CN112384965B (ja)
WO (1) WO2020004663A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3816975A4 (en) * 2018-06-29 2022-07-06 Kyocera Corporation INDICATOR
EP4068258A4 (en) * 2019-11-29 2022-11-23 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE, BILLBOARD, TILE BILLBOARD, AND BILLBOARD ETCHING METHOD
KR20220126329A (ko) * 2021-03-08 2022-09-16 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177528A (ja) 2002-11-25 2004-06-24 Sharp Corp アクティブマトリクス基板及び表示装置
JP2005003696A (ja) 2002-05-29 2005-01-06 Seiko Epson Corp 電気光学装置およびその製造方法、素子駆動装置およびその製造方法、素子基板ならびに電子機器
JP2012518208A (ja) 2009-02-17 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ２次元ディスプレイのためのチップレットドライバー対
CN104464533A (zh) 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置
US20150379955A1 (en) 2014-06-30 2015-12-31 Samsung Display Co., Ltd. Display device
WO2016080542A1 (ja) 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
JP2006251534A (ja) * 2005-03-11 2006-09-21 Sharp Corp 表示装置
CN101910932B (zh) * 2008-04-17 2013-06-05 夏普株式会社 Tft阵列基板和液晶显示装置
WO2011065045A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 走査信号線駆動回路およびこれを備えた表示装置
US8624882B2 (en) * 2011-02-10 2014-01-07 Global Oled Technology Llc Digital display with integrated computing circuit
JP6176117B2 (ja) 2012-01-10 2017-08-09 株式会社Ｊｏｌｅｄ 表示装置および表示方法
KR20140024572A (ko) * 2012-08-20 2014-03-03 삼성디스플레이 주식회사 표시판
KR20150079645A (ko) 2012-10-30 2015-07-08 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 패널 및 그것을 구비한 표시 장치
US9685131B2 (en) * 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
US9934742B2 (en) * 2013-09-26 2018-04-03 Sharp Kabushiki Kaisha Display panel and display device including same
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
CN106233368B (zh) 2014-04-28 2019-03-12 夏普株式会社 显示装置
CN104238214B (zh) 2014-07-24 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104269428B (zh) * 2014-09-16 2017-10-10 京东方科技集团股份有限公司 一种阵列基板及其显示装置
US10191344B2 (en) * 2014-11-21 2019-01-29 Sharp Kabushiki Kaisha Active matrix substrate and display panel
CN104536176B (zh) * 2014-12-25 2017-07-14 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN104464603A (zh) * 2014-12-30 2015-03-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN104849928B (zh) * 2015-04-16 2019-04-05 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
KR102552583B1 (ko) 2015-07-22 2023-07-06 삼성디스플레이 주식회사 표시 장치
KR102635916B1 (ko) * 2016-09-30 2024-02-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 보더리스 타입의 표시장치
US10957755B2 (en) * 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
CN106782416B (zh) * 2017-03-02 2019-12-13 上海天马微电子有限公司 一种显示面板及显示装置
CN206947350U (zh) * 2017-06-29 2018-01-30 京东方科技集团股份有限公司 一种有机电致发光显示面板及显示装置
CN207517694U (zh) * 2017-12-05 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
EP3816975A4 (en) * 2018-06-29 2022-07-06 Kyocera Corporation INDICATOR

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003696A (ja) 2002-05-29 2005-01-06 Seiko Epson Corp 電気光学装置およびその製造方法、素子駆動装置およびその製造方法、素子基板ならびに電子機器
JP2004177528A (ja) 2002-11-25 2004-06-24 Sharp Corp アクティブマトリクス基板及び表示装置
JP2012518208A (ja) 2009-02-17 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー ２次元ディスプレイのためのチップレットドライバー対
US20150379955A1 (en) 2014-06-30 2015-12-31 Samsung Display Co., Ltd. Display device
WO2016080542A1 (ja) 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル
CN104464533A (zh) 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置

Also Published As

Publication number Publication date
US11769446B2 (en) 2023-09-26
JP2022071138A (ja) 2022-05-13
EP3816975A1 (en) 2021-05-05
EP3816975A4 (en) 2022-07-06
US20210264849A1 (en) 2021-08-26
JP7036921B2 (ja) 2022-03-15
WO2020004663A1 (ja) 2020-01-02
JPWO2020004663A1 (ja) 2021-06-24
US11430377B2 (en) 2022-08-30
US20220375402A1 (en) 2022-11-24
CN112384965A (zh) 2021-02-19
KR102586374B1 (ko) 2023-10-10
CN112384965B (zh) 2023-04-18
KR20210019542A (ko) 2021-02-22

Similar Documents

Publication Publication Date Title
CN108074532B (zh) 显示面板以及使用显示面板的有机发光二极管显示装置
JP7247392B2 (ja) 表示装置
WO2021082793A1 (zh) 显示面板及其驱动方法、显示装置
KR102502071B1 (ko) 발광 표시 장치
KR20200017012A (ko) 표시 장치
JP6263718B2 (ja) 画像表示装置及び表示制御方法
KR20200031738A (ko) 표시 장치
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
WO2021253392A1 (zh) 显示基板及其制作方法、显示装置
CN110970467A (zh) 显示装置
CN113785350B (zh) 显示基板及其制作方法、显示装置
JP2012181396A (ja) 電気光学装置および電子機器
CN112835217A (zh) 显示装置及其驱动方法
CN115394201B (zh) 显示面板和显示装置
WO2021005855A1 (ja) 表示装置
KR102520698B1 (ko) Oled 표시패널
KR20220133362A (ko) 표시 장치
CN115769296A (zh) 显示基板及其制备方法、显示装置
US20210358357A1 (en) Display panel and display device
JP2019012162A (ja) 表示装置
WO2023236012A1 (zh) 显示面板及其制备方法、显示装置
US20240122007A1 (en) Display apparatus
US20230215878A1 (en) Light emitting display apparatus
KR102459073B1 (ko) 표시장치
WO2021103012A1 (zh) 阵列基板及其制备方法、像素驱动方法、显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7247392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150