従来、LED等の発光素子を複数有する、バックライト装置が不要な自発光型の表示装置が知られている。そのような表示装置の基本構成のブロック回路図を図6に示す。また、図6の構成の表示装置の下面図を図7に示し、図6のA1−A2線における断面図を図8に示す。表示装置は、ガラス基板等から成る基板1と、基板1上の所定の方向(例えば、行方向)に配置された走査信号線2と、走査信号線2と交差させて配置された発光制御信号線3と、走査信号線2と発光制御信号線3によって区分けされた画素部(Pmn)の複数から構成された表示部11と、表示部11を覆う絶縁層上に配置された複数の発光領域(Lmn)と、を有する構成である。走査信号線2および発光制御信号線3は、基板1の側面に配置された側面導体1sを介して基板1の裏面にある裏面配線9に接続される。裏面配線9は、基板1の裏面に設置されたIC,LSI等の駆動素子6に接続される。すなわち、表示装置は基板1の裏面にある駆動素子6によって表示が駆動制御される。駆動素子6は、例えば、基板1の裏面側にCOG(Chip On Glass)方式等の手段によって搭載される。また、基板1の裏面側には、駆動素子6との間で引き出し線を介して駆動信号、制御信号等を入出力するためのFPCが設置される場合がある。また側面導体1sに替えてスルーホール等の貫通導体を用いる場合がある。
それぞれの画素部(Pmn)には、発光領域(Lmn)にある発光素子14(LDmn)の発光、非発光、発光強度等を制御するための発光制御部22が配置されている。この発光制御部22は、発光素子14のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ(Thin Film Transistor:TFT)12(図10に示す)と、発光制御信号(発光制御信号線3を伝達する信号)のレベル(電圧)に応じた、正電圧(アノード電圧:3〜5V程度)と負電圧(カソード電圧:−3V〜0V程度)の電位差(発光信号)から発光素子14を電流駆動するための駆動素子としてのTFT13(図10に示す)と、を含む。
発光素子14は、表示部11を覆う絶縁層41(図8に示す)を貫通するスルーホール等の貫通導体23a,23bを介して、発光制御部22、正電圧入力線16、負電圧入力線17に電気的に接続されている。すなわち、発光素子14の正電極は、貫通導体23aおよび発光制御部22を介して正電圧入力線16に接続されており、発光素子14の負電極は、貫通導体23bを介して負電圧入力線17に接続されている。
また図9のブロック回路図に示すように、場合によっては、基板1上の発光制御信号線3の入力端部に発光制御信号線駆動回路5が配置され、基板1上の走査信号線2の入力端部に走査信号線駆動回路7が配置される。そして表示装置は、平面視において、表示部11と基板1の端1tとの間に額縁部1gがあり、この額縁部1gに発光制御信号線駆動回路5、走査信号線駆動回路7が配置される。
図10の詳細なブロック回路図に示すように、表示装置は、基板1上に、第1の方向(例えば、行方向)に形成された複数本の走査信号線2(GL1,GL2,GL3)と、第1の方向と交差する第2の方向(例えば、列方向)に走査信号線2と交差させて形成された複数本の発光制御信号線3(SL1,SL2,SL3)と、走査信号線2と発光制御信号線3の各交差部に対応して形成された画素部15と、を有している。なお、基板1上の第1の方向(行方向)に3個、第2の方向(列方向)に3個の計9個の画素部15(P11,P12,P13〜P33)および発光素子14が配置されているが、これらの画素部15は全体の一部であり、他の画素部15は省略している。それぞれの画素部15には発光制御部22が配置されており、発光制御部22を構成するTFT12,13はpチャネル型TFTであり、それらのゲート電極にロー信号(L信号)が入力されることによって、ソース−ドレイン間が導通しオン状態となり電流が流れる。そして、TFT13は、そのゲート電極に発光制御信号が入力されており、その発光制御信号のレベルに応じた電位差(発光信号)が発光素子14の正電極と負電極に印加される。発光素子14の正電極には正電圧入力線16を介して正電圧が入力され、発光素子14の負電極には負電圧入力線17を介して負電圧が入力される。正電圧入力線16の入力端部および負電圧入力線17の入力端部は、それぞれ側面導体1sおよび裏面配線9を介して駆動素子6に接続される。
またTFT13は、ゲート電極にロー信号が入力されている間オン状態となり、発光素子14に電流を流す。TFT13のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はTFT13のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間(1フレームの期間)保持する保持容量として機能する。TFT12,13は、例えば、アモルファスシリコン(a−Si)、低温多結晶シリコン(Low-Temperature Poly Silicon:LTPS)等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の3端子を有する構成である。そして、ゲート電極に所定電位の電圧を印加することにより、ソース電極とドレイン電極の間の半導体膜(チャネル)に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。基板1がガラス基板から成り、駆動素子6、発光制御信号線駆動回路5、走査信号線駆動回路7は、LTPSから成る半導体膜を有するTFTを用いて構成されている場合、基板1上にTFTをCVD(Chemical Vapor Deposition)法等の薄膜形成法によって直接的に形成することができる。
そして、発光制御信号(Sig1,Sig2,Sig3)は、発光制御信号線駆動回路5から発光制御信号線3(SL1,SL2,SL3)を介して画素部15に入力される。発光制御信号線3のそれぞれの入力端部には、CMOSトランスファゲート素子TG1,TG2,TG3がそれぞれ接続されており、CMOSトランスファゲート素子TG1,TG2,TG3の各ソース電極は、駆動素子6の信号入力端子に共通接続されている。また、CMOSトランスファゲート素子TG1,TG2,TG3の各ドレイン電極は、それぞれ発光制御信号線SL1,SL2,SL3に接続されている。CMOSトランスファゲート素子TG1,TG2,TG3はそれぞれ、pチャネル型TFTとnチャネル型TFTが、それらのソース電極とドレイン電極が共通接続されて成り、pチャネル型TFTのゲート電極とnチャネル型TFTのゲート電極が制御入力電極とされている。即ち、pチャネル型TFTのゲート電極にロー(L)の信号が入力されるとともにnチャネル型TFTのゲート電極にハイ(H)の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて発光制御信号が入力される。
また、MUX1,XMUX1,MUX2,XMUX2,MUX3,XMUX3は、発光制御信号線SL1,SL2,SL3を時分割駆動するための時分割信号入力線である。時分割信号入力線MUX1は、CMOSトランスファゲート素子TG1のnチャネルTFTのゲート電極に接続され、時分割信号入力線XMUX1(MUX1の反転信号線)はCMOSトランスファゲート素子TG1のpチャネルTFTのゲート電極に接続されており、時分割信号入力線MUX1にHの信号が入力されるとともに時分割信号入力線XMUX1にLの信号が入力されたときに、駆動素子6から入力された発光制御信号Sig1が、発光制御信号線SL1を伝送される。このとき、ゲート信号線GL1が選択されていれば、発光素子14(LD11)に発光制御信号Sig1が入力される。同様に、走査信号線GL2が選択されていれば、発光素子14(LD21)に発光制御信号Sig1が入力され、走査信号線GL3が選択されていれば、発光素子14(LD31)に発光制御信号Sig1が入力される。
上記と同様の動作が、時分割信号入力線MUX2,XMUX2とCMOSトランスファゲート素子TG2と発光制御信号線SL2とから成る組について、発光制御信号Sig2を用いて行われる。そして、走査信号線GL1の選択時に発光素子14(LD12)に発光制御信号Sig2が入力され、走査信号線GL2の選択時に発光素子14(LD22)に発光制御信号Sig2が入力され、走査信号線GL3の選択時に発光素子14(LD32)に発光制御信号Sig2が入力される。また、上記と同様の動作が、時分割信号入力線MUX3,XMUX3とCMOSトランスファゲート素子TG3と発光制御信号線SL3とから成る組について、発光制御信号Sig3を用いて行われる。そして、走査信号線GL1の選択時に発光素子14(LD13)に発光制御信号Sig3が入力され、走査信号線GL2の選択時に発光素子14(LD23)に発光制御信号Sig3が入力され、走査信号線GL3の選択時に発光素子14(LD33)に発光制御信号Sig3が入力される。なお、時分割信号入力線MUX1,XMUX1,MUX2,XMUX2,MUX3,XMUX3は、例えば側面導体あるいは貫通導体を介して駆動素子6に電気的に接続される。
なお、画素部15は、それぞれが赤色発光用の副画素部、緑色発光用の副画素部、青色発光用の副画素部から成る場合がある。赤色発光用の副画素部は赤色LED等から成る赤色発光素子を有し、緑色発光用の副画素部は緑色LED等から成る緑色発光素子を有し、青色発光用の副画素部は青色LED等から成る青色発光素子を有している。例えば、これらの副画素部は、行方向あるいは列方向に並んでいる。
以下、本発明の表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の表示装置の実施の形態における構成部材のうち、本発明の表示装置を説明するための主要部を示している。従って、本発明に係る表示装置は、図に示されていない回路基板、配線導体、制御IC,LSI等の周知の構成部材を備えていてもよい。なお、本発明の表示装置の実施の形態を示す図1〜図6において、図7〜図11と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。
図1〜図6は、本発明の表示装置について実施の形態の各種例を示す図である。これらの図に示すように、本発明の表示装置は、ガラス基板等から成る基板1と、基板1上の第1の方向(例えば、行方向)に配置されたm本(mは2以上の整数)の走査信号線2(GL1〜GLm)と、走査信号線2と交差させて第2の方向(例えば、列方向)に配置された発光制御信号線3と、走査信号線2と発光制御信号線3の交差部に対応して配置された発光部としての発光素子14(LD11〜LDmn)と、を有する表示装置であって、走査信号線2とそれに隣接する走査信号線2との間にそれらの一方に接続される走査信号線駆動部50(VD1〜VDm)が複数配置されている構成である。この構成により以下の効果を奏する。
1番目の走査信号線2(GL1)とm番目の走査信号線2(GLm)との間にすべての走査信号線駆動部50(VD1〜VDm)を配置することが可能となる。すなわち、基板1を平面視したときの1番目の走査信号線2(GL1)の外側およびm番目の走査信号線2(GLm)の外側に、走査信号線駆動部50を配置する必要がなくなる。その結果、基板1の額縁部1ga,1gbの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板1の辺部によっては側面導体1sb、貫通導体、周辺回路等を配置するためのスペースを確保できる額縁部1gbの幅とすることもできる。
なお、図3、図4に示すように、複数の走査信号線駆動部50が配置される、走査信号線2とそれに隣接する走査信号線2との間の線間部以外の線間部には、走査信号線駆動部50は0個、1個、複数個のいずれかの個数でもって配置され得る。
走査信号線駆動部50は、所謂シフトレジスタの1つのレジスタ部(単位レジスタ)に相当し、1つの走査信号線駆動部50が1本の走査信号線2に走査信号を供給する。従って、複数の走査信号線駆動部50は、複数の走査信号線2に走査信号を順次供給する。
本発明の表示装置は、発光制御信号線3は複数配置されており、走査信号線2と発光制御信号線3の交差部のそれぞれに対応して発光素子14に接続される発光制御部22が配置されており、複数の発光素子14のうち最外周部に配置されているもの、例えば図1の構成の場合であれば、LD11,LD12,LD13〜LD1nとLD21,LD31〜LDq−11,LDq1,LDq+11,LDq+21〜LDm−21,LDm−11,LDm1とLD2n,LD3n,LDq−1n,LDqn,LDq+1n,LDq+2n〜LDm−2n,LDm−1nとLDm1,LDm2,LDm3〜LDmnとにおいて、発光制御部22が発光素子14よりも平面視で基板1の内側に配置されていることが好ましい。この場合、基板1の額縁部1ga,1gb,1gc,1gdの幅をできるだけ小さくする効果がより向上する。すなわち、基板1の全周において額縁部1ga,1gb,1gc,1gdの幅をできるだけ小さくする効果がより向上する。
例えば、基板1の一辺(図1では上辺)に最も近い第1の画素部151の離隔幅L1(額縁部1gaの幅に等しい)、および基板1の一辺に対向する対向辺(図1では下辺)に最も近い第2の画素部152の離隔幅L2(額縁部1gbの幅に等しい)を、をできるだけ小さくすることができる。また、第1の画素部151および第2の画素部152は、発光制御部22が平面視で発光素子14よりも基板1の内側の部位に配置されており、これにより基板1の外側の部位にスペースsa,sbを有している。その結果、基板1の一辺の部位において額縁部1gaとスペースsaを合わせた幅のスペースが確保され、基板1の対向辺の部位において額縁部1gbとスペースsbを合わせた幅のスペースが確保されるので、発光素子14に対する切断線の影響を効果的に抑えることができる。もし切断線が第1の画素部151および第2の画素部152に入り込んだとしても、スペースsa,sbがあるために切断線の影響がないものとすることができる。この作用効果は、基板1の上記一辺に隣接する他辺(図1では左辺)の部位とそれに対向する他の対向辺(図1では右辺)の部位においても同様に発揮される。すなわち、他辺(図1では左辺)の部位において額縁部1gcとスペースscを合わせた幅のスペースが確保され、他の対向辺(図1では右辺)の部位において額縁部1gdとスペースsdを合わせた幅のスペースが確保される。
一例として、額縁部1ga,1gdの各幅は、切断線のずれ量を考慮して20μm〜50μm程度である。
また、額縁部1gb,1gcの各幅は、切断線の最大ずれ量である50μmに、側面導体1sa,1sb、貫通導体、周辺回路等を配置するのに適した60μm〜200μm程度の幅を加えた、110μm〜250μm程度の長さである。ただし、複数の表示装置をタイリングした場合に、継ぎ目を見えにくくするためには、額縁部1gb,1gcの各幅は70μm程度以下であることが良い。
また、スペースsa,sb,sc,sdの各幅は同程度であり、100μm〜300μm程度である。
従って、額縁部1gaの幅にスペースsaの幅を加えた幅は120μm〜350μm程度であり、額縁部1gdの幅にスペースsdの幅を加えた幅も120μm〜350μm程度である。また、額縁部1gbの幅にスペースsbの幅を加えた幅は210μm〜550μm程度であり、額縁部1gcの幅にスペースscの幅を加えた幅は210μm〜550μm程度である。
本発明の表示装置において、発光素子14としては、マイクロチップ型の発光ダイオード(LED)、モノリシック型の発光ダイオード、有機EL、無機EL、半導体レーザ素子等の自発光型のものであれば採用し得る。
発光制御部22は、発光素子14のそれぞれに発光信号を入力するためのTFT等から成るスイッチ素子を少なくとも1つ有する。発光制御部22は、例えば図2(a),(b)に示すように、発光素子14のそれぞれに発光信号を入力するためのスイッチ素子としてのTFT12と、発光制御信号(発光制御信号線3を伝達する信号)のレベル(電圧)に応じた、正電圧(アノード電圧:3〜5V程度)と負電圧(カソード電圧:−3V〜0V程度)の電位差(発光信号)から発光素子14を電流駆動するための駆動素子としてのTFT13と、を含む。TFT13のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はTFT13のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間(1フレームの期間)保持する保持容量として機能する。
図2(a)は、複数の画素部15から構成された表示部11の最外周部に配置された画素部15(P11)の拡大平面図であり、(b)は画素部15(P11)の発光制御部22の詳細な構成を示す拡大平面図である。発光制御部22の周囲には、走査信号線2と接続するための配線24a、発光制御信号線3と接続するための配線24b、正電圧入力線16と接続するための配線24c、発光素子14と接続するための配線24d、負電圧入力線17と発光素子14を接続するための配線24eが配置されており、これらを含む発光制御部としての発光制御回路30が平面視で発光素子14よりも基板1の内側の部位に配置されることが好ましい。この場合、配線24a〜24eが切断線にかかることを確実に防ぐことができる。
また図1、図2に示すように、最外周部にある発光素子14は、発光制御部22と平面視で重なっていないことが好ましい。この場合、発光制御部22が平面視で発光素子14よりも基板1のより内側の部位に配置されるので、発光制御部22に対する切断線の影響をより確実に防ぐことができる。
また、最外周部以外の中間部にある画素部15は、その中心部に発光制御部22が配置されており、発光素子14が絶縁層を介して発光制御部22の上に平面視で重なって配置されていることが好ましい。この場合、中間の画素部15において発光制御部22の周囲にスペースができることから、そのスペースに周辺回路を配置したり周辺回路と発光制御部22とを接続する配線を配置することができる。絶縁層は、無機材料又は有機材料から構成される。無機材料としては、酸化珪素(SiO2),窒化珪素(SiNx)等を用いることができる。有機材料としては、アクリル樹脂,ポリイミド,ポリアミド,ポリイミドアミド,ベンゾシクロブテン,ポリシロキサン,ポリシラザン等を用いることができる。絶縁層は、CVD(Chemical Vapor Deposition)法等によって形成され得る。
また、複数の走査信号線2のうち両端にある走査信号線2は、それぞれ平面視で発光素子14よりも基板1の内側の部位に配置されていることが好ましい。この場合、両端にある走査信号線2が切断線にかかることを確実に防ぐことができる。また、発光制御信号線3が複数ある場合、それらのうち両端にある発光制御信号線3は、それぞれ平面視で発光素子14よりも基板1の内側の部位に配置されていることが好ましい。この場合、両端にある発光制御信号線3が切断線にかかることを確実に防ぐことができる。
本発明の表示装置は、複数の走査信号線駆動部50が配置されている、走査信号線2とそれに隣接する走査信号線2との間の線間部は、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部、およびm−1番目の走査信号線2(GLm−1)とm番目の走査信号線2(GLm)との間の線間部、の少なくとも一方であることが好ましい。この場合、1番目の走査信号線2(GL1)とm番目の走査信号線2(GLm)との間にすべての走査信号線駆動部50を配置することが容易になる。すなわち、例えば図4(b),(c)に示すように、m本の走査信号線2のうち両端にある線間部のいずれか一方においてのみ走査信号線駆動部50を複数配置とし、その残余のすべての線間部52における走査信号線駆動部50を単数配置とすることによって、1番目の走査信号線2(GL1)とm番目の走査信号線2(GLm)との間にすべての走査信号線駆動部50を配置することができる。また、走査信号線2とそれに隣接する走査信号線2との間に一つの走査信号線駆動部50が配置された線間部52においてスペースとなる領域をまとめて大きくとることができ、その領域に発光制御信号線駆動回路5、貫通導体等を配置することが容易になる。
図3(a)〜(d)、図4(a)〜(e)は、それぞれ本発明の表示装置の構成を概念的に示すブロック回路図である。図3は走査信号線2が奇数本ある場合、図4は走査信号線2が偶数本ある場合を示す。図3(a)は、走査信号線2が3本の場合であり、走査信号線2(GL1)と走査信号線2(GL2)との間の線間部に2つの走査信号線駆動部50が配置され、走査信号線2(GL2)と走査信号線2(GL3)との間の線間部に1つの走査信号線駆動部50が配置されている構成である。図3(b)は、走査信号線2が3本の場合であり、走査信号線2(GL1)と走査信号線2(GL2)との間の線間部に1つの走査信号線駆動部50が配置され、走査信号線2(GL2)と走査信号線2(GL3)との間の線間部に2つの走査信号線駆動部50が配置されている構成である。これらの図に示すように、1番目の走査信号線2(GL1)とm番目の走査信号線2(GL3)との間にすべての走査信号線駆動部50が配置される。
図3(c)は、走査信号線2が5本の場合であり、複数の走査信号線駆動部50が走査信号線2とそれに隣接する走査信号線2との間に配置されている線間部が、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部、および4番目(m−1番目/m=5)の走査信号線2(GL4)と5番目(m番目)の走査信号線2(GL5)との間の部位、のいずれでもない構成の1例である。2番目の走査信号線2(GL2)と3番目の走査信号線2(GL3)との間の線間部に2つの走査信号線駆動部50が配置されており、その他の走査信号線2間の線間部には1つの走査信号線駆動部50が配置されている。本発明の表示装置は、このような構成も含み、走査信号線2の数も7本以上であってもよい。
図3(d)は、走査信号線2が5本の場合であり、複数の走査信号線駆動部50が走査信号線2とそれに隣接する走査信号線2との間に配置されている線間部が、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部、および4番目の走査信号線2(GL4)と5番目の走査信号線2(GL5)との間の線間部、の双方である構成の1例である。2番目の走査信号線2(GL2)と3番目の走査信号線2(GL3)との間の線間部に1つの走査信号線駆動部50が配置されており、3番目の走査信号線2(GL3)と4番目の走査信号線2(GL4)との間の線間部には走査信号線駆動部50が配置されていない。従って、2番目の走査信号線2(GL3)と4番目の走査信号線2(GL4)とを近接して配置することができるので、発光装置を小型化することができる。あるいは、発光素子14を高密度に配置することができる。
図4(a)は、走査信号線2が2本の場合であり、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部に2つの走査信号線駆動部50が配置されている構成である。このように、1番目の走査信号線2(GL1)とm番目(m=2)の走査信号線2(GL2)との間の線間部にすべての走査信号線駆動部50が配置される。
図4(b)は、走査信号線2が4本の場合であり、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部に2つの走査信号線駆動部50が配置され、その他の走査信号線2間の線間部にそれぞれ1つの走査信号線駆動部50が配置されている構成である。図4(c)は、走査信号線2が4本の場合であり、3番目の走査信号線2(GL3)と4番目の走査信号線2(GL4)との間の線間部に2つの走査信号線駆動部50が配置され、その他の走査信号線2間の線間部にそれぞれ1つの走査信号線駆動部50が配置されている構成である。走査信号線2の数は6本以上であってもよい。
図4(d)は、走査信号線2が4本の場合であり、複数の走査信号線駆動部50が走査信号線2とそれに隣接する走査信号線2との間に配置されている線間部が、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部、および3番目(m−1番目/m=4)の走査信号線2(GL3)と4番目(m番目)の走査信号線2(GL4)との間の線間部、のいずれでもない構成の1例である。2番目の走査信号線2(GL2)と3番目の走査信号線2(GL3)との間の線間部に2つの走査信号線駆動部50が配置されており、その他の走査信号線2間の線間部には1つの走査信号線駆動部50が配置されている。本発明の表示装置は、このような構成も含む。
図4(e)は、走査信号線2が4本の場合であり、複数の走査信号線駆動部50が走査信号線2とそれに隣接する走査信号線2との間に配置されている線間部が、1番目の走査信号線2(GL1)と2番目の走査信号線2(GL2)との間の線間部、および3番目(m−1番目/m=4)の走査信号線2(GL3)と4番目(m番目)の走査信号線2(GL4)との間の線間部、の双方である構成の1例である。2番目の走査信号線2(GL2)と3番目の走査信号線2(GL3)との間の線間部には走査信号線駆動部50が配置されていない。従って、2番目の走査信号線2(GL2)と3番目の走査信号線2(GL3)とを近接して配置することができるので、発光装置を小型化することができる。あるいは、発光素子14を高密度に配置することができる。図1の構成は、図4(e)の構成を応用したものであり、p番目(pは2以上の偶数)の走査信号線2(GLp)とp+1番目の走査信号線2(GLp+1)との間の部位には走査信号線駆動部50が配置されておらず、従ってp番目の走査信号線2(GLp)とp+1番目の走査信号線2(GLp+1)とがそれぞれ近接配置されており、p−1番目の走査信号線2(GLp−1)とp番目の走査信号線2(GLp)との間の線間部のそれぞれに2つの走査信号線駆動部50が配置されている構成である。
複数の走査信号線駆動部50が走査信号線2とそれに隣接する走査信号線2との間に配置されている線間部において、走査信号線駆動部50は3つ以上配置されていてもよい。この場合、走査信号線2の延伸方向である第1の方向において走査信号の電圧降下が発生したとしても、電圧降下分を補うように補正することができる。
また本発明の表示装置は、図1に示すように、走査信号線駆動部50は、第2の方向(列方向、縦方向)に並んで複数が配置されており、第2の方向に並ぶ複数の走査信号線駆動部50を並列的に接続する駆動信号バスライン51aと、駆動信号バスライン51aを介して、第2の方向に並ぶ複数の走査信号線駆動部50のそれぞれに駆動信号を供給する駆動信号供給線51と、を有しており、駆動信号供給線51は、走査信号線2(GLq)とそれに隣接する走査信号線2(GLq+1)との間に、走査信号線2と平行に配置されていることが好ましい。この場合、従来基板1の周縁部に配置されていた駆動信号供給線51を走査信号線2間に配置することができる。その結果、基板1の額縁部1gcの幅をできるだけ小さくする効果が向上する。
一例として、駆動信号供給線51は22本あり、そのうちの18本が複数の走査信号線駆動部50(VD1,VD3〜VDq,VDq+2〜VDm−1)に駆動信号バスライン51aを介して並列的に接続されており、複数の走査信号線駆動部50(VD1,VD3〜VDq,VDq+2〜VDm−1)に順次走査信号が供給される。より詳細には、複数の走査信号線駆動部50(VD1,VD3〜VDq,VDq+2〜VDm−1)は、6つのブロックから構成されており、各ブロックには複数の走査信号線駆動部50が含まれる。そして、各ブロックに3本ずつの駆動信号バスライン51aが接続されており、3本の駆動信号バスライン51aがブロック内の複数の走査信号線駆動部50を並列的に接続(カスコード接続)する。
また、上記18本と異なる駆動信号供給線51を含む18本が複数の走査信号線駆動部50(VD2,VD4〜VDq+1,VDq+3〜VDm)に駆動信号バスライン51aを介して並列的に接続されており、複数の走査信号線駆動部50(VD2,VD4〜VDq+1,VDq+3〜VDm)に順次走査信号が供給される。この場合にも、複数の走査信号線駆動部50(VD2,VD4〜VDq+1,VDq+3〜VDm)は、上記と同様に6つのブロックから構成されている。
複数の走査信号線駆動部50の全体(VD1,VD2,VD3,VD4〜VDq,VDq+1,VDq+2,VDq+3〜VDm−1,VDm)でみた場合、それらの走査信号線駆動部50(VD1,VD2,VD3,VD4〜VDq,VDq+1,VDq+2,VDq+3〜VDm−1,VDm)の順に、順次走査信号が供給されることとなる。このような順次駆動およびその制御は、図8に示す基板1裏面に設置された駆動素子6によって行われる。あるいは、基板1の裏面等に駆動素子6と別個に設けられた駆動素子によって行われる。
また本発明の表示装置は、駆動信号供給線51は、1番目の走査信号線2(GL1)とm番目の走査信号線2(GLm)との間の中央部、図1の場合であればq番目の走査信号線2(GLq)とq+1番目の走査信号線2(GLq+1)との間に配置されていることが好ましい。この場合、例えば複数の駆動信号供給線51を1番目の走査信号線(GL1)とm番目の走査信号線(GLm)との間の中央部に集約して配置することができる。その結果、駆動信号供給線51を分散配置する場合と比較して、複数の発光部から成る表示部11の面積をトータルで小さくすることができる。従って、例えば、平面視で1番目の走査信号線2(GL1)の外側の額縁部1ga以外の部位のスペースsaとm番目の走査信号線2(GLm)の外側の額縁部1gb以外の部位のスペースsbを大きくすることができ、発光部に対する切断線の影響をより抑えることができる。
GLmのmが偶数である場合q=m/2であり、GLmのmが奇数である場合q=(m−1)/2あるいはq=(m+1)/2である。1番目の走査信号線2(GL1)とm番目の走査信号線2(GLm)との間の中央部は、走査信号線2(GLq)と走査信号線2(GLq+1)との間に限らず、ある程度の幅のある部位であってもよい。例えば、GLmのmの最初から1/3程度に相当する走査信号線2から2/3程度に相当する走査信号線2までの範囲内であってもよい。あるいは、GLmのmの最初から2/5程度に相当する走査信号線2から3/5程度に相当する走査信号線2までの範囲内とすることもできる。
また本発明の表示装置は、図1に示すように、偶数番目の走査信号線2とその次の奇数番目の走査信号線2が近接して配置されており、偶数番目の走査信号線2に接続される発光制御部22および発光素子14は、平面視で偶数番目の走査信号線2の上側に配置され、奇数番目の走査信号線2に接続される発光制御部22および発光素子14は、平面視で奇数番目の走査信号線2の下側に配置されていることが好ましい。この場合、偶数番目の走査信号線2とその次の奇数番目の走査信号線2を1組とした場合、組と組との間にスペースを設けることが容易になる。そして、そのスペースに周辺回路とその配線を配置することができる。
また本発明の表示装置は、基板1の側面に、走査信号線2に接続される側面導体1saが配置されており、発光制御信号線3に接続される側面導体1sbが配置されていることが好ましい。この場合、貫通導体と比較して額縁部1gcの幅および額縁部1gbの幅を小さくすることができる。
図5は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の基本構成のブロック回路図である。図5の表示装置は、図1の構成において、表示部11に発光制御信号線駆動回路5が配置されている構成である。この場合、発光制御信号線駆動回路5を画素部15に近接させて配置することができるので、電圧降下を抑えることができ、また高速駆動に有利である。また、スペースsbの部位に発光制御信号線駆動回路5を入り込ませて配置することもできる。
本発明の表示装置は、複数の発光素子14を搭載した基板1の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合(タイリング)させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイとすることができる。この場合、額縁部1ga〜1gdの各幅が小さい表示装置であるので、タイリングの継ぎ目が目立ちにくくなる。
本発明の表示装置において、一つの画素部15に、異なる発光波長(発光色)の発光部が複数配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、一つの画素部15に、赤色LED(RLED)等から成る赤色発光素子と緑色LED(GLED)等から成る緑色発光素子と青色LED(BLED)等から成る青色発光素子と、が配置されており、それぞれに接続される発光制御部(Rドライバ、Gドライバ、Bドライバ)がある構成であってもよい。この場合、例えば、画素部15の中心部にRLED、GLED、BLEDが集約的に正三角形の各頂点に位置するように配置されており、RドライバとGドライバとBドライバが、RLEDとGLEDとBLEDよりも基板1の内側に配置される構成とし得る。また、画素部15の中心部にRLED、GLED、BLEDが、走査信号線2または発光制御信号線3に平行な一直線上、すなわち第1の方向または第2の方向に平行な一直線上、に配列された構成とすることもできる。
また、隣接する3つの画素部15のそれぞれに、互いに異なる発光波長(発光色)の発光部が配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、第1の画素部15に赤色LED(RLED)等から成る赤色発光素子が配置され、第2の画素部15に緑色LED(GLED)等から成る緑色発光素子が配置され、第3の画素部15に青色LED(BLED)等から成る青色発光素子が配置されており、それぞれに接続される発光制御部(Rドライバ、Gドライバ、Bドライバ)が各画素部15にある構成であってもよい。第1の画素部15と第2の画素部15と第3の画素部15は、第1の方向(例えば、行方向)に並んでいてもよく、第2の方向(例えば、列方向)に並んでいてもよい。
なお、本発明の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良を含んでいてもよい。例えば、基板1は透明なガラス基板であってもよいが、不透明なものであってもよい。基板1が不透明なものである場合、基板1は着色されたガラス基板、摺りガラスから成るガラス基板、プラスチック基板、セラミック基板、金属基板、あるいはそれらの基板を積層した複合基板であってもよい。基板1が金属基板から成る場合、あるいは基板1が金属基板を含む複合基板である場合には、基板1の熱伝導性が向上し放熱性に有利なものとなる。