KR102223125B1

KR102223125B1 - 데이터 구동부 및 이를 구비한 표시 장치

Info

Publication number: KR102223125B1
Application number: KR1020140036219A
Authority: KR
Inventors: 임규훈; 김대섭; 송기덕; 최재진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-03-27
Filing date: 2014-03-27
Publication date: 2021-03-05
Also published as: US11062643B2; US20200211445A1; US10593253B2; US20180336814A1; US10062313B2; KR20150113304A; US20150279263A1

Abstract

데이터 구동부는 데이터 구동 칩, 제1 데이터 전송 라인, 제2 데이터 전송 라인, 제1 쉴딩 라인 및 제2 쉴딩 라인을 포함한다. 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인은 상기 데이터 구동 칩에 데이터 신호를 전달한다. 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가된다. 상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가된다.

Description

데이터 구동부 및 이를 구비한 표시 장치{DATA DRIVER AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 데이터 구동부 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 신뢰성이 향상된 데이터 구동부 및 이를 포함하는 표시 장치를 제공하는 것이다.

일반적으로, 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함한다. 상기 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부 및 상기 게이트 구동부 및 상기 데이터 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함한다.

상기 데이터 구동부로 데이터 신호가 전송되는 인터페이스는 고 주파수에서 동작하므로 노이즈에 취약한 문제점이 있다. 주변 노이즈에 의한 신호 왜곡 현상으로 인해 상기 데이터 구동부의 신뢰성이 감소하고, 상기 표시 패널은 비정상적인 영상을 표시하는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 신뢰성이 향상되고, 표시 품질을 향상시키기 위한 데이터 구동부를 제공하는 것이다.

본 발명의 다른 목적은 상기 데이터 구동부를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 데이터 구동부는 데이터 구동 칩, 제1 데이터 전송 라인, 제2 데이터 전송 라인, 제1 쉴딩 라인 및 제2 쉴딩 라인을 포함한다. 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인은 상기 데이터 구동 칩에 데이터 신호를 전달한다. 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가된다. 상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가된다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인의 배선 저항은 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인의 배선 저항보다 작을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인 및 상기 제1 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같을 수 있다. 상기 제2 쉴딩 라인 및 상기 제2 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인을 향하여 꺾어진 제1 벤딩부를 포함할 수 있다. 상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인을 향하여 꺾어진 제2 벤딩부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인은 상기 데이터 구동 칩의 제1 로우 전압 단자에 연결될 수 있다. 상기 제2 쉴딩 라인은 상기 데이터 구동 칩의 제2 로우 전압 단자에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인을 연결하는 연결부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 연결부의 배선 저항은 상기 제1 쉴딩 라인의 배선 저항보다 크거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 연결부의 폭은 상기 제1 쉴딩 라인의 폭보다 작을 수 있다.

본 발명의 일 실시예에 있어서, 상기 연결부는 요철 패턴을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이에 배치되며 상기 접지 전압이 인가되는 제3 쉴딩 라인을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉴딩 라인은 상기 데이터 구동 칩의 제1 로우 전압 단자에 연결될 수 있다. 상기 제2 쉴딩 라인은 상기 데이터 구동 칩의 제2 로우 전압 단자에 연결될 수 있다. 상기 제3 쉴딩 라인은 상기 제1 로우 전압 단자 및 상기 제2 로우 전압 단자에 모두 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 제1 쉴딩 라인, 상기 제2 쉴딩 라인 및 상기 제3 쉴딩 라인을 연결하는 연결부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 제1 쉴딩 라인의 상기 제1 측에 배치되는 제1 전압 전송 라인 및 상기 제2 쉴딩 라인의 상기 제2 측에 배치되는 제2 전압 전송 라인을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동 칩, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인은 표시 패널의 기판 상에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 데이터 구동 칩이 실장되는 플렉서블 회로 기판을 더 포함할 수 있다. 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인은 상기 플렉서블 회로 기판 상에 배치될 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 게이트 구동부는 상기 표시 패널에 게이트 신호를 인가한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 인가한다. 상기 데이터 구동부는 데이터 구동 칩, 제1 데이터 전송 라인, 제2 데이터 전송 라인, 제1 쉴딩 라인 및 제2 쉴딩 라인을 포함한다. 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인은 상기 데이터 구동 칩에 데이터 신호를 전달한다. 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가된다. 상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가된다.

이와 같은 데이터 구동부 및 이를 포함하는 표시 장치에 따르면, 상기 데이터 구동부는 데이터 전송 라인에 이웃하여 배치되는 쉴딩 라인을 포함하여 데이터 신호의 노이즈를 방지할 수 있다. 따라서, 데이터 구동부의 신뢰성을 향상시키고, 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널, 타이밍 컨트롤러 및 데이터 구동부를 나타내는 평면도이다.
도 3은 도 2의 데이터 구동부의 A 부분을 나타내는 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 6은 도 5의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 8은 도 7의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 10은 도 9의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.
도 13은 도 12의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널, 타이밍 컨트롤러 및 데이터 구동부를 나타내는 평면도이다.
도 15는 도 14의 데이터 구동부의 B 부분을 나타내는 평면도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 단위 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 표시 패널(100)은 액정 표시 패널(LCD)일 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 상기 표시 패널(100)은 유기 발광 다이오드 표시 패널(OLED), 플라즈마 디스플레이 패널(PDP) 및 발광 다이오드 표시 패널(LED)일 수 있다.

각 단위 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 단위 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 데이터 구동부(500)의 구조에 대해서는 도 2 내지 도 3을 참조하여 상세히 후술한다.

도 2는 도 1의 표시 패널(100), 타이밍 컨트롤러(200) 및 데이터 구동부(500)를 나타내는 평면도이다. 도 3은 도 2의 데이터 구동부의 A 부분을 나타내는 평면도이다.

도 1 내지 도 3을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

예를 들어, 상기 플렉서블 회로 기판(520)은 상기 인쇄 회로 기판의 하나의 층을 이루어 상기 인쇄 회로 기판과 일체로 형성될 수 있다. 이와는 달리, 상기 플렉서블 회로 기판(520)은 상기 인쇄 회로 기판과 독립적으로 형성될 수 있다.

본 실시예에서, 상기 데이터 구동부(500)는 두 개의 데이터 구동 칩(510) 및 두 개의 플렉서블 회로 기판(520)을 포함하는 것으로 도시하였으나, 상기 데이터 구동 칩(510) 및 상기 플렉서블 회로 기판(520)의 개수는 본 발명을 한정하지 않는다.

상기 데이터 구동부(500)는 상기 데이터 구동 칩(510)에 데이터 신호(DATA)를 전달하는 데이터 전송 라인(DTL1, DTL2), 상기 데이터 전송 라인(DTL1, DTL2)의 노이즈 인가 방지를 위한 쉴딩 라인(SL1, SL2) 및 상기 데이터 구동 칩(510)에 전원 전압을 전달하는 전압 전송 라인(VL1 내지 VL8)을 포함한다.

본 실시예에서, 상기 데이터 구동 칩(510)은 상기 표시 패널(100)의 기판 상에 실장된다(Chip On Glass; COG). 상기 데이터 전송 라인(DTL1, DTL2), 상기 쉴딩 라인(SL1, SL2) 및 상기 전압 전송 라인(VL1 내지 VL8)은 상기 표시 패널(100)의 기판 상에 배치된다.

상기 데이터 구동 칩(510)은 상기 데이터 전송 라인(DTL1, DTL2)을 통하여 상기 데이터 신호(DATA)를 수신하고, 상기 데이터 신호(DATA)를 기초로 상기 데이터 전압을 생성하여 상기 표시 패널(100)의 데이터 라인들(DL)에 출력한다.

예를 들어, 상기 데이터 구동 칩(510)은 상기 타이밍 컨트롤러(200)로부터 상기 데이터 신호(DATA)를 수신한다.

상기 데이터 구동 칩(510)은 상기 전압 전송 라인(VL1 내지 VL8)을 통하여 상기 데이터 전압을 생성하기 위한 전원 전압을 수신한다. 상기 전원 전압은 로직 하이 전압(VDD1), 로직 접지 전압(VSS1), 아날로그 하이 전압(VDD2) 및 아날로그 접지 전압(VSS2)일 수 있다. 상기 아날로그 하이 전압(VDD2)은 상기 로직 하이 전압(VDD1)보다 클 수 있다. 상기 아날로그 접지 전압(VSS2)은 상기 로직 접지 전압(VSS1)과 동일할 수 있다.

예를 들어, 상기 데이터 구동 칩(510)은 상기 타이밍 컨트롤러(200)로부터 상기 전원 전압(VDD1, VSS1, VDD2, VSS2)을 수신한다. 도시한 바와 달리, 상기 데이터 구동 칩(510)은 전원 전압 생성부로부터 상기 전원 전압(VDD1, VSS1, VDD2, VSS2)을 수신할 수 있다.

상기 데이터 구동 칩(510)은 상기 데이터 신호(DATA)를 수신하는 제1 데이터 패드(DPP) 및 제2 데이터 패드(DPN)를 포함한다. 상기 데이터 신호(DATA)는 한 쌍의 데이터 전송 라인(DTL1, DTL2)을 통해 상기 데이터 구동 칩(510)에 인가될 수 있다. 상기 제1 데이터 패드(DPP)는 데이터 포지티브 패드이고, 상기 제2 데이터 패드(DPN)는 데이터 네거티브 패드일 수 있다. 제1 데이터 전송 라인(DTL1)은 상기 데이터 포지티브 신호를 상기 제1 데이터 패드(DPP)에 전송하고, 제2 데이터 전송 라인(DTL2)은 상기 데이터 네거티브 신호를 상기 제2 데이터 패드(DPN)에 전송할 수 있다.

제1 쉴딩 라인(SL1)은 상기 제1 데이터 전송 라인(DTL1)의 제1 측에 배치된다. 상기 제1 쉴딩 라인(SL1)은 상기 제1 데이터 패드(DPP)의 상기 제1 측에 배치되는 제1 로직 접지 전압 단자에 연결된다. 따라서, 상기 제1 쉴딩 라인(SL1)에는 상기 로직 접지 전압(VSS1)이 인가된다.

제2 쉴딩 라인(SL2)은 상기 제2 데이터 전송 라인(DTL2)의 상기 제1 측에 반대되는 제2 측에 배치된다. 상기 제2 쉴딩 라인(SL2)은 상기 제2 데이터 패드(DPN)의 상기 제2 측에 배치되는 제2 로직 접지 전압 단자에 연결된다. 따라서, 상기 제2 쉴딩 라인(SL2)에는 상기 로직 접지 전압(VSS1)이 인가된다.

상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)의 배선 저항은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)의 배선 저항보다 작다. 따라서, 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)에 전송되는 상기 데이터 신호(DATA)에 노이즈가 인가되는 것을 효과적으로 방지될 수 있다.

예를 들어, 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)의 폭은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)의 폭보다 클 수 있다.

상기 제1 쉴딩 라인(SL1) 및 상기 제1 데이터 전송 라인(DTL1) 사이의 거리(d1)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이의 거리(d)보다 작거나 같을 수 있다. 상기 제2 쉴딩 라인(SL2) 및 상기 제2 데이터 전송 라인 사이(DTL2)의 거리(d2)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이의 거리보다 작거나 같을 수 있다. 따라서, 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)에 전송되는 상기 데이터 신호(DATA)에 노이즈가 인가되는 것을 효과적으로 방지될 수 있다.

예를 들어, 상기 제1 쉴딩 라인(SL1)은 상기 제1 데이터 전송 라인(DTL1)을 향하여 꺾어진 제1 벤딩부를 포함할 수 있다. 상기 제2 쉴딩 라인(SL2)은 상기 제2 데이터 전송 라인(DTL2)을 향하여 꺾어진 제2 벤딩부를 포함할 수 있다.

제1 전압 전송 라인(VL1)은 상기 데이터 구동 칩(510)에 로직 접지 전압(VSS1)을 전달한다. 제2 전압 전송 라인(VL2)은 상기 데이터 구동 칩(510)에 아날로그 하이 전압(VDD2)을 전달한다. 제3 전압 전송 라인(VL3)은 상기 데이터 구동 칩(510)에 아날로그 접지 전압(VSS2)을 전달한다. 제4 전압 전송 라인(VL4)은 상기 데이터 구동 칩(510)에 로직 하이 전압(VDD1)을 전달한다. 제5 전압 전송 라인(VL5)은 상기 데이터 구동 칩(510)에 로직 하이 전압(VDD1)을 전달한다. 제6 전압 전송 라인(VL6)은 상기 데이터 구동 칩(510)에 아날로그 접지 전압(VSS2)을 전달한다. 제7 전압 전송 라인(VL7)은 상기 데이터 구동 칩(510)에 아날로그 하이 전압(VDD2)을 전달한다. 제8 전압 전송 라인(VL8)은 상기 데이터 구동 칩(510)에 로직 접지 전압(VSS1)을 전달한다.

상기 제1 내지 제4 전압 전송 라인(VL1 내지 VL4)은 상기 제1 쉴딩 라인(SL1)의 상기 제1 측에 배치된다. 상기 제5 내지 제8 전압 전송 라인(VL5 내지 VL8)은 상기 제2 쉴딩 라인(SL2)의 상기 제2 측에 배치된다.

본 실시예에서, 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2) 사이에 한 쌍의 데이터 패드(DPP, DPN) 및 한 쌍의 데이터 라인(DTL1, DTL2)이 배치되는 것으로 도시하였으나, 이에 한정되지 않으며, 예를 들어, 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2) 사이에 두 쌍의 데이터 패드 및 두 쌍의 데이터 전송 라인이 배치될 수 있다.

본 실시예에 따르면, 상기 데이터 구동부(500)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)을 감싸는 제1 쉴딩 라인(SL1) 및 제2 쉴딩 라인(SL2)을 포함하여 상기 데이터 신호(DATA)에 노이즈가 인가되는 것을 방지할 수 있다. 따라서, 상기 데이터 구동부(500)의 신뢰성을 향상시킬 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 4는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.

본 실시예에 따른 표시 장치는 데이터 구동부의 구성을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1, 도 2 및 도 4를 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

상기 데이터 구동부(500)는 상기 데이터 구동 칩(510)에 데이터 신호(DATA)를 전달하는 데이터 전송 라인(DTL1, DTL2), 상기 데이터 전송 라인(DTL1, DTL2)의 노이즈 인가 방지를 위한 쉴딩 라인(SL1, SL2) 및 상기 데이터 구동 칩(510)에 전원 전압을 전달하는 전압 전송 라인(VL1 내지 VL6)을 포함한다.

상기 데이터 구동 칩(510)은 상기 전압 전송 라인(VL1 내지 VL6)을 통하여 상기 데이터 전압을 생성하기 위한 전원 전압을 수신한다. 상기 전원 전압은 로직 하이 전압(VDD1), 로직 접지 전압(VSS1), 아날로그 하이 전압(VDD2) 및 아날로그 접지 전압(VSS2)일 수 있다.

제1 전압 전송 라인(VL1)은 상기 데이터 구동 칩(510)에 아날로그 하이 전압(VDD2)을 전달한다. 제2 전압 전송 라인(VL2)은 상기 데이터 구동 칩(510)에 아날로그 접지 전압(VSS2)을 전달한다. 제3 전압 전송 라인(VL3)은 상기 데이터 구동 칩(510)에 로직 하이 전압(VDD1)을 전달한다. 상기 제1 쉴딩 라인(SL1)은 상기 데이터 구동 칩(510)에 상기 로직 접지 전압(VSS1)을 전달한다. 상기 제2 쉴딩 라인(SL2)은 상기 데이터 구동 칩(510)에 상기 로직 접지 전압(VSS1)을 전달한다. 제4 전압 전송 라인(VL4)은 상기 데이터 구동 칩(510)에 로직 하이 전압(VDD1)을 전달한다. 제5 전압 전송 라인(VL5)은 상기 데이터 구동 칩(510)에 아날로그 접지 전압(VSS2)을 전달한다. 제6 전압 전송 라인(VL6)은 상기 데이터 구동 칩(510)에 아날로그 하이 전압(VDD2)을 전달한다.

도 5는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다. 도 6은 도 5의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.

도 1, 도 2, 도 5 및 도 6을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

상기 데이터 구동 칩(510)은 상기 전압 전송 라인(VL1 내지 VL8)을 통하여 상기 데이터 전압을 생성하기 위한 전원 전압을 수신한다. 상기 전원 전압은 로직 하이 전압(VDD1), 로직 접지 전압(VSS1), 아날로그 하이 전압(VDD2) 및 아날로그 접지 전압(VSS2)일 수 있다.

제1 쉴딩 라인(SL1)은 상기 제1 데이터 전송 라인(DTL1)의 제1 측에 배치된다. 제2 쉴딩 라인(SL2)은 상기 제2 데이터 전송 라인(DTL2)의 상기 제1 측에 반대되는 제2 측에 배치된다. 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)은 상기 데이터 구동 칩(510)의 패드와 연결되지 않는다. 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)에는 접지 전압이 인가된다.

상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)의 배선 저항은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)의 배선 저항보다 작다.

상기 제1 쉴딩 라인(SL1) 및 상기 제1 데이터 전송 라인(DTL1) 사이의 거리(d1)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이의 거리(d)보다 작거나 같을 수 있다.

본 실시예에서, 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)은 연결부에 의해 연결되어, 쉴딩 라인 루프(SLL)를 이룬다. 상기 쉴딩 라인 루프(SLL)는 연결부를 포함하는 제1 부분(SLLA) 및 상기 제1 쉴딩 라인(SL1) 및 상기 제2 쉴딩 라인(SL2)을 포함하는 제2 부분(SLLB)을 포함한다.

본 실시예에서, 상기 제1 부분(SLLA, 예컨대 연결부)의 단위 길이의 배선 저항은 상기 제2 부분(SLLB, 예컨대, 제1 쉴딩 라인)의 단위 길이의 배선 저항과 같다. 예를 들어, 상기 제1 부분(SLLA)의 폭(WA)은 상기 제2 부분(SLLB)의 폭(WB)과 같을 수 있다.

본 실시예에 따르면, 상기 데이터 구동부(500)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)을 감싸는 쉴딩 라인 루프(SLL)를 포함하여 상기 데이터 신호(DATA)에 노이즈가 인가되는 것을 방지할 수 있다. 따라서, 상기 데이터 구동부(500)의 신뢰성을 향상시킬 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다. 도 8은 도 7의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.

도 1, 도 2, 도 7 및 도 8을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

본 실시예에서, 상기 제1 부분(SLLA, 예컨대 연결부)의 단위 길이의 배선 저항은 상기 제2 부분(SLLB, 예컨대, 제1 쉴딩 라인)의 단위 길이의 배선 저항보다 크다. 예를 들어, 상기 제1 부분(SLLA)의 폭(WA)은 상기 제2 부분(SLLB)의 폭(WB)보다 작다.

상기 연결부의 배선 저항을 높게 설계하여, 상기 제1 데이터 전송 라인(DTL1) 및 상기 제1 쉴딩 라인(SL1) 사이의 커플링 현상에 의해 상기 제2 데이터 전송 라인(DTL2)의 데이터 신호가 왜곡되는 것을 방지할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다. 도 10은 도 9의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.

도 1, 도 2, 도 9 및 도 10을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

본 실시예에서, 상기 제1 부분(SLLA, 예컨대 연결부)의 단위 길이의 배선 저항은 상기 제2 부분(SLLB, 예컨대, 제1 쉴딩 라인)의 단위 길이의 배선 저항보다 크다. 예를 들어, 상기 제1 부분(SLLA)은 상기 배선 저항을 증가시키기 위한 요철 패턴을 포함할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다.

도 1, 도 2 및 도 11을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

상기 데이터 구동 칩(510)은 상기 데이터 신호(DATA)를 수신하는 제1 데이터 패드(DPP) 및 제2 데이터 패드(DPN)를 포함한다. 상기 데이터 신호(DATA)는 한 쌍의 데이터 전송 라인(DTL1, DTL2)을 통해 상기 데이터 구동 칩(510)에 인가될 수 있다.

본 실시예에서, 상기 제1 데이터 패드(DPP) 및 상기 제2 데이터 패드(DPN)는 서로 이격될 수 있다.

제3 쉴딩 라인(SL3)은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이에 배치된다. 상기 제3 쉴딩 라인(SL3)은 상기 제1 로직 접지 전압 단자 및 상기 제2 로직 접지 전압 단자에 연결된다. 따라서, 상기 제3 쉴딩 라인(SL3)에는 상기 로직 접지 전압(VSS1)이 인가된다. 상기 제3 쉴딩 라인(SL3)은 T자 형상을 가질 수 있다.

상기 제1 쉴딩 라인(SL1), 상기 제2 쉴딩 라인(SL2) 및 상기 제3 쉴딩 라인(SL3)의 배선 저항은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)의 배선 저항보다 작다.

상기 제1 쉴딩 라인(SL1) 및 상기 제1 데이터 전송 라인(DTL1) 사이의 거리(d1)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이의 거리(d)보다 작을 수 있다. 상기 제2 쉴딩 라인(SL2) 및 상기 제2 데이터 전송 라인 사이(DTL2)의 거리(d2)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이의 거리보다 작을 수 있다. 상기 제3 쉴딩 라인(SL3) 및 상기 제1 데이터 전송 라인(DTL1) 사이의 거리(d3)는 상기 제1 쉴딩 라인(SL1) 및 상기 제1 데이터 전송 라인(DTL1) 사이의 거리(d1)와 같을 수 있다. 상기 제3 쉴딩 라인(SL3) 및 상기 제2 데이터 전송 라인 사이(DTL2)의 거리(d4)는 상기 제2 쉴딩 라인(SL2) 및 상기 제2 데이터 전송 라인 사이(DTL2)의 거리(d2)와 같을 수 있다.

본 실시예에서, 상기 제1 쉴딩 라인(SL1) 및 상기 제3 쉴딩 라인(SL3) 사이에 하나의 데이터 패드(DPP) 및 하나의 데이터 전송 라인(DTL1)이 배치되고, 상기 제3 쉴딩 라인(SL3) 및 상기 제2 쉴딩 라인(SL2) 사이에 하나의 데이터 패드(DPN) 및 하나의 데이터 전송 라인(DTL2)이 배치되는 것으로 도시하였으나, 이에 한정되지 않으며, 예를 들어, 상기 제1 쉴딩 라인(SL1) 및 상기 제3 쉴딩 라인(SL3) 사이에 한 쌍의 데이터 패드 및 한 쌍의 데이터 전송 라인이 배치되고, 상기 제3 쉴딩 라인(SL3) 및 상기 제2 쉴딩 라인(SL2) 사이에 한 쌍의 데이터 패드 및 한 쌍의 데이터 전송 라인이 배치될 수 있다.

본 실시예에 따르면, 상기 데이터 구동부(500)는 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2)을 감싸는 제1 쉴딩 라인(SL1) 및 제2 쉴딩 라인(SL2) 및 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이에 배치되는 제3 쉴딩 라인(SL3)을 포함하여 상기 데이터 신호(DATA)에 노이즈가 인가되는 것을 방지할 수 있다. 따라서, 상기 데이터 구동부(500)의 신뢰성을 향상시킬 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 12는 본 발명의 다른 실시예에 따른 데이터 구동부의 일부분을 나타내는 평면도이다. 도 13은 도 12의 쉴딩 라인 루프의 형상을 나타내는 평면도이다.

도 1, 도 2, 도 12 및 도 13을 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

제1 쉴딩 라인(SL1)은 상기 제1 데이터 전송 라인(DTL1)의 제1 측에 배치된다. 제2 쉴딩 라인(SL2)은 상기 제2 데이터 전송 라인(DTL2)의 상기 제1 측에 반대되는 제2 측에 배치된다. 제3 쉴딩 라인(SL3)은 상기 제1 데이터 전송 라인(DTL1) 및 상기 제2 데이터 전송 라인(DTL2) 사이에 배치된다. 상기 제1 쉴딩 라인(SL1), 상기 제2 쉴딩 라인(SL2) 및 상기 제3 쉴딩 라인(SL3)은 상기 데이터 구동 칩(510)의 패드와 연결되지 않는다. 상기 제1 쉴딩 라인(SL1), 상기 제2 쉴딩 라인(SL2) 및 상기 제3 쉴딩 라인(SL3)에는 접지 전압이 인가된다.

본 실시예에서, 상기 제1 쉴딩 라인(SL1), 상기 제2 쉴딩 라인(SL2) 및 상기 제3 쉴딩 라인(SL3)은 연결부에 의해 연결되어, 쉴딩 라인 루프(SLL)를 이룬다. 상기 쉴딩 라인 루프(SLL)는 연결부를 포함하는 제1 부분(SLLA) 및 상기 제1 쉴딩 라인(SL1), 상기 제2 쉴딩 라인(SL2) 및 상기 제3 쉴딩 라인(SL3)을 포함하는 제2 부분(SLLB)을 포함한다.

도 14는 본 발명의 다른 실시예에 따른 표시 패널, 타이밍 컨트롤러 및 데이터 구동부를 나타내는 평면도이다. 도 15는 도 14의 데이터 구동부의 B 부분을 나타내는 평면도이다.

도 1, 도 14 및 도 15를 참조하면, 상기 데이터 구동부(500)는 데이터 구동 칩(510) 및 상기 데이터 구동 칩(510)을 상기 타이밍 컨트롤러(200)가 배치된 인쇄 회로 기판에 연결하는 플렉서블 회로 기판(520)을 포함한다.

본 실시예에서, 상기 데이터 구동 칩(510)은 상기 플렉서블 회로 기판(520) 상에 실장된다(Chip On Film; COF). 상기 데이터 전송 라인(DTL1, DTL2), 상기 쉴딩 라인(SL1, SL2) 및 상기 전압 전송 라인(VL1 내지 VL8)은 상기 플렉서블 회로 기판(520) 상에 배치된다.

이상에서 설명한 본 발명에 따른 데이터 구동부 및 이를 포함하는 표시 장치에 따르면, 데이터 구동부의 신뢰성이 향상되고, 표시 패널의 표시 품질이 향상될 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 510: 데이터 구동 칩
520: 플렉서블 회로 기판

Claims

데이터 구동 칩;
상기 데이터 구동 칩에 데이터 신호를 전달하는 제1 데이터 전송 라인 및 제2 데이터 전송 라인;
상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가되는 제1 쉴딩 라인; 및
상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가되는 제2 쉴딩 라인을 포함하고,
상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인을 연결하는 연결부를 더 포함하는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인의 배선 저항은 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인의 배선 저항보다 작은 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 쉴딩 라인 및 상기 제1 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같고,
상기 제2 쉴딩 라인 및 상기 제2 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같은 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인을 향하여 꺾어진 제1 벤딩부를 포함하고,
상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인을 향하여 꺾어진 제2 벤딩부를 포함하는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 쉴딩 라인은 상기 데이터 구동 칩의 제1 로우 전압 단자에 연결되고,
상기 제2 쉴딩 라인은 상기 데이터 구동 칩의 제2 로우 전압 단자에 연결되는 것을 특징으로 하는 데이터 구동부.
삭제
제1항에 있어서, 상기 연결부의 배선 저항은 상기 제1 쉴딩 라인의 배선 저항보다 크거나 같은 것을 특징으로 하는 데이터 구동부.
제7항에 있어서, 상기 연결부의 폭은 상기 제1 쉴딩 라인의 폭보다 작은 것을 특징으로 하는 데이터 구동부.
제7항에 있어서, 상기 연결부는 요철 패턴을 갖는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이에 배치되며 상기 접지 전압이 인가되는 제3 쉴딩 라인을 더 포함하는 것을 특징으로 하는 데이터 구동부.
제10항 있어서, 상기 제1 쉴딩 라인은 상기 데이터 구동 칩의 제1 로우 전압 단자에 연결되고,
상기 제2 쉴딩 라인은 상기 데이터 구동 칩의 제2 로우 전압 단자에 연결되며,
상기 제3 쉴딩 라인은 상기 제1 로우 전압 단자 및 상기 제2 로우 전압 단자에 모두 연결되는 것을 특징으로 하는 데이터 구동부.
데이터 구동 칩;
상기 데이터 구동 칩에 데이터 신호를 전달하는 제1 데이터 전송 라인 및 제2 데이터 전송 라인;
상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가되는 제1 쉴딩 라인; 및
상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가되는 제2 쉴딩 라인을 포함하고,
상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이에 배치되며 상기 접지 전압이 인가되는 제3 쉴딩 라인을 더 포함하며,
상기 제1 쉴딩 라인, 상기 제2 쉴딩 라인 및 상기 제3 쉴딩 라인을 연결하는 연결부를 더 포함하는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 제1 쉴딩 라인의 상기 제1 측에 배치되는 제1 전압 전송 라인; 및
상기 제2 쉴딩 라인의 상기 제2 측에 배치되는 제2 전압 전송 라인을 더 포함하는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 데이터 구동 칩, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인은 표시 패널의 기판 상에 배치되는 것을 특징으로 하는 데이터 구동부.
제1항에 있어서, 상기 데이터 구동 칩이 실장되는 플렉서블 회로 기판을 더 포함하며,
상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인은 상기 플렉서블 회로 기판 상에 배치되는 것을 특징으로 하는 데이터 구동부.
영상을 표시하는 표시 패널;
상기 표시 패널에 게이트 신호를 인가하는 게이트 구동부; 및
상기 표시 패널에 데이터 전압을 인가하고, 데이터 구동 칩, 상기 데이터 구동 칩에 데이터 신호를 전달하는 제1 데이터 전송 라인 및 제2 데이터 전송 라인, 상기 제1 데이터 전송 라인의 제1 측에 배치되며 접지 전압이 인가되는 제1 쉴딩 라인 및 상기 제2 데이터 전송 라인의 상기 제1 측에 반대되는 제2 측에 배치되며 상기 접지 전압이 인가되는 제2 쉴딩 라인을 포함하는 데이터 구동부를 포함하고,
상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인을 연결하는 연결부를 더 포함하는 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 제1 쉴딩 라인 및 상기 제2 쉴딩 라인의 배선 저항은 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인의 배선 저항보다 작은 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 제1 쉴딩 라인 및 상기 제1 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같고,
상기 제2 쉴딩 라인 및 상기 제2 데이터 전송 라인 사이의 거리는 상기 제1 데이터 전송 라인 및 상기 제2 데이터 전송 라인 사이의 거리보다 작거나 같은 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 제1 쉴딩 라인은 상기 제1 데이터 전송 라인을 향하여 꺾어진 제1 벤딩부를 포함하고,
상기 제2 쉴딩 라인은 상기 제2 데이터 전송 라인을 향하여 꺾어진 제2 벤딩부를 포함하는 것을 특징으로 하는 표시 장치.
삭제