JP5109662B2 - 積層回路基板の製造方法および回路板の製造方法 - Google Patents
積層回路基板の製造方法および回路板の製造方法 Download PDFInfo
- Publication number
- JP5109662B2 JP5109662B2 JP2007542717A JP2007542717A JP5109662B2 JP 5109662 B2 JP5109662 B2 JP 5109662B2 JP 2007542717 A JP2007542717 A JP 2007542717A JP 2007542717 A JP2007542717 A JP 2007542717A JP 5109662 B2 JP5109662 B2 JP 5109662B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- interlayer adhesive
- film
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000004020 conductor Substances 0.000 claims description 229
- 230000001070 adhesive effect Effects 0.000 claims description 168
- 239000000853 adhesive Substances 0.000 claims description 167
- 239000011229 interlayer Substances 0.000 claims description 160
- 230000001681 protective effect Effects 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- 238000010030 laminating Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000011247 coating layer Substances 0.000 claims description 11
- -1 polyethylene terephthalate Polymers 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 11
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 9
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 239000004743 Polypropylene Substances 0.000 claims description 2
- 229920001225 polyester resin Polymers 0.000 claims description 2
- 239000004645 polyester resin Substances 0.000 claims description 2
- 229920013716 polyethylene resin Polymers 0.000 claims description 2
- 229920001155 polypropylene Polymers 0.000 claims description 2
- 229920005990 polystyrene resin Polymers 0.000 claims description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000011889 copper foil Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- QKAJPFXKNNXMIZ-UHFFFAOYSA-N [Bi].[Ag].[Sn] Chemical compound [Bi].[Ag].[Sn] QKAJPFXKNNXMIZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、積層回路基板の製造方法、回路板およびその製造方法に関する。
近年、電子機器の高密度化に伴い、これに用いられるフレキシブルプリント配線板等の回路基板の多層化、回路基板に形成される回路の細線化が要求されている。このような多層の回路基板を積層する技術として、ビルドアップ法が採用されている。ビルドアップ法とは、樹脂のみで構成される樹脂層と導体層とを積み重ねながら、単層間で層間接続をする方法である。
このビルドアップ法は、樹脂層にビアホールを形成してから層間接続する方法と、層間接続部を形成してから樹脂層を積層する方法に大別される。また、層間接続部は、ビアホールをめっきで形成する場合と、導電性ペーストで形成する場合等に分けられる。
スタックドビアが可能で、かつ高密度化および配線設計の簡易化できる技術として、樹脂層に層間接続用の微細ビアホールをレーザーで形成し、該ビアホールを銅ペースト等の導電性接着剤で穴埋めし、この導電性接着剤により電気的に接続を得る方法が開示されている（例えば特開平８−３１６５９８号公報参照）。
しかし、この方法では、層間の電気的接続を導電性接着剤で行っているため、信頼性が十分でない場合がある。また、微細なビアホールに導電性接着剤を埋め込む高度な技術も必要となり、配線パターンの更なる微細化に対応することが困難である。
しかし、この方法では、層間の電気的接続を導電性接着剤で行っているため、信頼性が十分でない場合がある。また、微細なビアホールに導電性接着剤を埋め込む高度な技術も必要となり、配線パターンの更なる微細化に対応することが困難である。
そこで、導電性接着剤をビアホールに埋め込む手法に代わって、金属製の突起物（導体ポスト）を使用する技術が使用されている。例えば、層間接続する際に層間接着剤を物理的に排除して、導体ポストと接続パッドとを接続する方法が開示されている（例えば特開平１１−５４９３４号公報参照）。
しかし、この方法では、導体ポストと接続パッドとの間の層間接着剤を完全に除去することは難しく、信頼性が不十分となる場合があった。
しかし、この方法では、導体ポストと接続パッドとの間の層間接着剤を完全に除去することは難しく、信頼性が不十分となる場合があった。
また、細線化された回路を有する多層基板を形成する方法の一つにバンプめっきによる接合方式があり、例えば次のような方法で形成される。
銅と金属、または銅と合金とで構成される導体ポスト２０４を有する基板２と、層間接着剤付きフィルム５を用意する（図２（ａ））。次に、導体ポスト２０４を有する基板２と層間接着剤付フィルム５を熱圧着する（図２（ｂ）、（ｃ））。
このとき、層間接着剤１０４や保護フィルム１０６の厚み、種類により、導体ポスト２０４の突起が層間接着剤１０４で完全に埋め込むことができず、導体ポスト２０４の周辺に空隙部６０２を生じることがある（図２（ｄ））。
保護フィルム１０６を剥がした際に（図２（ｅ））、空隙部６０２がそのまま残り、保護フィルム１０６を剥離する際、保護フィルム１０６に層間接着剤が取られ、導体ポストの周りの層間接着剤の欠如部した空隙部６０２が生じる（図２（ｆ））。
次に、導体ポスト２０４と接続するためのランド３０２を有する基板３とを用意する（図２（ｆ））。そして、層間接着剤１０４を介して、導体ポスト２０４を有する基板２と、ランド３０２を有する基板３とを接合して多層基板を得ている（図２（ｈ））。
しかし、接着剤が欠如した空隙部６０２は、完全に積層圧着時の熱と圧力でも埋まらず空隙部が残存する（図２（ｇ）、（ｈ））。
しかし、接着剤が欠如した空隙部６０２は、完全に積層圧着時の熱と圧力でも埋まらず空隙部が残存する（図２（ｇ）、（ｈ））。
また、図３に示すように、導体ポスト２０４を有する基板２や導体パッド３０２を有する基板３が複雑なパターン形状の場合、また、複雑な導体回路の場合や回路密度が高い場合など、パターンの一部や回路への圧力が過不足になる場合があり、導体ポスト２０４が層間接着剤１０４を完全に排除できず（図３（ｄ），（ｅ），（ｆ）、（ｇ））、導体ポスト２０４の頂部２０６に層間接着剤１０４が残ることがある。従って、金属接合を行なっても、導体ポスト２０４と導体パッド３０２間に層間接着剤１０４が残り、十分な電気的接続が得られないことがある（図３（ｈ））。なお、図３（ａ）から（ｃ）については、図２と同様の工程である。
また、導体ポストを受ける導体パッド３０２を有する回路基板３に層間接着剤付フィルム２５を熱圧着する（図８（ａ）、（ｂ））。このとき、導体ポスト１０４を有する回路基板２の場合と同様、複雑な導体回路の場合や、回路密度が高い場合など、回路への圧力が不足する場合があり、層間接着剤１２４が完全に排除できず導体パッド３０２や導体回路３０６の回路表面に層間接着剤１２４が残ることがある（図８（ｃ））。
図７（ｆ）で得られた基板２１１と図８（ｃ）で得られた基板３１１を、接着剤面が対向するようにセットし（図９（ａ））、加熱硬化して多層基板２３を得る（図９（ｃ））。しかし、接着剤に覆われた導体パッド頂部１０６や、導体回路表面３０２、３０６の接着剤が完全に排除されず（図９（ｂ））層間接着剤１０４、１２４が残り、十分な電気的接続が得られないことがある（図９（ｃ））。
そこで、導体ポストや、導体回路上の接着剤を完全に除去させるために、あらかじめ導体ポストや、導体回路上の接着剤を研磨により除去する方法がある（例えば、特開２０００−０５９０２８号公報参照）。しかし、この方法では、研磨する工程が追加されるため工数が増加することと、高い研磨精度を要求されるという技術的な課題があった。
また、例えば特開平８−１９５５６０号公報には以下の方法が開示されている。先端部に半田層を形成した導体ポストを用いて、半田の溶融温度より低温で未硬化の樹脂層および未硬化の接着剤層に該導体ポストを貫通させる。接続パッドに２．５ＭＰａ程度で加圧した後、該接着剤層を硬化させる。さらに前記半田を溶融・冷却することで半田接合を形成する。
しかし、このように加圧により層間接続を行って回路基板を製造する際には、内層回路が歪んだり、内層回路の歪みに起因して回路基板が波打つ形になったりする現象があった。特に内層回路を重ねる枚数が多いほど、前記歪みや浪打ちは顕著となる傾向があった。
しかし、このように加圧により層間接続を行って回路基板を製造する際には、内層回路が歪んだり、内層回路の歪みに起因して回路基板が波打つ形になったりする現象があった。特に内層回路を重ねる枚数が多いほど、前記歪みや浪打ちは顕著となる傾向があった。
本発明は、上記事情に鑑みてなされたものであり、簡便な工程で安定的な層間接続が可能な積層回路基板の製造方法、回路板またはその製造方法を提供することにある。
本発明の積層回路基板の製造方法は、第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意する工程と、第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を用意する工程と、前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路基板とを積層する工程と、前記第一の保護フィルムを前記第一の層間接着剤から剥離するとともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する工程と、導体パッドを有する第二の回路基板を用意する工程と、前記第一の回路基板と前記第二の回路基板とを前記第一の層間接着剤を介して、前記導体ポストの露出部と、前記導体パッドが接合するように積層接着する工程と、を含み、前記第一の層間接着剤の高さは、前記導体ポストの前記第一の基材からの突出した高さより低いことを特徴とする。
また、本発明の積層回路基板の製造方法は、第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意する工程と、第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を用意する工程と、前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路基板とを積層する工程と、前記第一の保護フィルムを前記第一の層間接着剤から剥離するとともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する工程と、第二の保護フィルムと第二の層間接着剤が積層した第二のフィルムを用意する工程と、第二の基材と、前記第二の基材の一方の面側に、前記導体ポストを受ける導体パッドを有する第二の回路基板を用意する工程と、前記第二の層間接着剤面と前記導体パッドとが接触するように前記第二のフィルムと前記第二の回路基板とを積層する工程と、前記第二の保護フィルムを前記第二の層間接着剤から剥離するとともに、前記導体パッドの導体面上の前記第二の層間接着剤を選択的に除去し、前記導体面上を露出する工程と、前記第一および第二の回路基板とを、前記第一および第二の層間接着剤を介して、前記導体ポストと前記導体パッドが対向するように積層接着する工程と、を含み、前記第一の層間接着剤の高さは、前記導体ポストの前記第一の基材からの突出した高さより低いことを特徴とする。
上記製造方法では、層間接着剤を積層する工程の中で、導体ポスト頂部の層間接着剤、または導体パッドの導体面上と導体ポスト頂部の層間接着剤を選択的に除去するため、工程の増える研磨を行なう必要がなく、さらには、高い研磨精度を必要としないため、簡便な方法で信頼性の高い積層回路基板が得られる。
また、上記の方法で得られた積層回路基板をエッチング加工することによって回路板の製造方法とすることができ、さらに、この方法で回路板を得ることができる。
本発明によれば、簡便な工程で安定的な層間接続が可能な積層回路基板の製造方法、回路板およびその製造方法を提供することができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、共通する構成要素には同一符号を付し、以下の説明において詳細な説明を適宜省略する。
図１は、本発明による積層回路基板の製造方法の一実施形態を示す断面図である。
この製造方法は、図１に示すように以下の工程を有する。
（１）第一の保護フィルム１０２と第一の層間接着剤１０４が積層した第一のフィルム１を用意する工程（図１（ａ））、
（２）基材２０２と、基材２０２より突出した導体ポスト２０４を有する第一の回路基板２を用意する工程と（図１（ａ））、
（３）第一の層間接着剤１０４と導体ポスト２０４とが接触するように第一のフィルム１と第一の回路基板２とを積層する工程（図１（ｃ）、（ｄ））、
（４）第一の保護フィルム１０２を第一の層間接着剤１０４から剥離するとともに、導体ポスト２０４の頂部の第一の層間接着剤を選択的に除去し、頂部を露出させ、第一の保護フィルム１０２側に除去部１０５を付着させる工程（図１（ｅ））、
（５）導体パッド３０２を有する第二の回路基板３を用意する工程（図１（ｆ））、
（６）第一の回路基板２と第二の回路基板３とを第一の層間接着剤１０４を介して、導体ポスト２０４の露出部と、導体パッド３０２が接合するように積層接着する工程（図１（ｇ）、（ｈ））、
を含む積層回路基板の製造方法である。
この製造方法は、図１に示すように以下の工程を有する。
（１）第一の保護フィルム１０２と第一の層間接着剤１０４が積層した第一のフィルム１を用意する工程（図１（ａ））、
（２）基材２０２と、基材２０２より突出した導体ポスト２０４を有する第一の回路基板２を用意する工程と（図１（ａ））、
（３）第一の層間接着剤１０４と導体ポスト２０４とが接触するように第一のフィルム１と第一の回路基板２とを積層する工程（図１（ｃ）、（ｄ））、
（４）第一の保護フィルム１０２を第一の層間接着剤１０４から剥離するとともに、導体ポスト２０４の頂部の第一の層間接着剤を選択的に除去し、頂部を露出させ、第一の保護フィルム１０２側に除去部１０５を付着させる工程（図１（ｅ））、
（５）導体パッド３０２を有する第二の回路基板３を用意する工程（図１（ｆ））、
（６）第一の回路基板２と第二の回路基板３とを第一の層間接着剤１０４を介して、導体ポスト２０４の露出部と、導体パッド３０２が接合するように積層接着する工程（図１（ｇ）、（ｈ））、
を含む積層回路基板の製造方法である。
以下、各工程について説明する。
第一の保護フィルム１０２と第一の層間接着剤１０４が積層した層間接着剤付き保護フィルム１を用意する工程では、（図１（ａ））に示すように第一の保護フィルム１０２上に第一の層間接着剤１０４を塗布し乾燥させて層間接着剤付き保護フィルム１を形成する。
第一の保護フィルム１０２は、ポリエチレンテレフタレート樹脂フィルム、ポリエチレン樹脂フィルム、ポリイミド樹脂フィルム、ポリエステル樹脂フィルム、ポリプロピレン樹脂フィルム、ポリスチレン樹脂フィルムから選ばれる少なくとも一つの樹脂フィルムを用いることが、層間接着剤１０４と保護フィルム１０２の離型性の面から好ましい。
これら樹脂フィルムの中で、ポリエチレンテレフタレート樹脂フィルムが経済性の面からもより好ましい。
第一の保護フィルム１０２は、ポリエチレンテレフタレート樹脂フィルム、ポリエチレン樹脂フィルム、ポリイミド樹脂フィルム、ポリエステル樹脂フィルム、ポリプロピレン樹脂フィルム、ポリスチレン樹脂フィルムから選ばれる少なくとも一つの樹脂フィルムを用いることが、層間接着剤１０４と保護フィルム１０２の離型性の面から好ましい。
これら樹脂フィルムの中で、ポリエチレンテレフタレート樹脂フィルムが経済性の面からもより好ましい。
第一の保護フィルム１０２の厚さは、３μｍ以上、２５μｍ以下であることが好ましい。より好ましい第一の保護フィルム１０２の厚みは９μｍ以上、１５μｍである。第一の保護フィルム１０２の厚みがこの範囲内であれば、確実に導体ポストの突起を埋め込み、容易に第一の保護フィルム１０２を剥離することができる。
第一の層間接着剤１０４の厚さは、導体ポスト２０４の基板面から突出した高さより薄い方が好ましい。第一の層間接着剤１０４の厚さの方が薄いと、導体ポスト２０４の頂点から第一の保護フィルム１０２を剥離する際に導体ポストの頂部２０６の第一の層間接着剤１０４を除去しやすくなる。
次に、導体ポスト２０４を有する第一の回路基板２を用意する。基材２０２としては、例えば、ポリエーテルエーテルケトンフィルム、ポリエーテルサルホンフィルム等の樹脂フィルム、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シアネート樹脂、液晶ポリマーなどの樹脂を硬化させたもの、またはこれらの積層板を用いることができる。これらの中でもポリイミドフィルムに代表される樹脂フィルムが好ましい。これにより、耐熱性を向上することができる。さらに、フレキシブル性を発揮することもできる。導体ポスト２０４の基材面からの突起高さは、前述した通り、層間接着剤１０４の厚さより、導体ポスト２０４の高さの方が高い方が好ましい。
基材の厚さは、特に限定されないが、９μｍ以上、５０μｍ以下が好ましく、特に１２μｍ以上、２５μｍ以下が好ましい。厚さが前記範囲内であると、導体ポストを形成するためのめっき時間を短縮することができる。
次に、第一の層間接着剤１０４と導体ポスト２０４とを積層する工程について説明する（図１（ｂ）、（ｃ）、（ｄ））。
真空ラミネータ等で、加熱により第一の層間接着剤１０４を軟化させ、加圧により導体ポスト２０４の突起分を第一の層間接着剤１０４でボイドなく埋め込む（図１（ｄ））。この時、導体ポストの頂部２０６の第一の層間接着剤１０４は、導体ポスト２０４の突起高さ分を埋め込んでいるが、導体ポストの頂部２０６には第一の層間接着剤１０４が除去されず薄く残存している。
次に、第一の保護フィルム１０２を剥離する工程（図１（ｅ））について説明する。第一の層間接着剤１０４と導体ポスト２０４が積層された状態（図１（ｄ））で、第一の保護フィルム１０２を引き剥がす。第一の保護フィルム１０２を引き剥がすフィルムの角度は約１８０°の角度であることが好ましい。引き剥がしの角度が１８０°に近いほど、引き剥がし力が小さく、第一の回路基板２側の基材２０２面へ第一の層間接着剤１０４が剥離されることがなく均一に残すことができる。このとき、導体ポスト２０４の頂部２０６の第一の層間接着剤１０４が薄いため、第一の保護フィルム１０２剥離と同時に導体ポストの頂部２０６の第一の層間接着剤１０４が、第一の保護フィルム１０２側に貼付いた状態で残り除去される。一方、導体ポスト２０４の頂部２０６が露出することになり、導体パッドの接続が安定して行なうことができる。
次に導体ポスト２０４を受ける導体パッド３０２を有する第二の回路基板３を用意する。基材３０４は、第一の回路基板２と同じ材料でもかまわないし、異なっていてもよい。
第一の回路基板２と第二の回路基板３とを第一の層間接着剤１０４を介して、導体ポスト２０４と導体パッド３０２が対向するように積層接着する工程（図１（ｆ）、（ｇ））について説明する。
導体ポスト２０４と導体パッド３０２の位置を合わせるため、導体パターンとして予め形成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、位置合わせ用のピンで位置合わせする方法など用いればよい。次に真空状態で加熱加圧を行い、第二の回路基板３の導体パターンを第一の層間接着剤１０４で埋め込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト２０４と導体パッド３０２を電気的に接合する（図１（ｈ））。
導体ポスト２０４と導体パッド３０２の位置を合わせるため、導体パターンとして予め形成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、位置合わせ用のピンで位置合わせする方法など用いればよい。次に真空状態で加熱加圧を行い、第二の回路基板３の導体パターンを第一の層間接着剤１０４で埋め込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト２０４と導体パッド３０２を電気的に接合する（図１（ｈ））。
次に、本発明の他の実施形態について説明する。図４ないし図６は、本実施形態における積層回路基板の製造方法を示す断面図である。
この製造方法は、図４ないし図６に示すように以下の工程を有する。
（１）第一の保護フィルム１０２と第一の層間接着剤１０４が積層した第一のフィルム１を用意する工程（図４（ａ））、
（２）第一の基材２０２と、第一の基材２０２より突出した導体ポスト２０４を有する第一の回路基板２を用意する工程（図４（ａ））、
（３）第一の層間接着剤１０４と導体ポスト２０４とが接触するように第一のフィルム１と第一の回路基板２とを積層する工程（図４（ｂ）、（ｃ）、（ｄ））、
（４）第一の保護フィルム１０２を第一の層間接着剤１０４から剥離するとともに、導体ポスト２０４の頂部２０６の第一の層間接着剤１０４を選択的に除去１０５し、頂部２０６を露出する工程と（図４（ｅ）、（ｆ））、
（５）第二の保護フィルム１１２と第二の層間接着剤１１４が積層した第二のフィルム１０を用意する工程と（図５（ｂ））、
（６）第二の基材３０４と、第二の基材３０４の一方の面側に、導体ポスト２０４を受ける導体パッド３０２を有する第二の回路基板３を用意する工程と（図５（ａ））、
（７）第二の層間接着剤１１４面と導体パッド３０２とが接触するように第二のフィルム１０と第二の回路基板３とを積層する工程と（図５（ｂ）、（ｃ）、（ｄ））、
（８）第二の保護フィルム１１２を第二の層間接着剤１１４から剥離するとともに、導体パッド３０２の導体面上の第二の層間接着剤１１４を選択的に除去１１５し、導体面上を露出する工程と（図５（ｅ）、（ｆ））、
（９）第一および第二の回路基板２、３とを、第一および第二の層間接着剤１０４、１１４を介して、導体ポスト２０４と導体パッド３０２が対向するように積層接着する工程と（図６（ａ），（ｂ）、（ｃ））、
を含む積層回路基板の製造方法である。
この製造方法は、図４ないし図６に示すように以下の工程を有する。
（１）第一の保護フィルム１０２と第一の層間接着剤１０４が積層した第一のフィルム１を用意する工程（図４（ａ））、
（２）第一の基材２０２と、第一の基材２０２より突出した導体ポスト２０４を有する第一の回路基板２を用意する工程（図４（ａ））、
（３）第一の層間接着剤１０４と導体ポスト２０４とが接触するように第一のフィルム１と第一の回路基板２とを積層する工程（図４（ｂ）、（ｃ）、（ｄ））、
（４）第一の保護フィルム１０２を第一の層間接着剤１０４から剥離するとともに、導体ポスト２０４の頂部２０６の第一の層間接着剤１０４を選択的に除去１０５し、頂部２０６を露出する工程と（図４（ｅ）、（ｆ））、
（５）第二の保護フィルム１１２と第二の層間接着剤１１４が積層した第二のフィルム１０を用意する工程と（図５（ｂ））、
（６）第二の基材３０４と、第二の基材３０４の一方の面側に、導体ポスト２０４を受ける導体パッド３０２を有する第二の回路基板３を用意する工程と（図５（ａ））、
（７）第二の層間接着剤１１４面と導体パッド３０２とが接触するように第二のフィルム１０と第二の回路基板３とを積層する工程と（図５（ｂ）、（ｃ）、（ｄ））、
（８）第二の保護フィルム１１２を第二の層間接着剤１１４から剥離するとともに、導体パッド３０２の導体面上の第二の層間接着剤１１４を選択的に除去１１５し、導体面上を露出する工程と（図５（ｅ）、（ｆ））、
（９）第一および第二の回路基板２、３とを、第一および第二の層間接着剤１０４、１１４を介して、導体ポスト２０４と導体パッド３０２が対向するように積層接着する工程と（図６（ａ），（ｂ）、（ｃ））、
を含む積層回路基板の製造方法である。
以下、各工程について説明する。
第一の保護フィルム１０２と第一の層間接着剤１０４が積層した層間接着剤付き保護フィルム１を用意する工程（図４（ａ））、導体ポスト２０４を有する第一の回路基板２を用意する工程、第一の層間接着剤１０４と導体ポスト２０４とを積層する工程（図４（ｂ）、（ｃ）、（ｄ））、第一の保護フィルム１０２を剥離する工程（図４（ｅ））については、前述と同様の工程を用いることができる。
次に導体ポスト２０４を受ける導体パッド３０２を有する第二の回路基板３を用意する（図５（ａ））。基材３０４は、第一の回路基板２と同じ材料でもかまわないし、異なっていてもよい。導体ポスト２０４と導体パッド３０２を積層する際に加熱するため、材料が膨張収縮し内部応力が発生しやすくなる。そのため、材料の熱膨張係数が同等のものを用いるほうが、内部応力の発生を防止することができるため、より好ましい。
第二の保護フィルム１１２と第二の層間接着剤１１４が積層した層間接着剤付き保護フィルム１０を用意する工程では、（図５（ｂ））に示すように第二の保護フィルム１１２上に第二の層間接着剤１１４を塗布し乾燥させて層間接着剤付き保護フィルム１０を形成する。この第二の層間接着剤１１４の粘着性は、導体に対する粘着性の方が絶縁体に対する粘着性よりも小さいものを用いる。粘着性が導体に対する粘着性が絶縁体に対する粘着性よりも大きい場合、第二の保護フィルム１１２剥離の際に、導体パッド３０２上に多くの層間接着剤１１４が残存することになる。
第二の保護フィルム１１２は、前述の保護フィルムと同様の樹脂フィルムを好ましく用いることができる。これら樹脂フィルムの中で、ポリエチレンテレフタレート樹脂フィルムが経済性の面からもより好ましい。
第二の保護フィルム１１２の厚みは、２５μｍ以上、５０μｍ以下であることが好ましい。より好ましい第二の保護フィルム１１２の厚みは３３μｍ以上、４３μｍである。第二の保護フィルム１１２の厚みがこの範囲内であれば、確実に導体パッド間を埋め込み、第二の保護フィルム１１２を剥離する際に破材することなく容易に引き剥がすことができる。
第二の層間接着剤１１４の厚さは、導体パッド３０２の厚さの半分以上、導体パッドの厚さ以下であることが好ましい。第二の層間接着剤１１４の厚さが小さすぎる場合、導体パッド間を層間接着剤１１４が埋め込むことができずボイドが発生しやすくなる。また、第二の層間接着剤１１４の厚さが大きすぎる場合、層間接着剤１１４が余剰となり、導体パッド３０２の上に厚く存在することになる。そのため、第二の保護フィルム１１２を剥離する際に導体パッド３０２上に第二の層間接着剤１１４が多く残存しやすくなる。
次に、第二の層間接着剤１１４と導体パッド３０２とを積層する工程について説明する（図５（ｃ）、（ｄ））。
真空プレス等で、加熱により第二の層間接着剤１１４を軟化させ、加圧により導体パッド３０２間を第二の層間接着剤１１４でボイドなく埋め込む（図２（ｃ））。この時、導体パッド３０２上の第二の層間接着剤１１４は、導体パッド３０２間へ第二の層間接着剤１１４が流れ込んでいるため、元の層間接着剤の厚みより薄くなっている。更に、加熱加圧により第二の層間接着剤１１４と第二の保護フィルム１１２が接着する。この接着を安定させるため、低湿度環境で２４時間以上保管することが好ましい。
次に、第二の保護フィルム１１２を剥離する工程（図５（ｄ））について説明する。第二の層間接着剤１１４と導体パッド３０２が積層された状態（図５（ｄ））で、第二の保護フィルム１１２を引き剥がす。第二の保護フィルム１１２を引き剥がすフィルムの角度は約１８０°の角度であることが好ましい。引き剥がしの角度が１８０°に近いほど、引き剥がし力が小さく均一に剥がすことができる。このとき、第二の層間接着剤１１４の粘着性は、導体に対する粘着性＜絶縁体に対する粘着性であるため、第二の回路基板３側の基材３０４面に多くの第二の層間接着剤１１４が残り、導体パッド３０２上には第二の保護フィルム１１２側に貼付いた状態で第二の層間接着剤１１４が除去され、部分的に導体パッドが露出することになる。また、この方法を用いれば第二の回路基板３の導体率に関わらず、均一な層間接着剤１１４の厚みである回路基板３０を得ることができる。
第一の回路基板２と第二の回路基板３とを第一の層間接着剤１０４及び、第二の層間接着剤１１４を介して、導体ポスト２０４と導体パッド３０２が対向するように積層接着する工程（図６（ａ）、（ｂ）、（ｃ））について説明する。
導体ポスト２０４と導体パッド３０２の位置を合わせるため、導体パターンとして予め形成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、位置合わせ用のピンで位置合わせする方法など用いればよい。次に真空状態で加熱加圧を行い、第二の回路基板３の導体パターンを第一の層間接着剤１０４で埋め込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト２０４と導体パッド３０２を電気的に接合する（図６（ｃ））。
導体ポスト２０４と導体パッド３０２の位置を合わせるため、導体パターンとして予め形成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、位置合わせ用のピンで位置合わせする方法など用いればよい。次に真空状態で加熱加圧を行い、第二の回路基板３の導体パターンを第一の層間接着剤１０４で埋め込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト２０４と導体パッド３０２を電気的に接合する（図６（ｃ））。
このようにして得られた、積層回路基板をエッチング加工する工程を含む回路板の製造方法とすることができる。そして、これらの方法により、工程の増える研磨を行なう必要がなく、さらには、高い研磨精度を必要としないため、安価に信頼性の高い回路板とすることができる。
以下、本発明のさらに他の実施形態について図面を用いて説明する。
以下、各工程について説明する。
図１０および図１１は、本発明による積層回路基板の製造方法の一実施形態を示す断面図である。図１０は本実施形態で得られた積層回路基板の断面図であり、図１１（ａ）は第一の基板、図２（ｂ）は第二の基板の断面図である。
まず、第一の基材１２と導体ポスト１６を有する第一の基板１７、および第二の基材１９と導体ポスト１６を受ける第二の導体パッド１８を有する第二の基板２０を用意する（図２（ａ）、（ｂ））。
第一および第二の基材１２、１９としては、上述のものと同様のものを用いることができる。第一および第二の基材の材料は同じであってもよいし、異なっていてもよい。また、第一および第二の基材の厚さは同じであってもよいし、異なっていてもよい。
第一の導体パッド１１及び第二の導体パッド１８を構成する材料としては、例えば銅箔、アルミニウム等が挙げられる。これらの中でも銅箔が好ましい。厚みは５μｍ以上、３０μｍ以下が好ましく、特に９μｍ以上、２２μｍ以下が好ましい。厚さが前記範囲内であると、特にエッチング処理による回路形成性に優れ、さらに、第一の導体パッド１１、及び第二の導体パッド１８を形成した後の基材１２のハンドリング性（取り扱い性）にも優れる。
第二の導体パッド１８が形成されている面側の、第二の導体パッドが第二の基板を占有する面積の比率は、３０％以上、７０％以下であることが好ましい。特に４０％以上、５０％以下が好ましい。この占有比率が小さすぎると、第二の基板２０のハンドリング性に劣る場合があり、占有率が大きすぎると、導体ポスト１６と第二の導体パッド１８との間の層間接着剤１３が排除されにくく、接合安定性が低下する場合がある。
導体ポスト１６は、導体ポスト本体部１４と、前記導体ポスト本体部を覆う金属被覆層１５とから構成される。導体ポスト１６は、例えばペースト又はめっき法等で、まず導体ポスト本体部１４を形成する。導体ポスト本体部１４の高さは、第一の基材１２の第一の導体パッド１１が形成されている面と反対側の面から５μｍ以上、１０μｍ以下突出されることが好ましい。高さが前記範囲にあると、めっき時間の短縮ができ、第一の基板１７と第二の基板２０の層間平滑性に優れる。
引き続き、金属被覆層１５を合金等で形成する。このように、導体ポスト本体部と導体ポスト本体部を覆う金属被覆層とから構成される導体ポストが形成される。導体ポスト１６の高さは、第一の基材１２の第一の導体パッド１１が形成されている面と反対側の面から１５μｍ以上、３０μｍ以下突出されることが好ましい。高さが前記範囲にあると、導体ポスト１６と第二の導体パッド１８との接合安定性に優れる。
引き続き、金属被覆層１５を合金等で形成する。このように、導体ポスト本体部と導体ポスト本体部を覆う金属被覆層とから構成される導体ポストが形成される。導体ポスト１６の高さは、第一の基材１２の第一の導体パッド１１が形成されている面と反対側の面から１５μｍ以上、３０μｍ以下突出されることが好ましい。高さが前記範囲にあると、導体ポスト１６と第二の導体パッド１８との接合安定性に優れる。
金属被覆層１５は、例えば金属または合金で構成されている。前記金属としては、例えば錫で構成されていることが好ましい。前記合金としては、錫、鉛、銀、亜鉛、ビスマス、アンチモン、銅からなる群より選ばれる少なくとも２種類以上の金属で構成される金属被覆層１５であることが好ましい。例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系等があるが、金属組み合わせや組成に限定されず、最適なものを選択することができる。
層間接着剤１３を構成する材料としては、例えばエポキシ樹脂系接着剤、アクリル樹脂系接着剤等が挙げられる。これらの中でもフラックス活性を有するエポキシ樹脂系接着剤が好ましい。これにより、金属被覆層１５と第二の導体パッド１８の表面の酸化皮膜が除去され、導体ポスト１６と第二の導体パッド１８の接合安定性が向上する。また、第一の基材１２としてポリイミドフィルム等を用いた場合、密着性が特に優れたものとなる。
層間接着剤１３の厚さは、導体ポスト本体部１４の第一の基材１２より突起している高さ以上、導体ポスト１６の第一の基材１２より突起している高さ以下であることが好ましい。厚さが前記範囲内であると、特に導体ポスト１６と第二の導体パッド１８の接合安定性に優れ、密着性及び接着剤の染み出し抑制の双方にも優れる。また、厚さが前記範囲内であると、第二の導体パッド１８の層間接着剤１３による埋め込み性が良く、ボイドが発生しない。
層間接着剤１３は、液状塗布する方法、真空ラミネータ等で加熱加圧する方法等により第一の基材１２に積層できる。後者の方がより簡便で、層間接着剤１３の厚みが安定する。
次に金属被覆層１５と第二の導体パッド１８との間の層間接着剤１３を排除して、第一の基板１６と第二の基板２０が電気的接続を得る工程について説明する。
予め、第一の基板１７と第二の基板２０の位置を合わせるため、導体パターンとして形成されているマークを画像認識装置により読み取り位置合わせする方法、ピンで位置合わせする方法など用いて、位置合わせを行う。位置合わせした基板を真空中で所定の温度、圧力でプレスする。
前記所定の温度は、予め約２３０℃〜約２８０℃まで熱板を加熱しておくことが好ましく、特に約２５０℃〜約２７０℃が好ましい。温度が前記範囲内であると層間接着剤１３の粘度が約１０Ｐａ・Ｓ〜約４００Ｐａ・Ｓで軟化するため、金属被覆層１５と導体パッド１８との間の層間接着剤１３を排除することができる。同時に金属被覆層１５が溶融するため、導体ポスト１６への圧力集中が緩和されるので、第一の基板１７及び第二の基板２０が歪んだり、歪みに起因して基板が波打つ形になることを防止することができる。且つ、良好なフィレットを形成することで、第一の基板１７と第二の基板２０の電気的接続性が安定する。
前記所定の圧力は、約０．５ＭＰａ〜約２ＭＰａが好ましく、特に約１．５ＭＰａ〜約２ＭＰａが好ましい。圧力が前記範囲内であると金属被覆層１５と第二の導体パッド１８との間の層間接着剤１３を排除することができる。圧力が低すぎると完全には層間接着剤１３を排除することができない場合がある。圧力が高すぎると第一の基板１７及び第二の基板２０が歪み、歪みに起因して基板が波打つ形になる場合がある。また層間接着剤の染み出し量も多くなり、層間厚みが不安定になる可能性がある。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
たとえば、本実施形態では、第一、第二の回路基板を積層接着する工程について説明してきたが、第一の回路基板に導体パッドを形成し、第一の回路基板の上層に導体ポストを含む第二の回路基板を積層接着した積層回路基板の製造方法であってもよい。この様に、複数の層を所望する第一の回路基板や第二の回路基板に追加すれば良い。
たとえば、本実施形態では、第一、第二の回路基板を積層接着する工程について説明してきたが、第一の回路基板に導体パッドを形成し、第一の回路基板の上層に導体ポストを含む第二の回路基板を積層接着した積層回路基板の製造方法であってもよい。この様に、複数の層を所望する第一の回路基板や第二の回路基板に追加すれば良い。
以下の実験例において積層回路基板を作製し、得られた回路基板の接合率を測定した。
［接合率の測定］
電気チェッカーを用いて、積層回路基板における各接合点の導通を測定した。接合率は全接合数に対する導通数（導通率）で表され、全点導通していれば接合率１００％となる。
電気チェッカーを用いて、積層回路基板における各接合点の導通を測定した。接合率は全接合数に対する導通数（導通率）で表され、全点導通していれば接合率１００％となる。
実験例Ａ１
図１で説明した工程にそって実施した。
すなわち、保護フィルムとしてポリエチレンテレフタレートフィルム１２μｍを準備し、層間接着剤１３μｍをコーターにて塗布乾燥させた。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層片面回路基板（宇部興産製 ＳＥ１３１０）を、銅箔とは反対面から、ＵＶレーザーにより５０μｍ径のビアを形成した。めっき高さを基材からの突起量を２３μｍとし、エッチングにより回路を形成した。この導体ポスト付基板と層間接着材付フィルムを真空ラミネータにて１２０℃、０．４ＭＰａの条件で熱圧着した。そして、保護フィルムポリエチレンテレフタレートフィルムを１８０°の角度で引き剥がし、導体ポスト頂部の層間接着剤を選択的に除去した回路基板を形成した。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層両面回路基板（有沢製作所製 ＰＫＷ１０１２ＥＣＵ）をエッチングにより回路形成した。このようにして、導体ポストを有する第一の回路基板が形成された。
また、導体パッドを有する第二の回路基板を用意した。
次にこの２つの回路基板を導体パターンによる画像認識で、自動位置合わせを行い、１５０℃、０．８ＭＰａで９０秒、次に２７０℃、０．３ＭＰａで真空熱圧着した。
図１で説明した工程にそって実施した。
すなわち、保護フィルムとしてポリエチレンテレフタレートフィルム１２μｍを準備し、層間接着剤１３μｍをコーターにて塗布乾燥させた。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層片面回路基板（宇部興産製 ＳＥ１３１０）を、銅箔とは反対面から、ＵＶレーザーにより５０μｍ径のビアを形成した。めっき高さを基材からの突起量を２３μｍとし、エッチングにより回路を形成した。この導体ポスト付基板と層間接着材付フィルムを真空ラミネータにて１２０℃、０．４ＭＰａの条件で熱圧着した。そして、保護フィルムポリエチレンテレフタレートフィルムを１８０°の角度で引き剥がし、導体ポスト頂部の層間接着剤を選択的に除去した回路基板を形成した。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層両面回路基板（有沢製作所製 ＰＫＷ１０１２ＥＣＵ）をエッチングにより回路形成した。このようにして、導体ポストを有する第一の回路基板が形成された。
また、導体パッドを有する第二の回路基板を用意した。
次にこの２つの回路基板を導体パターンによる画像認識で、自動位置合わせを行い、１５０℃、０．８ＭＰａで９０秒、次に２７０℃、０．３ＭＰａで真空熱圧着した。
実験例Ａ２
保護フィルムにポリイミド樹脂をフィルムを用い、これにより、図１に示した工程に沿って導体ポストの頂部の層間接着剤を選択的に除去した積層回路基板を形成した。
保護フィルムにポリイミド樹脂をフィルムを用い、これにより、図１に示した工程に沿って導体ポストの頂部の層間接着剤を選択的に除去した積層回路基板を形成した。
実験例Ａ３
ポリエチレンテレフタレートフィルム５０μｍを用い、これにより、図２に示した工程に沿って回路基板を形成した。保護フィルムの厚さが厚いため、突出した導体ポストの形状に追随できず、保護フィルム剥離の工程では、図２（ｅ）のように、大きく層間接着剤が保護フィルムに取られ、積層接着したとき、図２（ｈ）のように、導体ポスト周辺の層間接着剤が大きく欠如し空隙となっている積層回路基板が形成されていることを確認した。
ポリエチレンテレフタレートフィルム５０μｍを用い、これにより、図２に示した工程に沿って回路基板を形成した。保護フィルムの厚さが厚いため、突出した導体ポストの形状に追随できず、保護フィルム剥離の工程では、図２（ｅ）のように、大きく層間接着剤が保護フィルムに取られ、積層接着したとき、図２（ｈ）のように、導体ポスト周辺の層間接着剤が大きく欠如し空隙となっている積層回路基板が形成されていることを確認した。
実験例Ａ４
層間接着剤３０μｍを用い、これにより、図３に示した工程に沿って回路基板を形成した。層間接着剤の厚さが厚いため、突出した導体ポストの頂部に層間接着剤が残り、保護フィルム剥離後の工程では、図３（ｆ）のように、層間接着剤が導体ポストの頂部に残り、積層接着したとき、図３（ｈ）のように、導体ポストと導体パッド間に層間接着剤が残っている積層回路基板が形成されていることを確認した。
層間接着剤３０μｍを用い、これにより、図３に示した工程に沿って回路基板を形成した。層間接着剤の厚さが厚いため、突出した導体ポストの頂部に層間接着剤が残り、保護フィルム剥離後の工程では、図３（ｆ）のように、層間接着剤が導体ポストの頂部に残り、積層接着したとき、図３（ｈ）のように、導体ポストと導体パッド間に層間接着剤が残っている積層回路基板が形成されていることを確認した。
実験例Ａ１〜Ａ３の方法で処理した基板の電気的接合率の結果を表１に示す。実験例Ａ１、Ａ２は良好な接合率であったが、実験例Ａ３は、導体ポストと導体パッドの接合部の周囲が空隙のため、接合時の空隙部が膨張し、接合率が低かった。また、実験例Ａ４は、層間接着剤が導体ポストと導体パッド間に介在し、接合率が低かった。
実験例Ｂ１
図４〜６で説明した工程に沿って実施した。
実施例Ａ１と同様の方法により導体ポストを有する第一の回路基板を形成した。
次に保護フィルムとしてポリエチレンテレフタレートフィルム３８μｍを準備し、層間接着剤８μｍをコーターにて塗布乾燥させた。この２層両面回路基板と層間接着材付フィルムを真空プレスにて１５０℃、０．８ＭＰａの条件で熱圧着し、湿度１０％以下の環境で２４時間放置した。そして、保護フィルムを１８０°の角度で引き剥がし、導体パッド上の層間接着剤を選択的に除去した回路基板を形成した。このようにして、導体パッドを有する第二の回路基板を形成した。
次にこの２つの回路基板を導体パターンによる画像認識で、自動位置合わせを行い、１５０℃、０．３ＭＰａで９０秒、次に２６０℃、０．３ＭＰａで真空熱圧着した。
図４〜６で説明した工程に沿って実施した。
実施例Ａ１と同様の方法により導体ポストを有する第一の回路基板を形成した。
次に保護フィルムとしてポリエチレンテレフタレートフィルム３８μｍを準備し、層間接着剤８μｍをコーターにて塗布乾燥させた。この２層両面回路基板と層間接着材付フィルムを真空プレスにて１５０℃、０．８ＭＰａの条件で熱圧着し、湿度１０％以下の環境で２４時間放置した。そして、保護フィルムを１８０°の角度で引き剥がし、導体パッド上の層間接着剤を選択的に除去した回路基板を形成した。このようにして、導体パッドを有する第二の回路基板を形成した。
次にこの２つの回路基板を導体パターンによる画像認識で、自動位置合わせを行い、１５０℃、０．３ＭＰａで９０秒、次に２６０℃、０．３ＭＰａで真空熱圧着した。
実験例Ｂ２
保護フィルムにポリイミド樹脂をフィルムを用い、これにより、図５に示した工程に沿って導体パッド上の層間接着剤を選択的に除去した回路基板を形成した。それ以外は、実験例Ｂ１と同様の方法で積層回路基板を作成した。
保護フィルムにポリイミド樹脂をフィルムを用い、これにより、図５に示した工程に沿って導体パッド上の層間接着剤を選択的に除去した回路基板を形成した。それ以外は、実験例Ｂ１と同様の方法で積層回路基板を作成した。
実験例Ｂ３
２層両面回路基板に積層する層間接着剤の厚みを１２μｍとした以外は、実験例Ｂ１と同様の方法で積層回路基板を作成した。
２層両面回路基板に積層する層間接着剤の厚みを１２μｍとした以外は、実験例Ｂ１と同様の方法で積層回路基板を作成した。
実験例Ｂ４
２層両面回路基板に積層する層間接着剤の粘着性を、導体に対する粘着性と絶縁体に対する粘着性とを略同じようにした以外は、実験例Ｂ１と同様な方法で積層回路基板を作成した。保護フィルム剥離の際に、導体パッド上に層間接着剤がわずかに残存していること確認した。
２層両面回路基板に積層する層間接着剤の粘着性を、導体に対する粘着性と絶縁体に対する粘着性とを略同じようにした以外は、実験例Ｂ１と同様な方法で積層回路基板を作成した。保護フィルム剥離の際に、導体パッド上に層間接着剤がわずかに残存していること確認した。
実験例Ｂ１〜Ｂ４の方法で処理した積層回路基板の電気的接合率の結果を表２に示す。実験例Ｂ１〜Ｂ４は良好な接合率であった。
実施例Ｃ１
図１０〜１１で説明した工程に沿って実施した。
すなわち、銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層片面回路基板（宇部興産製 ＳＥ１３１０）を、銅箔とは反対面から、ＵＶレーザーにより５０μｍ径のビアを形成した。銅ポスト高さを基材からの突起量を８μｍとし、金属被覆層を１５μｍ形成し、導体ポスト高さを基材からの突起量を２３μｍとした。次にエッチングにより回路を形成し、この導体ポスト付基板と層間接着剤の厚み１３μｍを真空ラミネータにて１２０℃、０．１ＭＰａの条件で熱圧着した。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層両面回路基板（有沢製作所製 ＰＫＷ１０１２ＥＣＵ）をエッチングにより回路形成した。この時の導体回路が占有する比率は５０％とした。画像処理による位置合わせ積層を行い、真空プレスにて熱板を予め２６０℃に加熱しておき、２ＭＰａで５分間プレスした。
図１０〜１１で説明した工程に沿って実施した。
すなわち、銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層片面回路基板（宇部興産製 ＳＥ１３１０）を、銅箔とは反対面から、ＵＶレーザーにより５０μｍ径のビアを形成した。銅ポスト高さを基材からの突起量を８μｍとし、金属被覆層を１５μｍ形成し、導体ポスト高さを基材からの突起量を２３μｍとした。次にエッチングにより回路を形成し、この導体ポスト付基板と層間接着剤の厚み１３μｍを真空ラミネータにて１２０℃、０．１ＭＰａの条件で熱圧着した。次に銅はくが１２μｍ、基材がポリイミドフィルム厚み２５μｍの２層両面回路基板（有沢製作所製 ＰＫＷ１０１２ＥＣＵ）をエッチングにより回路形成した。この時の導体回路が占有する比率は５０％とした。画像処理による位置合わせ積層を行い、真空プレスにて熱板を予め２６０℃に加熱しておき、２ＭＰａで５分間プレスした。
実施例Ｃ２
層間接着剤の厚みを１６μｍとした。それ以外は、実施例Ｃ１と同様な方法で積層回路基板を作製した。
層間接着剤の厚みを１６μｍとした。それ以外は、実施例Ｃ１と同様な方法で積層回路基板を作製した。
実験例Ｃ３
層間接着剤の厚みを２５μｍとした。それ以外は、実施例Ｃ１と同様の方法で積層回路基板を作製した。
層間接着剤の厚みを２５μｍとした。それ以外は、実施例Ｃ１と同様の方法で積層回路基板を作製した。
実験例Ｃ４
導体ポスト高さを基材からの突起量を３５μｍとした。それ以外は、実施例Ｃ１と同様の方法で積層回路基板を作製した。
導体ポスト高さを基材からの突起量を３５μｍとした。それ以外は、実施例Ｃ１と同様の方法で積層回路基板を作製した。
実験例Ｃ５
基材より突出した導体ポストを有しない第一の回路基板を用いた。それ以外は実験例Ａ１と同様の方法により積層回路基板を作製した。
基材より突出した導体ポストを有しない第一の回路基板を用いた。それ以外は実験例Ａ１と同様の方法により積層回路基板を作製した。
実験例Ｃ６
保護フィルムの厚さが５０μｍのポリエチレンテレフタレートフィルムを用い、図２に示した工程に沿って積層回路基板を形成した。導体ポスト頂部に層間接着剤が多く残存していることを確認した。
保護フィルムの厚さが５０μｍのポリエチレンテレフタレートフィルムを用い、図２に示した工程に沿って積層回路基板を形成した。導体ポスト頂部に層間接着剤が多く残存していることを確認した。
実験例Ｃ１〜Ｃ６の方法で処理した積層回路基板の評価結果を表３に示す。実施例Ｃ１〜Ｃ４は良好であるが、比較例Ｃ５、Ｃ６は、基板の性能上不具合があった。
Claims (14)
- 第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意する工程と、
第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を用意する工程と、
前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路基板とを積層する工程と、
前記第一の保護フィルムを前記第一の層間接着剤から剥離するとともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する工程と、
導体パッドを有する第二の回路基板を用意する工程と、
前記第一の回路基板と前記第二の回路基板とを前記第一の層間接着剤を介して、前記導体ポストの露出部と、前記導体パッドが接合するように積層接着する工程と、
を含み、前記第一の層間接着剤の高さは、前記導体ポストの前記第一の基材からの突出した高さより低いことを特徴とする積層回路基板の製造方法。 - 第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意する工程と、
第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を用意する工程と、
前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路基板とを積層する工程と、
前記第一の保護フィルムを前記第一の層間接着剤から剥離するとともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する工程と、
第二の保護フィルムと第二の層間接着剤が積層した第二のフィルムを用意する工程と、
第二の基材と、前記第二の基材の一方の面側に、前記導体ポストを受ける導体パッドを有する第二の回路基板を用意する工程と、
前記第二の層間接着剤面と前記導体パッドとが接触するように前記第二のフィルムと前記第二の回路基板とを積層する工程と、
前記第二の保護フィルムを前記第二の層間接着剤から剥離するとともに、前記導体パッドの導体面上の前記第二の層間接着剤を選択的に除去し、前記導体面上を露出する工程と、
前記第一および第二の回路基板とを、前記第一および第二の層間接着剤を介して、前記導体ポストと前記導体パッドが対向するように積層接着する工程と、
を含み、前記第一の層間接着剤の高さは、前記導体ポストの前記第一の基材からの突出した高さより低いことを特徴とする積層回路基板の製造方法。 - 前記第二の層間接着剤の厚さは、前記導体パッドの厚さの半分以上、前記導体パッドの厚さ以下である請求項２に記載の積層回路基板の製造方法。
- 前記第一および第二の層間接着剤の粘着性は、導体に対する粘着性＜絶縁体に対する粘着性である請求項２に記載の積層回路基板の製造方法。
- 前記第一および第二の保護フィルムは、樹脂フィルムである請求項１ないし４のいずれかに記載の積層回路基板の製造方法。
- 前記樹脂フィルムは、ポリエチレンテレフタレート樹脂フィルム、ポリエチレン樹脂フィルム、ポリイミド樹脂フィルム、ポリエステル樹脂フィルム、ポリプロピレン樹脂フィルム、ポリスチレン樹脂フィルムから選ばれる少なくとも一つの樹脂フィルムである請求項５に記載の積層回路基板の製造方法。
- 前記第一の保護フィルムの厚さが、３μｍ以上、２５μｍ以下である請求項１ないし６のいずれかに記載の積層回路基板の製造方法。
- 前記第二の保護フィルムの厚さが、２５μｍ以上、５０μｍ以下である請求項２ないし７のいずれかに記載の積層回路基板の製造方法。
- 前記導体ポストが、導体ポスト本体部と、前記導体ポスト本体部を覆う金属被覆層とから構成される、請求項１ないし８のいずれかに記載の積層回路基板の製造方法。
- 前記第一の層間接着剤の厚さが、前記導体ポスト本体部が前記第一の基材より突起している高さ以上であり、前記導体ポストが前記第一の基材より突起している高さ以下である請求項９に記載の積層回路基板の製造方法。
- 前記導体ポスト本体部が前記第一の基材より突起している高さは、５μｍ以上、１０μｍ以下である請求項１０に記載の積層回路基板の製造方法。
- 前記導体ポストが前記第一の基材より突起している高さは、１５μｍ以上、３０μｍ以下である請求項１０に記載の積層回路基板の製造方法。
- 前記導体パッドの厚さが５μｍ以上、３０μｍ以下であり、かつ前記導体パッドが形成されている面において、前記導体パッドが前記第二の基板面積を占有する比率は、３０％以上、７０％以下である請求項１ないし１２のいずれかに記載の積層回路基板の製造方法。
- 請求項１ないし１３のいずれかに記載の方法により得られた積層回路基板をエッチング加工して得られる回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007542717A JP5109662B2 (ja) | 2005-11-04 | 2006-10-30 | 積層回路基板の製造方法および回路板の製造方法 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005321336 | 2005-11-04 | ||
| JP2005321406 | 2005-11-04 | ||
| JP2005321406 | 2005-11-04 | ||
| JP2005321336 | 2005-11-04 | ||
| PCT/JP2006/321623 WO2007052584A1 (ja) | 2005-11-04 | 2006-10-30 | 積層回路基板の製造方法、回路板およびその製造方法 |
| JP2007542717A JP5109662B2 (ja) | 2005-11-04 | 2006-10-30 | 積層回路基板の製造方法および回路板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007052584A1 JPWO2007052584A1 (ja) | 2009-04-30 |
| JP5109662B2 true JP5109662B2 (ja) | 2012-12-26 |
Family
ID=38005735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007542717A Expired - Fee Related JP5109662B2 (ja) | 2005-11-04 | 2006-10-30 | 積層回路基板の製造方法および回路板の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8153901B2 (ja) |
| EP (1) | EP1954112A4 (ja) |
| JP (1) | JP5109662B2 (ja) |
| KR (1) | KR20080064872A (ja) |
| CN (1) | CN101300912B (ja) |
| SG (1) | SG166824A1 (ja) |
| TW (1) | TW200731900A (ja) |
| WO (1) | WO2007052584A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101538186B1 (ko) * | 2007-12-11 | 2015-07-20 | 스미토모 덴키 고교 가부시키가이샤 | 회로판, 회로판의 제조 방법 및 커버 레이 필름 |
| EP2141973A1 (en) | 2008-07-02 | 2010-01-06 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Method of providing conductive structures in a multi-foil system and multi-foil system comprising same |
| US11203192B2 (en) | 2009-08-03 | 2021-12-21 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| US9631054B2 (en) | 2010-07-23 | 2017-04-25 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| US9926415B2 (en) | 2010-08-05 | 2018-03-27 | E I Du Pont De Nemours And Company | Matte finish polyimide films and methods relating thereto |
| JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
| US20130011645A1 (en) * | 2010-03-01 | 2013-01-10 | E. I. Du Pont De Nemours And Company | Multilayer film for electronic circuitry applications and methods relating thereto |
| US9095085B2 (en) * | 2013-03-29 | 2015-07-28 | Kinsus Interconnect Technology Corp. | Method of manufacturing a stacked multilayer structure |
| JP6554302B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
| JP6603467B2 (ja) * | 2014-03-31 | 2019-11-06 | ナミックス株式会社 | 多層配線基板の製造方法、及び多層配線基板 |
| JP6554303B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
| CN106876852B (zh) * | 2015-12-14 | 2020-01-10 | 中国航空工业集团公司雷华电子技术研究所 | 一种多层功分器上下层微带电路连接结构 |
| TW201826333A (zh) * | 2016-11-16 | 2018-07-16 | 日商尼康股份有限公司 | 保持構件、接合裝置、及接合方法 |
| US10410892B2 (en) * | 2016-11-18 | 2019-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of semiconductor wafer bonding and system thereof |
| JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
| JP7160302B2 (ja) | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| JP7046351B2 (ja) * | 2018-01-31 | 2022-04-04 | 三国電子有限会社 | 接続構造体の作製方法 |
| WO2019194208A1 (ja) * | 2018-04-04 | 2019-10-10 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板 |
| CN110446383B (zh) * | 2018-05-02 | 2021-03-05 | 毅力科技有限公司 | 在至少一电子模块上形成保护膜的方法 |
| US10921499B1 (en) | 2018-06-12 | 2021-02-16 | Facebook Technologies, Llc | Display devices and methods for processing light |
| CN113490351B (zh) * | 2021-07-30 | 2022-12-13 | 江西志浩电子科技有限公司 | 一种防止压合溢胶的线路板制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195560A (ja) * | 1995-01-12 | 1996-07-30 | Oki Purintetsudo Circuit Kk | プリント回路基板の製造方法 |
| JPH08316598A (ja) * | 1995-05-16 | 1996-11-29 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2000059028A (ja) * | 1998-08-06 | 2000-02-25 | Toshiba Chem Corp | 多層プリント配線板およびその製造方法 |
| JP2004311909A (ja) * | 2002-07-30 | 2004-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046238A (en) | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| DE4404298A1 (de) | 1994-02-11 | 1995-08-17 | Sel Alcatel Ag | Verfahren zur Herstellung eines Multilayers |
| US6063647A (en) | 1997-12-08 | 2000-05-16 | 3M Innovative Properties Company | Method for making circuit elements for a z-axis interconnect |
| US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6623844B2 (en) * | 2001-02-26 | 2003-09-23 | Kyocera Corporation | Multi-layer wiring board and method of producing the same |
-
2006
- 2006-10-30 CN CN2006800412537A patent/CN101300912B/zh not_active Expired - Fee Related
- 2006-10-30 WO PCT/JP2006/321623 patent/WO2007052584A1/ja active Application Filing
- 2006-10-30 US US12/092,160 patent/US8153901B2/en not_active Expired - Fee Related
- 2006-10-30 EP EP06822580A patent/EP1954112A4/en not_active Withdrawn
- 2006-10-30 SG SG201008110-7A patent/SG166824A1/en unknown
- 2006-10-30 JP JP2007542717A patent/JP5109662B2/ja not_active Expired - Fee Related
- 2006-10-30 KR KR1020087012010A patent/KR20080064872A/ko not_active Application Discontinuation
- 2006-11-03 TW TW095140698A patent/TW200731900A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195560A (ja) * | 1995-01-12 | 1996-07-30 | Oki Purintetsudo Circuit Kk | プリント回路基板の製造方法 |
| JPH08316598A (ja) * | 1995-05-16 | 1996-11-29 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2000059028A (ja) * | 1998-08-06 | 2000-02-25 | Toshiba Chem Corp | 多層プリント配線板およびその製造方法 |
| JP2004311909A (ja) * | 2002-07-30 | 2004-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8153901B2 (en) | 2012-04-10 |
| KR20080064872A (ko) | 2008-07-09 |
| SG166824A1 (en) | 2010-12-29 |
| TW200731900A (en) | 2007-08-16 |
| EP1954112A1 (en) | 2008-08-06 |
| EP1954112A4 (en) | 2009-09-23 |
| US20090126975A1 (en) | 2009-05-21 |
| WO2007052584A1 (ja) | 2007-05-10 |
| CN101300912B (zh) | 2010-11-10 |
| JPWO2007052584A1 (ja) | 2009-04-30 |
| CN101300912A (zh) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5109662B2 (ja) | 積層回路基板の製造方法および回路板の製造方法 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP3867593B2 (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
| TWI345939B (en) | Method of manufacturing a multilayer wiring board | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
| JP4413522B2 (ja) | 配線転写シートとその製造方法、および配線基板とその製造方法 | |
| JP5286988B2 (ja) | リジッドフレキシブルプリント配線板とその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP4161605B2 (ja) | プリント配線板とその製造方法 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH07312468A (ja) | フレキシブル回路基板 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
| JP3786616B2 (ja) | 多層回路基板及びその製造方法 | |
| JP2006049536A (ja) | 多層回路基板 | |
| JP4296975B2 (ja) | 多層基板およびその製造方法 | |
| US9673063B2 (en) | Terminations | |
| JP2005347308A (ja) | 多層配線基板の製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| JP2005026631A (ja) | 半導体装置及びその製造方法 | |
| JP2004228322A (ja) | 多層フレキシブル配線板の製造方法 | |
| JP2016154195A (ja) | 多層配線板 | |
| JP2005259730A (ja) | 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |