JP6911531B2 - 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 - Google Patents

貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 Download PDF

Info

Publication number
JP6911531B2
JP6911531B2 JP2017104635A JP2017104635A JP6911531B2 JP 6911531 B2 JP6911531 B2 JP 6911531B2 JP 2017104635 A JP2017104635 A JP 2017104635A JP 2017104635 A JP2017104635 A JP 2017104635A JP 6911531 B2 JP6911531 B2 JP 6911531B2
Authority
JP
Japan
Prior art keywords
hole
substrate
diameter
coating layer
silicon via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017104635A
Other languages
English (en)
Other versions
JP2018200944A (ja
Inventor
大祐 北山
大祐 北山
武田 利彦
利彦 武田
崇史 岡村
崇史 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017104635A priority Critical patent/JP6911531B2/ja
Publication of JP2018200944A publication Critical patent/JP2018200944A/ja
Application granted granted Critical
Publication of JP6911531B2 publication Critical patent/JP6911531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法に関する。開示される一実施形態は、貫通電極基板の貫通孔上に形成された貫通孔に接続され基板に積層される層に関する。
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。集積回路には接続端子が配置されており、接続端子を介して外部装置(チップ)から回路動作に必要な電源やロジック信号が入力される。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。
また、インターポーザとしては、シリコン基板を使用した貫通電極基板であるTSV(Through−Silicon Via)やガラス基板を使用した貫通電極基板であるTGV(Through−Glass Via)が開発されている(例えば、特許文献1)。特に、TGVは、例えば4.5世代と呼ばれる、ガラス基板の縦横サイズが730mm×920mmの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。また、TGVの場合、ガラス基板の特性である透明性を利用した部品への展開を図ることができる点で有利である。
特開2014−223640号公報 特開2014−240084号公報 特開2015−051897号公報
貫通電極は、基板に形成された貫通孔の内側面に貫通導体をめっきすることによって形成される。貫通導体の内側は、樹脂を充填することによって穴埋めされる。
インターポーザにおいて、充填物による貫通電極の歩留まり(たとえば、充填物の接続性)を向上させることは非常に重要である。貫通孔内壁に対する充填物の接続性が弱いと、充填物が貫通孔から脱離してしまい、インターポーザとして機能しなくなってしまう。
本開示は、上記実情に鑑み、充填物の接続性が向上する基板を提供することを目的とする。
本開示の一実施形態に係る貫通電極基板は、第1面、前記第1面とは反対側の第2面、並びに前記第1面及び前記第2面を貫通する貫通孔が設けられた基板であって、前記貫通孔には第1の物(たとえば、充填物)が充填され、前記第1面における貫通孔の孔径は前記第2面における貫通孔の孔径よりも大きく、前記第2面側には前記孔径よりも大きな径であって前記第1の物(たとえば、充填物)と接する被覆層を備える。
前記第1面側に前記第1面側の孔径よりも大きな径の第2の被覆層を備えてもよい。
前記貫通孔の壁面に第1金属層を有してもよい。前記第1金属層は前記貫通孔とコンフォーマルであってもよい。
貫通孔で壁面の曲率が変化する形状であってもよい。
前記第1の物(たとえば、充填物)が熱硬化性樹脂であってもよい。
前記第1面における前記貫通孔の径と、前記第2面における前記貫通孔の径とが異なる形状であってもよい。
前記第1の物(たとえば、充填物)と前記被覆層とが同一組成であってもよい。
前記基板は、絶縁性基板であってもよい。
前記絶縁性基板は、ガラス基板、サファイア基板、又は樹脂基板であってもよい。
前記基板は、半導体基板であってもよい。
前記半導体基板はシリコン基板、炭化シリコン基板、又は窒化シリコン基板であってもよい。
前記第1の物(たとえば、充填物)は、導電性物質であってもよい。
前記導電性物質は、金属であってもよい。
前記第1の物(たとえば、充填物)の前記第1面側の表面に設けられた絶縁層をさらに含んでもよい。
前記第1の物(たとえば、充填物)の前記第1面側の表面に設けられた配線層をさらに含んでもよい。
前記金属層は、前記内壁の一部に設けられ、前記第1の物(たとえば、充填物)は、前記金属層に接着していてもよい。
前記貫通孔内の前記第1の物(たとえば、充填物)の間隙に絶縁性樹脂をさらに含んでもよい。
前記第1の露出面を覆い、前記貫通電極と電気的に接続する第1の電極をさらに含んでもよく、前記第1の絶縁層は、前記第1の電極を露出する第1の開口部を有してもよい。
前記第1の物(たとえば、充填物)は光硬化性樹脂材料であってもよい。
前記第1の物(たとえば、充填物)は熱硬化性樹脂材料であってもよい。
本開示の一実施形態に係る半導体装置は、貫通電極基板と、前記基板の前記貫通電極に接続されたLSI基板と、前記基板の前記貫通電極に接続された半導体チップと、を有してもよい。
本開示の一実施形態に係る貫通電極基板の製造方法は、第1面、前記第1面とは反対側の第2面、並びに前記第1面及び前記第2面を貫通する貫通孔が設けられた基板であって、前記貫通孔には第1の物(たとえば、充填物)が充填され、前記第1面における貫通孔の孔径は前記第2面における貫通孔の孔径よりも大きく、前記第2面側には前記第2面における貫通孔の孔径よりも大きな径を有し前記第1の物(たとえば、充填物)と接する被覆層を備える貫通電極基板の製造方法であって、前記第1面側から貫通孔を形成し、前記第1面及び第2面の両側から貫通孔に第1の物(たとえば、充填物)を充填し、前記第2面側には前記第2面における貫通孔の孔径よりも大きな径を有し前記第1の物(たとえば、充填物)と接する被覆層を形成する。
前記第1面における前記貫通孔の開口形状と、前記第2面における前記貫通孔の開口形状とが異なる形状であってもよい。
前記第1の物(たとえば、充填物)と前記被覆層とが同一組成であってもよい。
前記第1の物(たとえば、充填物)は光硬化性樹脂材料又は熱硬化性樹脂材料であってもよく、かかる樹脂を硬化させることを含んでもよい。
前記第1の物(たとえば、充填物)の前記第1面側の表面に配線層をさらに形成してもよい。
前記第2面側に感光性フィルムを密着させ貫通孔に流体状の第1の物(たとえば、充填物)を流し込むことを含んでもよい。
さらに前記基板の前記第1面側に土手を形成して流体上の第1の物(たとえば、充填物)を流し込むことを含んでもよい。
本開示に係る貫通電極基板の構成を示す上面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の製造方法を示す断面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。 本開示に係る貫通電極基板の構成を示す断面図(模式図)である。
以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、Bなどを付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。支持基板に複数の部材が積層されるとき、特に断りのない限り、支持基板を基準として、支持基板から離れる(遠ざかる)方向を上方(又は上層)といい、その逆を下方(又は下層)という。
本開示の一実施形態に係る本発明の貫通電極基板101の構成について、図1、図2を参照して説明する。図1は、本実施形態に係る本発明の貫通電極基板101を上面から見た平面図である。図2は、図1のA−A線の断面図である。なお、図2は、説明の便宜上、本実施形態に係る本発明の貫通電極基板101の一部を示している。
図1、図2を参照すると、本実施形態に係る貫通電極基板101は、第1面101aと、第1面101aとは反対側の第2面101bを有する基板101を含む。
基板101には、第1面101a及び第2面101bにかけて基板101を貫通する貫通孔103が設けられる。すなわち、基板101に設けられた貫通孔103は、基板101の第1面101a及び第1面101aとは反対側の第2面101bにかけて基板101を貫通している。
図面上、貫通孔103は、第1面101a及び第2面101bに対してテーパ形状に立設されているが、その他の形状であってもよい。その他の形状とは、たとえば図1〜図5に示されるようなテーパ形状ではなく、逆テーパ形状であってもよい(その場合、テーパ形状である図2以降の図面につき紙面を上下逆に見ればよい)。また、貫通孔の内側面が傾斜面ではなく、一部傾斜面を含んでもよいし、垂直となっていてもよい。貫通孔はまた、貫通孔の壁面は、単純な直線的形状ではなく、その曲率が徐々に変化する形状であってもよい。
貫通孔のアスペクト比は、1〜20程度が好ましい。本開示において貫通孔のアスペクト比とは、貫通孔の平面形状が円形の場合、貫通孔の第1面の開口端直径と第2面の開口端直径の平均値に対する貫通孔の深さ(基板101の厚み)と定義される。
なお、図1、図2では、基板101に複数の貫通孔103が設けられた例を示している。しかし、これは具体例であって、基板101に設けられる貫通孔103の数は、一つ以上であればよく、複数である必要はない。仮に複数の貫通孔103を設ける場合には、10μm以上の間隔で配置されていることが好ましく、例えば、40μm〜100mmの間隔で配置されていてもよい。
基板101は、絶縁性基板である。絶縁性基板としては、例えば、ガラス基板、サファイア基板、樹脂基板などである。また、基板101は、シリコン基板、炭化シリコン基板、窒化シリコン基板などの半導体基板であってもよい。レーザを使用する工程に関しては、半導体基板を用いることができない場合があるものの、基本的には上記基板による相違が本開示に与える影響はない。
貫通孔103内には、第1の物が設けられる。第1の物として、たとえば充填物109が設けられていてもよい。充填物109は、たとえば有機物質(たとえば、熱硬化性樹脂、光硬化性樹脂などの樹脂物質)であってもよい。充填物は導電性であっても、非導電性であってもよい。
本開示に係る貫通電極基板101では、貫通孔103内には充填物109が充填される。そのため、貫通孔103上が平坦となるため、貫通孔103上に絶縁層や配線層を設けることが容易になる。
本開示では、被覆層111が貫通孔103の充填物109に接着している。被覆層111は、貫通孔103の当該被覆層が覆う側の開口直径よりも大きい径を有する。たとえば、基板101の第2面101b側に当該開口直径よりも大きい径を有する被覆層111を図示したのが、図2である。かかる構造を有することにより、充填物109が抜け落ちることがない、との作用効果を奏する(図2で言えば、図2の紙面上方に抜け落ちることがなくなるとの作用効果を奏する)。
すなわち、充填物109が図2の紙面上方に抜け落ちる事象は、これまで知られていなかった課題であるが、本開示では貫通孔の径が小さいほうに被覆層を設け、この被覆層と貫通孔内の充填物とを(接続して)連続的に設けることによって、貫通孔内の充填物が抜け落ちることがないとの作用効果を奏するものである。
また、被覆層111によって、製造時に現像液が侵入しないため信頼性の高い貫通電極基板を提供可能という作用効果を奏する。
さらに、被覆層113を基板101の第1面101a側に設けてもよい。被覆層113を基板101の第1面101a側に設けることにより、貫通孔内の充填物が抜け落ちることがないことがより確実になるとともに、さらに製造時に現像液が侵入しづらくなりより信頼性の高い貫通電極基板が提供可能である。
[変形例]
貫通孔103の内壁には、第1金属層105が設けられてもよく、その場合において被覆層111に加えて被覆層113を設けてもよい。図4は第1金属層105と被覆層111とを有する場合であり、図5は第1金属層105と被覆層111と被覆層113とを有する場合である。
第1金属層105に含まれる金属材料としては、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金が用いられる。第1金属層105は、上述した金属の単層構造であってもよく、上述した2種以上の金属を組み合わせた多層構造であってもよい。第2金属層に含まれる金属材料としては、例えば、銅、金、スズ、銀、ニッケル、クロムなどが用いられる。
さらに第1金属層105上に第2金属層が設けられてもよい(図示せず)。また、配線層と絶縁層とが繰り返し複数積層してもよい。この第1金属層105及び第2金属層は貫通電極として機能する。第1金属層105及び第2金属層は金属材料を含む。尚、図示はしないが、貫通孔103の内壁と第1金属層105との間に絶縁層が設けられてもよい。
[変形例]
また、図面ではテーパ形状を図示しているが、必ずしも斜面を有しなければならないものではない。たとえば、貫通孔が斜面を有しないのであれば、被覆層は第1面101aと第2面101bの両側に設けられる必要がある。
[貫通電極基板の製造方法]
図6〜図11を参照して、本実施形態の貫通電極基板101の製造方法の一例について説明する。
図6は、本実施形態の貫通電極基板101の一部を示す平面図である。尚、ここでは、基板101としてガラス基板を使用し貫通孔103及び凹部111が存在する貫通電極基板101の製造方法を説明する。
貫通孔103の作成方法としては対応するマスクを形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等を用いることができる。
図7は、基板101内部にレーザー光を照射する工程を示す断面図である。図7では、超短パルスレーザー(たとえばフェムト秒レーザー)を基板101に照射することで、貫通孔を形成したい領域の基板101の材料を変質させ、エッチングする方法について説明する。
貫通孔の形成方法は超短パルスレーザーによって変質させてエッチングさせる手法に限定されず、レーザー光222としては、エキシマレーザー、Nd:YAGレーザー(基本波(波長:1064nm)、第2高調波(波長:532nm)、第3高調波(波長:355nm))、CO2レーザー、フェムト秒レーザーなどが用いられる。しかしながら、基板として半導体基板を用いる場合にはレーザーを用いることはできない。
光源220から出射されたレーザー光222は、レンズユニット230によって集光され、基板101に照射される。基板101の第1面101a側から入射され、基板101の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザー光222が焦点を結んだ位置では、高いエネルギーが基板101に供給され、基板101の材料が変質層240へと変質する。この変質層をエッチングすることで、貫通孔を形成する。
レーザー光222の焦点と基板101との位置関係、およびレーザー光222の焦点と変質層240との位置関係については図4以外のものであってもよいが、焦点が基板101の内部で合うようにして照射する。上記では、貫通孔を形成する方法としてフェムト秒レーザーを用いた製造方法を例示したが、フェムト秒レーザー以外の方法で貫通孔を形成することができる。
例えば、波長λのパルスレーザーをレンズで集光することで貫通孔を形成してもよい。尚、レーザー光222は、基板101の第2面101b側から入射されてもよく、第1面101a側及び第2面101b側から入射されてもよい。上記のレーザーのパルス幅、波長、及びエネルギー等は、基板に用いられる材質の組成及び吸収係数等に応じて適宜設定される。例えば、ガラス基板に貫通孔を形成する場合、パルスレーザーのパルス幅は1ナノ秒(nsec)以上200nsec以下の範囲とするとよい。
パルス幅が下限よりも短いと、高価なレーザー発振器が必要となり、パルス幅が上限よりも長いと、レーザーパルスの尖頭値が低下して加工性が低下するという問題が生じる。また、パルスレーザーの波長λは、535nm以下とするとよい。波長λが上限よりも長いと、照射スポットが大きくなるため、微小孔を形成することが困難になる、及び熱の影響で照射スポットの周囲が割れやすくなるという問題が生じる。
[本開示者らが発見した問題点]
図8において貫通孔103を設けた基板を表す。貫通孔103にそのまま充填物たる樹脂(たとえば、熱硬化性樹脂や光硬化性樹脂)を充填し、硬化させると、樹脂と貫通孔との間に隙間ができ、樹脂が抜け落ちる現象があることを本開示者らが発見した。
そこで本開示では、図2に示す、基板の貫通孔の第2面側(貫通孔の開口径が小さい側の面)に被覆層111を形成する。被覆層は、充填物109の製造と同一の工程にて製造することができる。
すなわち、シート状の充填物109を用いる場合には、負圧を掛けながら貫通孔の両側からシートを圧着する(図9)。圧着後、被覆層111として残したい部分を露光することで、充填物の形成と被覆層111の形成を同一工程にて行うことができる(図10)。両側に被覆層111及び113を設ける場合には、両側を露光して形成することになる(図11)。
貫通導体の内側は、樹脂を充填することによって穴埋めされる(図9)。樹脂は、充填される樹脂(充填物)は、感熱性有機樹脂材料や感光性有機樹脂材料等であってもよい。貫通孔に樹脂を充填する際には、気泡等が混入しないようにするため、真空ラミネータにて貫通孔を充填してもよい。
露光後、不要部分を現像除去し、焼成して樹脂(充填物109)を硬化させる。そしてLSIと接続させる等により、貫通電極を有する基板として使用される。
[変形例]
図10及び11では、被覆層111と被覆層113とは略同一形状で形成しているが、たとえば、被覆層111は開口部直径が小さいので被覆層113に比して小さく形成されてもよい。また、被覆層の形状は任意であり、形状は、半球状、半楕円体等の形状であってもよい。
[変形例]
貫通孔103において、壁面に第1金属層105を設けてもよい(図4及び5)。この第1金属層105は、たとえばスパッタリング法により形成される。第1金属層105と貫通孔壁面とはコンフォーマルな形状である。第1金属層105形成後、第1金属層105を覆うように、さらに第2金属層を形成してもよい。第2金属層は、たとえばスパッタリング法により形成される。第2金属層と第1金属層105及び貫通孔壁面とはコンフォーマルな形状であってもよい。
[変形例]
図12では、充填物を流体状の樹脂等を用いて形成する場合を念頭に置いているものである。フィルム150を下部に配置し、貫通孔103の下部を閉じることで、カップのような形状を形成し、この貫通孔103部分に、流体状の樹脂を流し込む。ここで、フィルムとして感光性フィルムタイプ樹脂を用いると、フィルムの一部を感光させて残して被覆層とすることができる。また、図面では、フィルム150は孔径の小さい側に設けて、孔径の大きい側から樹脂を流し込んでいるが、そうではなく、フィルム150を孔径の大きい側に設け、孔径の小さい側から樹脂を流し込むこともできる。
カップのような形状とするためのフィルムを被覆層111として残すことができる点で効率的に高品位な(充填物109が抜け落ちることがなく、また、現像液を侵入させないために歩留まりが高いという点で高品位である)貫通電極基板の製造を行うことができる。
[変形例]
さらに変形例として、フィルム150と土手160とを形成し、この貫通孔、フィルム150、土手160にて囲われる部分に、流体状の流体状の樹脂を流し込む。ここで、フィルムとして感光性フィルムタイプ樹脂を用いると、フィルムの一部を感光させて残して被覆層とすることができる。図面では、フィルム150は孔径の小さい側に設けて、孔径の大きい側から樹脂を流し込んでいるものの、フィルムは孔径の大きい側に設けてもよく、その場合、孔径の小さい側から樹脂を流し込むこともできる。
カップのような形状とするためのフィルムを被覆層111として残すことができる点で効率的に高品位な(充填物109が抜け落ちることがなく、また、現像液を侵入させないために歩留まりが高いという点で高品位である)貫通電極基板の製造を行うことができる。
そしてこの変形例の場合には、土手160は、基板の貫通孔103側を削ることによって作成されてもよいし、土手160は例えば金属であってもよく、たとえばメッキによって形成されてもよい。形成された充填物のうち、土手160と同じ高さの位置にある部分を被覆層113といい、土手よりも下方に位置する充填物を充填物109という。
図15では便宜上、充填物109と被覆層113との境界に線を引いて、土手160と同じ高さの位置にある部分である、被覆層113と、土手よりも下方に位置する充填物である充填物109とを区別できるように記載した。また、図15では、フィルム150の一部を露光して被覆層111とした例を示している。図示はしないが、さらに図15において、土手160を取り除いても構わない。
上記にて示した各変形例は、本開示の一実施形態においていずれも採用でき、また、変形例同士を組み合わせて採用することも可能である。
図16は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1600は、3つの貫通電極基板1610、1620、1630が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1600に接続されている。
貫通電極基板1610は、接続端子1611および接続端子1612を有している。貫通電極基板1620は、接続端子1621および接続端子1622を有している。貫通電極基板1630は、接続端子1632を有している。接続端子1612は、バンプ1610によってLSI基板1600の接続端子1611と接続されている。接続端子1611は、バンプ1620によって接続端子1622と接続されている。接続端子1621は、バンプ1630によって接続端子1632と接続されている。バンプ1610、1620、1630として、例えば、インジウム、銅、金等の金属が用いられる。貫通電極基板の積層数は3層に限らず、2層であってもよく4層以上であってもよい。
対向する貫通電極基板同士の接続は、バンプを介した接続に限定されず、共晶接合など他の接合技術を用いてもよい。その他の接続方法として、ポリイミド、エポキシ樹脂等を塗布、焼成することによって、対向する貫通電極基板同士が接着されてもよい。
図17は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。図17に示す例は2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図17に示す例では、LSI基板1700には、6つの貫通電極基板1710、1720、1730、1740、1750、1760が積層されている。ただし、全ての貫通電極基板が積層されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板の各々の基板の材質は異なっていてもよい。
図17では、LSI基板1700上に貫通電極基板1710、1750が接続され、貫通電極基板1710上に貫通電極基板1720、1740が接続され、貫通電極基板1720上に貫通電極基板1730が接続され、貫通電極基板1750上に貫通電極基板1760が接続されている。
図17に示すように、これらの貫通電極基板を複数の半導体チップを接続するためのインターポーザとして用いることができ、2次元と3次元との併用実装が可能である。なお、貫通電極基板1730、1740、1760などが半導体チップに置き換えられてもよい。
なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
基板 101
貫通孔 103
充填物 109
被覆物 111、113
フィルム 150
土手 160

Claims (11)

  1. 第1面、前記第1面とは反対側の第2面、並びに前記第1面及び前記第2面を貫通する貫通孔が設けられた基板であって、
    前記貫通孔の内壁、前記第1面、及び前記第2面に設けられた金属層と、
    前記貫通孔の内部配置された非導電性材料と、
    前記第1面側には前記第1面における前記貫通孔の孔径よりも大きな径を有し前記金属層及び前記非導電性材料と接する第1被覆層と、
    前記第2面側には前記第2面における前記貫通孔の孔径よりも大きな径を有し前記金属層及び前記非導電性材料と接する第2被覆層と、を有し、
    前記第1面における前記貫通孔の孔径は、前記第2面における前記貫通孔の孔径と異なり、
    前記第1面に設けられた前記金属層は、前記第1被覆層の外縁よりも外側に延びており、
    前記第2面に設けられた前記金属層は、前記第2被覆層の外縁よりも外側に延びている、
    貫通電極基板。
  2. 前記非導電性材料と前記第1被覆層及び前記第2被覆層とが同一組成である、請求項1に記載の貫通電極基板。
  3. 前記第1面における前記貫通孔の径は、前記第2面における前記貫通孔のよりも大きい、請求項1に記載の貫通電極基板。
  4. 前記非導電性材料が光硬化性樹脂又は熱硬化性樹脂を含む充填物である、請求項1に記載の貫通電極基板。
  5. 前記貫通孔のアスペクト比が1〜20である、請求項1に記載の貫通電極基板。
  6. 前記金属層及び前記非導電性材料の前記第1面側の表面に設けられた配線層をさらに含む、請求項1に記載の貫通電極基板。
  7. 前記金属層及び前記非導電性材料の前記第1面側の表面に設けられた絶縁層をさらに含む、請求項1に記載の貫通電極基板。
  8. 請求項1乃至のいずれか一に記載の貫通電極基板と、
    前記基板の前記金属層に接続されたLSI基板と、
    前記基板の前記金属層に接続された半導体チップと、
    を有する、半導体装置。
  9. 第1面、前記第1面とは反対側の第2面、並びに前記第1面及び前記第2面を貫通する貫通孔が設けられた基板であって、前記貫通孔には第1の物が充填され、前記第1面における貫通孔の孔径は前記第2面における貫通孔の孔径よりも大きく、前記第2面側には前記第2面における貫通孔の孔径よりも大きな径を有し前記第1の物と接する被覆層を備える貫通電極基板の製造方法であって、
    前記第1面側から貫通孔を形成し、
    前記第1面及び第2面の両側から貫通孔に第1の物を充填し、
    前記第2面側には前記第2面における貫通孔の孔径よりも大きな径を有し前記第1の物と接する被覆層を前記第1の物を形成する際に露光によって形成する、
    貫通電極基板の製造方法。
  10. 前記基板の前記第1面側又は第2面側のいずれか一方の面に感光性フィルムを密着させ貫通孔に流体状の第1の物を流し込むことを含む、
    請求項に記載の貫通電極基板の製造方法。
  11. さらに前記基板の前記第1面側又は第2面側のいずれか一方に土手を形成して貫通孔に流体状の第1の物を流し込むことを含む、
    請求項に記載の貫通電極基板の製造方法。
JP2017104635A 2017-05-26 2017-05-26 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 Active JP6911531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017104635A JP6911531B2 (ja) 2017-05-26 2017-05-26 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017104635A JP6911531B2 (ja) 2017-05-26 2017-05-26 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018200944A JP2018200944A (ja) 2018-12-20
JP6911531B2 true JP6911531B2 (ja) 2021-07-28

Family

ID=64668356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017104635A Active JP6911531B2 (ja) 2017-05-26 2017-05-26 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法

Country Status (1)

Country Link
JP (1) JP6911531B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019201350A1 (de) * 2019-02-01 2020-08-06 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Glas-Kunststoff-Verbindung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板,多層配線基板およびその製造方法
JP6201663B2 (ja) * 2013-11-13 2017-09-27 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2017005081A (ja) * 2015-06-09 2017-01-05 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
JP6870608B2 (ja) * 2015-02-23 2021-05-12 凸版印刷株式会社 印刷配線板及びその製造方法

Also Published As

Publication number Publication date
JP2018200944A (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
US11881414B2 (en) Method for manufacturing glass device, and glass device
JP6596906B2 (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
JP5779652B2 (ja) 補強シリコン貫通ビアを備える半導体チップ
JP5948795B2 (ja) 半導体装置の製造方法
JP2010103187A (ja) プリント配線板及びその製造方法
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP2016021496A (ja) 配線基板及びその製造方法
JP2015146346A (ja) 多層配線板
JP6557953B2 (ja) 構造体及びその製造方法
JPWO2011048862A1 (ja) デバイス実装構造の製造方法
JP2018073849A (ja) 配線基板及びその製造方法と電子部品装置
JP6911531B2 (ja) 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
JP2018085412A (ja) 貫通電極基板及びその製造方法
JP2019067973A (ja) 電子部品内蔵基板及びその製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016096196A (ja) 電子部品内蔵プリント配線板
JP7110731B2 (ja) 貫通電極基板及びその製造方法
CN104576520A (zh) 晶圆级芯片封装中背面互连的方法
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
TWI418007B (zh) 覆晶封裝基板
JP2018206991A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
CN107665877B (zh) 带有埋藏的导电带的元件载体
JP3918941B2 (ja) 半導体装置の製造方法
JP2016029681A (ja) 多層配線板及びその製造方法
WO2023231234A1 (zh) Fcbga封装基板的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R150 Certificate of patent or registration of utility model

Ref document number: 6911531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150