CN104576520A - 晶圆级芯片封装中背面互连的方法 - Google Patents
晶圆级芯片封装中背面互连的方法 Download PDFInfo
- Publication number
- CN104576520A CN104576520A CN201510019051.3A CN201510019051A CN104576520A CN 104576520 A CN104576520 A CN 104576520A CN 201510019051 A CN201510019051 A CN 201510019051A CN 104576520 A CN104576520 A CN 104576520A
- Authority
- CN
- China
- Prior art keywords
- weld pad
- opening
- encapsulation
- substrate
- wafer stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
Abstract
本发明公开了一种晶圆级芯片封装中背面互连的方法,通过激光刻蚀的方式,去除晶圆焊垫上的阻挡材料,暴露出一定面积的焊垫表面,以与金属布线层连接,将元件区的电性引到晶圆的背面。本发明采用激光直接刻蚀去除焊垫上的阻挡材料的方法,避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤;通过选定合适激光波长,调节激光聚焦位置及作用到第一开口底部激光能量、激光聚焦光斑面积、激光作用脉冲数等参数,控制激光刻蚀到焊垫表面而不穿透焊垫,从而暴露出较大的焊垫面积。本发明操作方便,扩大了焊垫与金属布线层的接触面积,导电性能更可靠。
Description
技术领域
本发明涉及晶圆级芯片封装的方法,尤其涉及一种晶圆级芯片封装中形成暴露焊垫的开口以实现背面互连的方法。
背景技术
如图1所示,晶圆的一般结构包括若干个芯片单元,每个芯片单元包括基底1和位于所述基底的正面的介质层4,基底的正面设有元件区8,所述元件区周边设有若干焊垫2,且焊垫位于介质层内,元件区与其周边的焊垫电性相连;在此结构中,焊垫与基底之间有介质材料相隔。目前,晶圆级芯片的TSV封装步骤包括,在晶圆基底的背面上做开口,该开口从晶圆的背面延伸到晶圆的正面,并暴露出正面的焊垫,在开口内壁铺设金属线路,将焊垫的电性引到晶圆的背面,实现晶圆级芯片的背部互连。
然而,晶圆基底背面的开口暴露出焊垫的步骤中,需要去除焊垫上的阻挡材料,如硅、介质层、绝缘层或前述的组合材料。去除焊垫上的阻挡材料通常采用刻蚀方法或激光打孔或机械切割,但是,使用刻蚀方法必须掩膜,即增加了光刻工艺;使用激光打孔(如图2示)或机械切割形成贯穿焊垫的开口时,该开口只能暴露出焊垫的侧面,可连接线路的面积较小,电导通性能不够可靠,焊垫与金属线路之间的结构强度也较弱。
发明内容
为了解决上述技术问题,本发明提出一种晶圆级芯片封装中形成暴露焊垫表面的开口以实现背面互连的方法,能够增大焊垫与电性导出线路的接触面积,提高电导通性能的可靠性。
本发明的技术方案是这样实现的:
一种晶圆级芯片封装中背面互连的方法,包括以下步骤:
a、提供一具有若干个芯片单元的晶圆,所述芯片单元包括基底和位于所述基底的正面的介质层,所述基底的正面设有元件区,所述元件区周边设有若干焊垫,且所述焊垫位于所述介质层内,所述元件区与其周边的焊垫电性相连;
b、在所述基底的背面形成与所述焊垫相对的第一开口,且所述第一开口由基底的背面延伸至对应焊垫的上方;
c、在步骤b形成的所述第一开口内和所述基底的背面上铺设绝缘层;
d、利用激光辐射所述第一开口的底部,使激光光束刻蚀去除所述焊垫上的阻挡材料,暴露出设定面积的焊垫表面;
e、在所述第一开口内的绝缘层上和暴露出的焊垫表面上铺设金属布线层;
作为本发明的进一步改进,步骤b中,所述第一开口由基底的背面延伸至对应焊垫的上方的结构为:暴露出焊垫表面或暴露出所述焊垫上的介质层或未暴露出所述焊垫上的介质层。
作为本发明的进一步改进,步骤d中,通过改变所述激光光束的聚焦位置或光斑面积或单脉冲能量大小或作用脉冲个数,来控制暴露出所述焊垫表面的面积大小。
作为本发明的进一步改进,所述激光光束聚焦于所述焊垫上方0~3mm处。
作为本发明的进一步改进,所述激光光束的聚焦光斑直径为10μm~1000μm。
作为本发明的进一步改进,所述激光光束的功率为0.1W~50W。
作为本发明的进一步改进,所述激光光束的作用脉冲数为1个~500个。
作为本发明的进一步改进,所述激光光束在所述焊垫上的刻蚀深度为0~5μm。
作为本发明的进一步改进,在步骤a和步骤b之间,在基底的正面的介质层外侧设置保护层。
作为本发明的进一步改进,还包括以下步骤:
f、在步骤e形成的金属布线层上铺设防护层;
g、在步骤f形成的防护层上对应金属布线层预设焊盘的位置开设第二开口;
h、在步骤g形成的第二开口处形成焊料凸点;
i、切割晶圆,形成单个芯片单元的封装结构。
本发明的有益效果是:本发明提供一种晶圆级芯片封装中形成暴露焊垫表面的开口以实现背面互连的方法,采用激光直接刻蚀去除焊垫上的阻挡材料的方法,避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤。通过调节激光聚焦位置及作用到第一开口底部的激光能量、激光聚焦光斑面积、激光作用脉冲数等参数,能够精确控制激光刻蚀到焊垫表面或焊垫内部而不穿透焊垫,从而暴露出较大的焊垫面积,在与第一开口内壁的电性导出线路连接时,能够增大焊垫与电性导出线路的接触面积,提高电路导通性能。
附图说明
图1为公知的晶圆结构示意图;
图2为现有技术中激光打孔形成贯穿焊垫的开口结构示意图;
图3为本发明于直孔状第一开口底部以激光停留方式暴露焊垫表面的结构示意图;
图4为本发明于凹槽状第一开口底部以激光停留方式暴露焊垫表面的结构示意图;
图5为本发明形成的单个芯片单元封装结构示意图。
结合附图,作以下说明:
1——基底 2——焊垫
3——第一开口 4——介质层
5——绝缘层 6——围堰
7——激光光束 8——元件区
9——金属布线层 10——防护层
11——玻璃 12——焊料凸点
具体实施方式
如图3、图4和图5所示,一种晶圆级芯片封装中形成暴露焊垫2的开口的方法,包括以下步骤:
a、提供一具有若干个芯片单元的晶圆,所述芯片单元包括基底1和位于所述基底1的正面的介质层4,所述基底1的正面设有元件区8,所述元件区8周边设有若干焊垫2,且所述焊垫2位于所述介质层4内,所述元件区8与其周边的焊垫2电性相连;
b、在所述基底1的背面形成与所述焊垫2相对的第一开口3,且所述第一开口3由基底1的背面延伸至对应焊垫2的上方;
c、在步骤b形成的所述第一开口3内和所述基底1的背面上铺设绝缘层5;
d、利用激光辐射所述第一开口3底部的绝缘层5,使激光光束7刻蚀去除所述焊垫2上的绝缘层5,暴露出设定面积的焊垫2表面;
e、在所述第一开口3内的绝缘层5上和暴露出的焊垫2表面上铺设金属布线层9;金属布线层9用于将焊垫2的电性引到基底1的背面;
f、在步骤e形成的金属布线层9上铺设防护层10;防护层10用于使金属布线层9与空气隔离,防止金属被氧化,并确保金属布线层9导电性能良好;
g、在步骤f形成的防护层10上对应金属布线层9预设焊盘的位置开设第二开口;
h、在步骤g形成的第二开口处形成焊料凸点12;焊料凸点12用来与外电路电性连接;
i、切割晶圆,形成单个芯片单元的封装结构。
其中,可选的,介质层4的材料为二氧化硅、氮化硅、氮氧化硅或前述的组合物。可选的,元件区8为晶圆上能实现功能的核心元件区域,核心元件如光、热、力等感应元件、微机电系统、集成电路电子元件等,但不以此为限。焊垫2为与外界电信号连接的导电垫,作为元件区8电信号的输入/输出口。可选的,第一开口3的结构为孔、槽或其组合,其中孔包含直孔和侧壁有一定倾斜角度的孔,即上下孔径不相等的孔;槽包含直槽和侧壁有一定倾斜角度的槽,即上下截面尺寸不相等的斜槽;孔、槽的组合包括孔与孔、槽与槽,及孔与槽的组合。
可选的,步骤b中,形成第一开口3的方法为干法刻蚀或湿法刻蚀或机械切割。
可选的,步骤d中,激光为可见光、红外、紫外或多波长可调谐激光,激光波长根据焊垫2材质及阻挡材料的特性选定。当阻挡材料为多种特性不同的材料组合时,可以采用多波长可调谐激光,进行阻挡材料的去除。即对阻挡材料中不同材质的材料,作用相应的波长激光依次去除,直至露出焊垫2表面。
可选的,在需要对晶圆进行减薄时,在步骤a和步骤b之间,对基底1的背面进行晶圆减薄,使晶圆的基底1厚度满足实际的需要。
优选的,步骤b中,所述第一开口3由基底1的背面延伸至对应焊垫2的上方的结构为:暴露出焊垫2表面或暴露出所述焊垫2上的介质层4或未暴露出所述焊垫2上的介质层4。即根据第一开口3向基底1背面延伸的程度,焊垫2上的阻挡材料可包含绝缘层5材料、介质层4材料或基底1材料,或者前述的组合物等。比如,暴露出焊垫2表面时,焊垫2上的阻挡材料仅为步骤c中铺设的绝缘层5材料;暴露出所述焊垫2上的介质层4时,焊垫2上的阻挡材料依次为介质层4材料和步骤c中铺设的绝缘层5材料;未暴露出所述焊垫2上的介质层4时,焊垫2上的阻挡材料依次为介质层4材料、基底1材料和步骤c中铺设的绝缘层5材料。
优选的,步骤d中,通过改变所述激光光束7的聚焦位置或光斑面积或单脉冲能量大小或作用脉冲个数,来控制暴露出所述焊垫2表面的面积大小。并通过选择激光波长、调节激光聚焦位置,使激光对阻挡材料作用达到最大,而对焊垫2的作用最小,实现激光在焊垫2表面的停留效果。
优选的,所述激光光束7聚焦于所述焊垫2上方0~3mm处。
优选的,所述激光光束7的聚焦光斑直径为10μm~1000μm。
优选的,所述激光光束7的功率为0.1W~50W。
优选的,所述激光光束7的作用脉冲数为1个~500个。
根据激光强度或作用时间的不同,可实现激光深入焊垫2,对焊垫2进行不同深度的刻蚀。优选的,激光在焊垫2部位的刻蚀深度为0~5μm。
优选的,在步骤a和步骤b之间,在基底1的正面的介质层4外侧设置保护层。保护层用于保护元件区8不被划伤、挤压或污染,其材质可为高分子材料、玻璃11、硅基板、陶瓷或前述组合。可选的,保护层为覆盖焊垫2且环绕元件区8的围堰6与围堰6上的玻璃11两者组合的结构;可选的,保护层为整面覆盖的平板结构;但不以此为限。
本发明上述形成暴露焊垫2的开口的方法的工作原理如下:
激光具有方向性好,亮度高的特性,在打孔、切割等领域有优异的表现。激光光束7可通过聚焦,在焦点位置产生相当高的能量密度,在远离焦点的位置能量密度较弱。将激光光束7聚焦于第一开口3底阻挡材料的上方,离焦点较近的材料接收到的激光能量较其下方的焊垫2接收的多,且阻挡材料吸收激光,也会削弱激光到达焊垫2表面的强度;此外,选择波段为阻挡材料强吸收而焊垫材料弱吸收的激光,焊垫2反射较多的激光会再次作用在阻挡材料上,使阻挡材料吸收激光能量,自身熔融气化,从而更容易从焊垫2表面去除;同时,调节激光的作用能量密度及作用脉冲数,来控制激光刻蚀的强度。可使激光对阻挡材料的作用达到最大,而对焊垫2的作用最小,实现激光在焊垫2表面停留的效果。
与现有技术中激光打孔形成的芯片单元封装结构相比,通过本发明晶圆级芯片封装中背面互连的方法形成的芯片单元封装结构,其中的焊垫2与电性导出线路的接触面积大大增加,因此,能够提高电导通性能的可靠性。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (10)
1.一种晶圆级芯片封装中背面互连的方法,其特征在于:包括以下步骤:
a、提供一具有若干个芯片单元的晶圆,所述芯片单元包括基底(1)和位于所述基底的正面的介质层(4),所述基底的正面设有元件区(8),所述元件区周边设有若干焊垫(2),且所述焊垫位于所述介质层内,所述元件区与其周边的焊垫电性相连;
b、在所述基底的背面形成与所述焊垫相对的第一开口(3),且所述第一开口由基底的背面延伸至对应焊垫的上方;
c、在步骤b形成的所述第一开口内和所述基底的背面上铺设绝缘层(5);
d、利用激光辐射所述第一开口的底部,使激光(7)光束刻蚀去除所述焊垫上的阻挡材料,暴露出设定面积的焊垫表面;
e、在所述第一开口内的绝缘层上和暴露出的焊垫表面上铺设金属布线层(9)。
2.根据权利要求1所述的晶圆级芯片封装中背面互连的方法,其特征在于:步骤b中,所述第一开口由基底的背面延伸至对应焊垫的上方的结构为:暴露出焊垫表面或暴露出所述焊垫上的介质层或未暴露出所述焊垫上的介质层。
3.根据权利要求1所述的晶圆级芯片封装中背面互连的 方法,其特征在于:步骤d中,通过改变所述激光光束的聚焦位置或光斑面积或单脉冲能量大小或作用脉冲个数,来控制暴露出所述焊垫表面的面积大小。
4.根据权利要求3所述的晶圆级芯片封装中背面互连的方法,其特征在于:所述激光光束聚焦于所述焊垫上方0~3mm处。
5.根据权利要求3所述的晶圆级芯片封装中背面互连的方法,其特征在于:所述激光光束的聚焦光斑直径为10μm~1000μm。
6.根据权利要求3所述的晶圆级芯片封装中背面互连的方法,其特征在于,所述激光光束的功率为0.1W~50W。
7.根据权利要求3所述的晶圆级芯片封装中背面互连的方法,其特征在于:所述激光光束的作用脉冲数为1个~500个。
8.根据权利要求1所述的晶圆级芯片封装中背面互连的方法,其特征在于:所述激光光束在所述焊垫上的刻蚀深度为0~5μm。
9.根据权利要求1所述的晶圆级芯片封装中背面互连的方法,其特征在于:在步骤a和步骤b之间,在基底的正面的介质层外侧设置保护层。
10.根据权利要求1所述的晶圆级芯片封装中背面互连的方法,其特征在于:还包括以下步骤:
f、在步骤e形成的金属布线层上铺设防护层(10);
g、在步骤f形成的防护层上对应金属布线层预设焊盘的位置开设第二开口;
h、在步骤g形成的第二开口处形成焊料凸点(12);
i、切割晶圆,形成单个芯片单元的封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510019051.3A CN104576520A (zh) | 2015-01-14 | 2015-01-14 | 晶圆级芯片封装中背面互连的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510019051.3A CN104576520A (zh) | 2015-01-14 | 2015-01-14 | 晶圆级芯片封装中背面互连的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104576520A true CN104576520A (zh) | 2015-04-29 |
Family
ID=53092248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510019051.3A Pending CN104576520A (zh) | 2015-01-14 | 2015-01-14 | 晶圆级芯片封装中背面互连的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104576520A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
CN109830890A (zh) * | 2019-01-15 | 2019-05-31 | 华天慧创科技(西安)有限公司 | 一种芯片模组、晶圆级芯片的封装结构及封装方法 |
CN110456934A (zh) * | 2018-05-08 | 2019-11-15 | 盈天实业(深圳)有限公司 | 触控感应膜及其加工方法、装置与应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070257373A1 (en) * | 2005-09-01 | 2007-11-08 | Micron Technology, Inc. | Methods of forming blind wafer interconnects, and related structures and assemblies |
CN101587886A (zh) * | 2008-05-21 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制造方法 |
CN102623426A (zh) * | 2012-03-31 | 2012-08-01 | 苏州晶方半导体科技股份有限公司 | 半导体封装结构及其封装方法 |
-
2015
- 2015-01-14 CN CN201510019051.3A patent/CN104576520A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070257373A1 (en) * | 2005-09-01 | 2007-11-08 | Micron Technology, Inc. | Methods of forming blind wafer interconnects, and related structures and assemblies |
CN101587886A (zh) * | 2008-05-21 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制造方法 |
CN102623426A (zh) * | 2012-03-31 | 2012-08-01 | 苏州晶方半导体科技股份有限公司 | 半导体封装结构及其封装方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110456934A (zh) * | 2018-05-08 | 2019-11-15 | 盈天实业(深圳)有限公司 | 触控感应膜及其加工方法、装置与应用 |
CN110456934B (zh) * | 2018-05-08 | 2022-12-02 | 盈天实业(深圳)有限公司 | 触控感应膜及其加工方法、装置与应用 |
CN109273406A (zh) * | 2018-09-05 | 2019-01-25 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
CN109273406B (zh) * | 2018-09-05 | 2021-04-06 | 苏州科阳光电科技有限公司 | 晶圆级芯片的封装方法 |
CN109830890A (zh) * | 2019-01-15 | 2019-05-31 | 华天慧创科技(西安)有限公司 | 一种芯片模组、晶圆级芯片的封装结构及封装方法 |
CN109830890B (zh) * | 2019-01-15 | 2021-10-22 | 华天慧创科技(西安)有限公司 | 一种芯片模组、晶圆级芯片的封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3795040B2 (ja) | 半導体装置の製造方法 | |
US9305793B2 (en) | Wafer processing method | |
JP2008160106A (ja) | 側面光ダイオードパッケージ及びその製造方法 | |
KR20100101560A (ko) | 레이저 공정을 이용한 에스엠디 및 관통-홀 퓨즈의 제조능력 | |
US11171464B1 (en) | Laser integration techniques | |
CN104576520A (zh) | 晶圆级芯片封装中背面互连的方法 | |
US20100237499A1 (en) | Semiconductor device, and stacked structure, package, module, and electronic apparatus including the same, and method of fabricating the same | |
CN105244339A (zh) | 影像传感芯片的封装方法以及封装结构 | |
CN103633038B (zh) | 封装结构及其形成方法 | |
TWI542271B (zh) | 封裝基板及其製作方法 | |
CN104465855A (zh) | 晶圆级光互连模块及制作方法 | |
CN205050828U (zh) | 影像传感芯片封装结构 | |
JP2015200785A (ja) | 光導波路装置及びその製造方法 | |
CN103779245A (zh) | 芯片封装方法及封装结构 | |
JP2021019180A (ja) | 半導体装置およびその製造方法 | |
JP2015106568A (ja) | 配線基板および光モジュール | |
GB2353405A (en) | Substrate for mounting optoelectronic devices with light guide and reflective surface angled obliquely to optical axis of guide | |
JP7123161B2 (ja) | 光半導体装置の製造方法 | |
JP6911531B2 (ja) | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 | |
KR101111428B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP6418686B2 (ja) | 半導体装置及びその製造方法 | |
JP2004343138A (ja) | 化合物半導体発光素子の製造方法 | |
JP2007053196A (ja) | 受光モジュールおよびその製造方法 | |
KR100455881B1 (ko) | 광 반도체 소자 패키지 구조체와 그 제조방법 | |
CN203746834U (zh) | 封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |
|
RJ01 | Rejection of invention patent application after publication |