CN109830890A - 一种芯片模组、晶圆级芯片的封装结构及封装方法 - Google Patents

Abstract

本发明提供一种芯片模组、晶圆级芯片的封装结构及封装方法，该封装结构在相邻两芯片单元的焊垫上方形成金属凸起，由于金属凸起尺寸相比焊垫尺寸更大、厚度更厚，增大了芯片单元中后续电路引出与导电布线层的有效接触面积，提高了芯片封装结构的导电可靠性；本发明其中一个技术方案是直接在晶圆表面压印成型光学元器件，将两道工序简化为一道工序，缩短了封装制程，降低了生产成本；通过切割的方式自晶圆非功能面向金属凸起方向延伸形成第一开口，适用于不宜激光打孔的晶圆材质；并且在切割步骤之前设置了预切步骤，这样在切割步骤时，只需切割压印元件，减少了切割制程中出现边缘材料分层、产品裂片、断刀、崩边等问题。

Description

一种芯片模组、晶圆级芯片的封装结构及封装方法

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种芯片模组、晶圆级芯片封装结构及封装方法。

背景技术

基于TSV（硅通孔）技术的晶圆级芯片封装工艺，是在晶圆基底的非功能面上做开孔，该开孔从晶圆的非功能面延伸到晶圆的功能面，并暴露出功能面的焊垫，在开孔内壁铺设金属线路，将焊垫的电性引到晶圆的非功能面，在非功能面上制备凸点后，切割形成单颗芯片封装结构。其中，晶圆上的通孔加工是TSV技术的核心，主要有两种，一种是深反应离子刻蚀，另一种是激光钻孔；深反应离子刻蚀技术须借助厚膜光刻技术，在晶圆表面预先形成通孔图形，成本较高；激光钻孔技术无法满足更小孔径（＜10μm）、高深宽比的通孔制作。由于有些材质的晶圆如VCSEL晶圆不宜采用激光钻孔，而晶圆中的焊垫尺寸较小、厚度较薄，电路引出的有效接触面积非常有限，影响了产品导电的可靠性。而且，位于切割道位置的材料种类过多，可能会出现边缘材料分层、产品裂片、切割崩边等问题。

发明内容

为了解决现有技术中存在的上述问题，本发明采用了如下技术方案：

一种芯片模组，包括芯片单元、若干个金属凸起及光学元器件，芯片单元具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；各金属凸起对应形成于芯片单元各焊垫的上方；光学元器件至少部分的与金属凸起及未被金属凸起覆盖的芯片单元功能面键合连接；在芯片单元两侧自非功能面向金属凸起方向延伸形成有第一开口，第一开口切穿并暴露出焊垫侧壁，第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部；第一开口侧部表面及芯片单元非功能面上由内向外依次铺设有绝缘层、导电布线层，绝缘层覆盖芯片单元焊垫侧壁；第一开口底部暴露的金属凸起表面或金属凸起侧壁覆盖有导电布线层，芯片单元焊垫的电性经金属凸起通过导电布线层引导至芯片单元的非功能面。

优选地，在光学元器件侧表面、金属凸起侧壁以及铺设有导电布线层的第一开口外侧和内部填充具有绝缘性质的黑胶，用于反射光线。

优选地，还包括一基板，该基板键合到芯片单元非功能面一侧或临时键合到光学元器件远离芯片单元的一侧，该基板对芯片单元起到支撑作用，防止芯片单元翘曲变形。

优选地，基板包含电极和通孔结构。

优选地，基板为陶瓷基板。

一种晶圆级芯片的封装结构，包括一晶圆、若干金属凸起和一压印元件的键合片，该晶圆具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；晶圆包括若干个芯片单元，相邻两芯片单元之间具有切割道，相邻两芯片单元的若干焊垫位于切割道的两侧，金属凸起形成于相邻两芯片单元焊垫的上方，金属凸起与切割道同轴；压印元件至少部分的与金属凸起及未被金属凸起覆盖的晶圆功能面键合连接；在晶圆非功能面向金属凸起方向延伸形成有与切割道两侧焊垫位置相对的第一开口，第一开口切穿并暴露出切割道两侧的焊垫侧壁，第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部；第一开口底部正对切割道位置处形成第二开口，第二开口底部连通压印元件；第一开口底部切割道位置两侧铺设有导电布线层，导电布线层覆盖第一开口底部暴露的金属凸起；第一开口侧部表面及晶圆非功能面上由内向外依次铺设有绝缘层、导电布线层，焊垫的电性经金属凸起通过导电布线层引导至晶圆的非功能面。

优选地，晶圆为VCSEL（Vertical Cavity Surface Emitting Laser）晶圆。

优选地，压印元件为光学元器件。

优选地，第一开口侧部与第一开口底部的夹角α为直角或钝角。

优选地，导电布线层为Ti/Cu层。

优选地，在压印元件远离晶圆的表面形成有一层可去除的保护膜，用于在封装过程中保护压印元件表面。

优选地，还包括一基板，该基板键合到晶圆非功能面一侧或临时键合到压印元件远离晶圆的一侧，该基板对晶圆起到支撑作用，防止晶圆翘曲变形。

优选地，基板包含电极和通孔结构。

优选地，基板为陶瓷基板。

一种晶圆级芯片的封装方法，包括以下步骤：

（1）晶圆准备：提供一具有若干芯片单元的晶圆，晶圆具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；

（2）金属凸起形成：在相邻两芯片单元的焊垫上方形成金属凸起，形成该金属凸起的具体方法为：先在晶圆功能面涂布一层光刻胶，曝光，显影，覆盖相邻两芯片单元焊垫区域的光刻胶被显影掉，然后在相邻两芯片单元焊垫上方区域沉积形成金属凸起，最后移除剩余的光刻胶；

（3）压印元件键合：压印元件至少部分的键合到步骤（2）的具有金属凸起的晶圆功能面上；

（4）半切：在相邻两芯片单元之间预留的切割道位置附近，自晶圆非功能面向金属凸起方向延伸，切割形成若干第一开口；第一开口切穿并暴露出切割道两侧的焊垫侧壁，第一开口底部贯通至金属凸起的下表面或上表面或金属凸起内部，以便露出金属凸起横截面或金属凸起侧壁；优选地，第一开口侧部与第一开口底部的夹角α为直角或钝角；

（5）绝缘层形成：在步骤（4）的晶圆非功能面及第一开口侧部表面、第一开口底部切割道位置形成一绝缘层，目的是对上述区域进行绝缘处理，该绝缘层材质为光刻胶，形成该绝缘层的具体方法为：先在晶圆非功能面及第一开口表面涂布一层光刻胶，曝光，显影，第一开口底部切割道位置两侧的光刻胶被显影掉；

（6）导电布线层形成：在步骤（5）形成的绝缘层表面及第一开口底部切割道位置两侧沉积形成一导电布线层，第一开口底部切割道位置两侧导电布线层与金属凸起电性连接，将芯片内部的电性导出，形成导电布线层的具体方法为：在绝缘层及第一开口底部切割道位置两侧依次通过溅射、光刻、电镀、光刻胶剥离及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀工艺及化学镀工艺，形成选择性的导电布线层；优选地，导电布线层为Ti/Cu层；

（7）预切：在第一开口底部正对切割道位置处形成第二开口，第二开口底部连通压印元件，具体操作方法为：通过切割的方式，切除第一开口底部正对切割道位置处的导电布线层、绝缘层、金属凸起，形成第二开口，该第二开口暴露出第一开口底部导电布线层及金属凸起的切面；

（8）切割：对上述晶圆沿切割道切割后形成单颗芯片封装结构。

优选地，步骤（3）中，直接在具有金属凸起的晶圆功能面上压印成型压印元件；另一优选方案为，步骤（3）中，先单独压印成型压印元件，再将已成型的压印元件至少部分键合到具有金属凸起的晶圆功能面上。

优选地，在步骤（3）和（4）之间，还包括在压印元件远离晶圆的表面形成一层保护膜的步骤；相应的，在步骤（8）之后，还包括去除保护膜的步骤。

本发明的有益效果为：

1. 在相邻两芯片单元的焊垫上方形成金属凸起，由于金属凸起尺寸相比焊垫尺寸更大、厚度更厚，增大了芯片单元中后续电路引出与导电布线层的有效接触面积，提高了芯片封装结构的导电可靠性。

2. 本发明中的其中一个技术方案是直接在晶圆表面压印成型光学元器件，将两道工序简化为一道工序，缩短了封装制程，降低了生产成本。

3. 通过切割的方式自晶圆非功能面向金属凸起方向延伸形成第一开口，适用于某些不宜激光打孔的材质，例如由砷化镓制成的VCSEL晶圆，而VCSEL是3D传感的关键技术，未来在3C产品、自动化感应、安保、物联网、光学触控面板、高速传输、虚拟实境VR等领域市场空间巨大。

4. 在切割步骤之前设置了预切步骤，这样在切割步骤时，只需切割压印元件，减少了切割制程中出现边缘材料分层、产品裂片、断刀、崩边等问题。

5. 在晶圆非功能面一侧或压印元件远离晶圆的一侧键合一基板，由于基板对晶圆起到支撑作用，有效防止晶圆翘曲变形。

6. 在压印元件表面形成保护膜，避免压印元件磨损。

附图说明

图1a-1b为本发明实施例一示出的一种芯片模组结构示意图；

图2a为本发明实施例二示出的一种晶圆级芯片的封装结构的示意图；图2b-2c分别为不同于实施例二的晶圆级芯片封装结构的示意图；

图3-图9是根据本发明实施例三示出的晶圆级芯片的封装方法步骤结构示意图；

结合附图，对附图标记做以下说明：

100—芯片单元；101—芯片单元功能区；102—芯片单元焊垫；100’—晶圆；101’—晶圆功能区；102’—晶圆焊垫；2—金属凸起；3—光学元器件；3’—压印元件；4切割道；5—第一开口；6—绝缘层；7—导电布线层；8—第二开口；9—黑胶。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所提到的方向用语，例如“上”、“下”、“内”“外”“底部”、“底面”“侧壁”、“侧部”等，仅为参考附图的方向。使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

实施例一

如图1a所示，一种芯片模组，包括芯片单元100、若干个金属凸起2及光学元器件3，芯片单元100具有功能面及与功能面相对的非功能面，功能面包含功能区101和位于功能区周边的若干焊垫102；各金属凸起2对应形成于芯片单元100各焊垫102的上方；光学元器件3与金属凸起2及未被金属凸起2覆盖的芯片单元100功能面键合连接；在芯片单元100两侧自非功能面向金属凸起2方向延伸形成有第一开口5，第一开口5切穿并暴露出焊垫102侧壁，第一开口5底部贯通至金属凸起2内部；第一开口5侧部表面及芯片单元100非功能面上由内向外依次铺设有绝缘层6、导电布线层7，绝缘层6覆盖芯片单元焊垫102侧壁，第一开口5底部暴露的金属凸起2表面铺设有导电布线层7。

在本实施例中，在光学元器件3侧表面、金属凸起2侧壁以及铺设有导电布线层7的第一开口5外侧和内部填充具有绝缘性质的黑胶9，用于反射光线，如图1b所示。

优选地，芯片模组还包括一含电极的具有通孔的陶瓷基板（未示出），该陶瓷基板键合在芯片单元非功能面一侧，对芯片单元100起到支撑作用，防止芯片单元100翘曲变形。

在另一实施例中，与实施例一不同之处在于，第一开口5底部贯通至金属凸起2下表面，第一开口5侧部表面及芯片单元100非功能面上由内向外依次铺设有绝缘层6、导电布线层7，绝缘层6覆盖芯片单元焊垫102侧壁，第一开口5底部暴露的金属凸起2下表面铺设有导电布线层7。

在又一实施例中，与实施例一不同之处在于，第一开口5底部贯通至金属凸起2上表面，自第一开口5侧部芯片单元焊垫102侧壁至芯片单元100非功能面上由内向外依次铺设有绝缘层6、导电布线层7，绝缘层6覆盖芯片单元焊垫102侧壁，第一开口5底部暴露的金属凸起2侧壁覆盖有导电布线层7。

在另一实施例中，光学元器件3部分的与金属凸起2及未被金属凸起2覆盖的芯片单元100功能面键合连接，例如在光学元器件3与芯片单元100功能面之间形成空腔结构。

在另一实施例中，芯片模组还包括一基板（未示出），该基板临时键合到光学元器件3远离芯片单元100的一侧，对芯片单元100起到支撑作用，防止芯片单元100翘曲变形。

实施例二

如图2a所示，一种晶圆级芯片的封装结构，包括一晶圆100’、若干金属凸起2和一压印元件3’的键合片，本实施例中，晶圆100’为VCSEL（Vertical Cavity Surface EmittingLaser）晶圆。

该晶圆100’具有功能面及与功能面相对的非功能面，功能面包含功能区101’和位于功能区101’周边的若干焊垫102’；晶圆100’包括若干个芯片单元，相邻两芯片单元之间具有切割道4，相邻两芯片单元的若干焊垫102’位于切割道的两侧，金属凸起2形成于相邻两芯片单元焊垫102’的上方，金属凸起2与切割道4同轴；压印元件3’与金属凸起2及未被金属凸起覆盖的晶圆100’功能面键合连接；在晶圆非功能面向金属凸起2方向延伸形成有与切割道4两侧焊垫102’位置相对的第一开口5，第一开口5切穿并暴露出切割道4两侧的焊垫102’侧壁，第一开口5底部贯通至金属凸起2内部，第一开口5侧部与第一开口5底部的夹角α为钝角；第一开口5底部切割道4位置两侧铺设有导电布线层7，导电布线层7覆盖第一开口5底部暴露的金属凸起2。第一开口5侧部表面及晶圆非功能面上由内向外依次铺设有绝缘层6、导电布线层7，焊垫102’的电性经金属凸起2通过导电布线层7引导至晶圆的非功能面。

可选的，晶圆100’中的芯片为图像传感器芯片，但其应用不限于此，在其他实施例中，芯片可以是有源元件（active element）或无源元件（passive element）、数字电路或模拟电路等集成电路的电子元件（electronic components）、微机电系统（Micro ElectroMechanical Systems, MEMS）、微流体系统（micro fluidic systems）、利用热、光线及压力等物理量变化来测量的物理感测器（physical sensor）、表面声波元件（surface acousticwave devices）、压力感测器（pressure sensor）、射频元件（RF circuits）、加速计（accelerators）等。

优选地，晶圆级芯片的封装结构还包括一含电极的具有通孔的陶瓷基板（未示出），该陶瓷基板键合到晶圆100’非功能面一侧，对晶圆100’起到支撑作用，防止晶圆100’翘曲变形。

优选地，在压印元件3’远离晶圆100’的表面形成有一层可去除的保护膜，用于在封装过程中保护压印元件3’的表面。

在另一实施例中，与实施例二不同之处在于，压印元件3’部分的与金属凸起2及未被金属凸2起覆盖的晶圆100’功能面键合连接，例如在压印元件3’与晶圆100’功能面之间形成空腔结构。

在另一实施例中，与实施例二不同之处在于，第一开口5侧部与第一开口5底部的夹角α为90°。

在另一实施例中，与实施例二不同之处在于，第一开口5底部贯通至金属凸起2的下表面，如图2b所示，第一开口5底部切割道4位置两侧铺设有导电布线层7，导电布线层7覆盖第一开口5底部暴露的金属凸起2下表面；第一开口5侧部表面及晶圆非功能面上由内向外依次铺设有绝缘层6、导电布线层7，绝缘层6覆盖焊垫102’侧壁，焊垫102’的电性经金属凸起2通过导电布线层7引导至晶圆100’的非功能面。

在另一实施例中，与实施例二不同之处在于，第一开口5底部贯通至金属凸起2的上表面，如图2c所示，第一开口5底部切割道4位置两侧铺设有导电布线层7，导电布线层7覆盖第一开口5底部暴露的金属凸起2的侧壁；自第一开口5侧部焊垫102’侧壁位置至晶圆非功能面上由内向外依次铺设有绝缘层6、导电布线层7，焊垫102’的电性经金属凸起2通过导电布线层7引导至晶圆100’的非功能面。

在另一实施例中，晶圆级芯片的封装结构还包括一基板（未示出），该基板临时键合到压印元件3’远离晶圆100’的一侧，对晶圆100’起到支撑作用，防止晶圆100’翘曲变形。

实施例三

一种晶圆级芯片的封装方法，包括以下步骤：

（1）晶圆准备：参见图3，提供一具有若干芯片单元的晶圆100’，晶圆100’具有功能面及与功能面相对的非功能面，功能面包含功能区101’和位于功能区周边的若干焊垫102’。

（2）金属凸起形成：参见图4，在相邻两芯片单元的焊垫102’上方形成金属凸起2，形成该金属凸起2的具体方法为：先在晶圆功能面上涂布一层光刻胶，曝光，显影，覆盖相邻两芯片单元焊垫区域的光刻胶被显影掉，然后在相邻两芯片单元焊垫102’上方区域沉积形成金属凸起2，最后移除剩余的光刻胶。

（3）压印元件键合：参见图5，在步骤（2）的具有金属凸起2的晶圆100’功能面上，直接压印成型压印元件3’；该实施例中，压印元件3’为光学元器件，例如是匀光片。在另一实施例中，该步骤为先单独压印成型压印元件3’，再将已成型的压印元件3’至少部分的键合到具有金属凸起2的晶圆100’的功能面上，例如在压印元件3’与晶圆100’功能面之间形成空腔结构。

（4）半切：参见图6，在相邻两芯片单元之间预留的切割道4位置附近，自晶圆100’非功能面向金属凸起2的方向延伸，切割形成若干第一开口5；第一开口5切穿并暴露出切割道两侧的焊垫102’侧壁，第一开口5底部贯通至金属凸起2内部，以便露出金属凸起2的横截面；第一开口5侧部与第一开口5底部形成的夹角α为钝角。

（5）绝缘层形成：参见图7，在步骤（4）的晶圆100’非功能面及第一开口5侧部表面、第一开口5底部切割道4位置形成一绝缘层6，目的是对上述区域进行绝缘处理，该绝缘层6材质为光刻胶，形成该绝缘层6的具体方法为：先在晶圆100非功能面及第一开口5表面涂布一层光刻胶，曝光，显影，第一开口5底部切割道4位置两侧的光刻胶被显影掉。

（6）导电布线层形成：参见图8，在步骤（5）形成的绝缘层6表面及第一开口5底部切割道4位置两侧沉积形成一导电布线层7，第一开口5底部切割道4位置两侧导电布线层7与金属凸起2电性连接，将芯片内部的电性导出；形成导电布线层7的具体方法为：在绝缘层6及第一开口5底部切割道4位置两侧依次通过溅射、光刻、电镀、光刻胶剥离及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀工艺及化学镀工艺，形成选择性的导电布线层7；本实施例中，导电布线层7为Ti/Cu层。

（7）预切：参见图9，在第一开口5底部正对切割道4位置处形成第二开口8，第二开口8底部连通压印元件3，具体操作方法为：通过切割的方式，切除第一开口5底部正对切割道4位置处的导电布线层7、绝缘层6、金属凸起2，形成第二开口8，该第二开口8暴露出第一开口5底部的导电布线层7以及金属凸起2的切面。

（8）切割：将步骤（7）中的晶圆100’沿切割道4切割后形成单颗芯片封装结构。

作为本实施例的优选方案，在步骤（3）和（4）之间，还包括在压印元件3’远离晶圆100’的表面形成一层保护膜的步骤；相应的，在步骤（8）之后，还包括去除保护膜的步骤。

在另一实施例中，第一开口5底部贯通至金属凸起2下表面，第一开口5暴露出金属凸起2的下表面。

在另一实施例中，第一开口5底部贯通至金属凸起2上表面，第一开口5完全暴露出金属凸起2的侧壁，相应的，在第一开口5底部切割道4位置两侧形成导电布线层7，导电布线层7覆盖第一开口5底部暴露的金属凸起2的侧壁；自第一开口5侧部焊垫102’侧壁位置至晶圆非功能面上由内向外依次形成有绝缘层6、导电布线层7。

在另一实施例中，第一开口5侧部与第一开口5底部的夹角α为90°。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片模组，包括芯片单元、若干个金属凸起及光学元器件，芯片单元具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；各金属凸起对应形成于芯片单元各焊垫的上方；光学元器件至少部分的与金属凸起及未被金属凸起覆盖的芯片单元功能面键合连接；在芯片单元两侧自非功能面向金属凸起方向延伸形成有第一开口，第一开口切穿并暴露出焊垫侧壁，第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部；第一开口侧部表面及芯片单元非功能面上由内向外依次铺设有绝缘层、导电布线层，绝缘层覆盖芯片单元焊垫侧壁；第一开口底部暴露的金属凸起表面或金属凸起侧壁覆盖有导电布线层。

2.根据权利要求1所述的一种芯片模组，其特征在于：在光学元器件侧表面、金属凸起侧壁以及铺设有导电布线层的第一开口外侧和内部填充具有绝缘性质的黑胶。

3.一种晶圆级芯片的封装结构，包括一晶圆、若干金属凸起和一压印元件的键合片，该晶圆具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；晶圆包括若干个芯片单元，相邻两芯片单元之间具有切割道，相邻两芯片单元的若干焊垫位于切割道的两侧，金属凸起形成于相邻两芯片单元焊垫的上方；压印元件至少部分的与金属凸起及未被金属凸起覆盖的晶圆功能面键合连接；在晶圆非功能面向金属凸起方向延伸形成有与切割道两侧焊垫位置相对的第一开口，第一开口切穿并暴露出切割道两侧的焊垫侧壁，第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部；第一开口底部正对切割道位置处形成第二开口，第二开口底部连通压印元件；第一开口底部切割道位置两侧铺设有导电布线层，导电布线层覆盖第一开口底部暴露的金属凸起；第一开口侧部表面及晶圆非功能面上由内向外依次铺设有绝缘层、导电布线层。

4.根据权利要求3所述的一种晶圆级芯片的封装结构，其特征在于：晶圆为VCSEL晶圆，压印元件为光学元器件。

5.根据权利要求3所述的一种晶圆级芯片的封装结构，其特征在于：导电布线层为Ti/Cu层。

6.根据权利要求3所述的一种晶圆级芯片的封装结构，其特征在于：还包括一基板，该基板键合到晶圆非功能面一侧或临时键合到压印元件远离晶圆的一侧。

7.根据权利要求3所述的一种晶圆级芯片的封装结构，其特征在于：在压印元件远离晶圆的表面形成有一层可去除的保护膜。

8.一种晶圆级芯片的封装方法，包括以下步骤：

（1）晶圆准备：提供一具有若干芯片单元的晶圆，晶圆具有功能面及与功能面相对的非功能面，功能面包含功能区和位于功能区周边的若干焊垫；

（2）金属凸起形成：在相邻两芯片单元的焊垫上方形成金属凸起，形成该金属凸起的具体方法为：先在晶圆功能面涂布一层光刻胶，曝光，显影，覆盖相邻两芯片单元焊垫区域的光刻胶被显影掉，然后在相邻两芯片单元焊垫上方区域沉积形成金属凸起，最后移除剩余的光刻胶；

（3）压印元件键合：将压印元件至少部分的键合到步骤（2）的具有金属凸起的晶圆功能面上；

（4）半切：在相邻两芯片单元之间预留的切割道位置附近，自晶圆非功能面向金属凸起方向延伸，切割形成若干第一开口，第一开口侧部与第一开口底部的夹角α为直角或钝角；第一开口切穿并暴露出切割道两侧的焊垫侧壁，第一开口底部贯通至金属凸起的下表面或上表面或金属凸起内部，以便露出金属凸起横截面或金属凸起侧壁；

（5）绝缘层形成：在步骤（4）的晶圆非功能面及第一开口侧部表面、第一开口底部切割道位置形成一绝缘层，该绝缘层材质为光刻胶；

（6）导电布线层形成：在步骤（5）形成的绝缘层表面及第一开口底部切割道位置两侧沉积形成一导电布线层，第一开口底部切割道位置两侧导电布线层与金属凸起电性连接，将芯片内部的电性导出，形成导电布线层的具体方法为：在绝缘层及第一开口底部切割道位置两侧依次通过溅射、光刻、电镀、光刻胶剥离及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀工艺及化学镀工艺，形成选择性的导电布线层；

（7）预切：在第一开口底部正对切割道位置处切割形成第二开口，第二开口底部连通压印元件，该第二开口暴露出第一开口底部导电布线层及金属凸起的切面；

（8）切割：对上述晶圆沿切割道切割后形成单颗芯片封装结构。

9.根据权利要求8所述的一种晶圆级芯片的封装方法，其特征在于：步骤（3）中，直接在具有金属凸起的晶圆功能面上压印成型压印元件。

10.根据权利要求8所述的一种晶圆级芯片的封装方法，其特征在于：步骤（3）中，先单独压印成型压印元件，再将已成型的压印元件至少部分的键合到具有金属凸起的晶圆功能面上。