TWI715684B - 用於封裝至少一半導體裝置之方法和半導體裝置 - Google Patents

用於封裝至少一半導體裝置之方法和半導體裝置 Download PDF

Info

Publication number
TWI715684B
TWI715684B TW105138862A TW105138862A TWI715684B TW I715684 B TWI715684 B TW I715684B TW 105138862 A TW105138862 A TW 105138862A TW 105138862 A TW105138862 A TW 105138862A TW I715684 B TWI715684 B TW I715684B
Authority
TW
Taiwan
Prior art keywords
photo
patternable
sacrificial material
layer
groove
Prior art date
Application number
TW105138862A
Other languages
English (en)
Other versions
TW201722842A (zh
Inventor
安德烈亞斯 克勞斯
尼可拉 閔吉魯力
羅伯特 波納瑟威克茲
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201722842A publication Critical patent/TW201722842A/zh
Application granted granted Critical
Publication of TWI715684B publication Critical patent/TWI715684B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本發明提供一種用於封裝至少一個半導體組件(12)之方法，其包含以下步驟：使用至少一個化學或物理可溶性犧牲材料(16)覆蓋該至少一個半導體組件(12)之至少一個部分表面(14)，使用一光學可移除式封裝材料(28)至少部分包圍該至少一個半導體組件(12)，藉由一光束至少穿透該封裝材料(28)而形成至少一個溝槽(30)而不覆蓋該犧牲材料(16)於該至少一個半導體組件(12)之該至少一個部分表面(14)上，以及藉由一化學或物理移除方法而至少部分移除該先前未被覆蓋之犧牲材料(16)而不覆蓋該至少一個半導體組件(12)之該至少一個部分表面(14)，其中相較於該犧牲材料(16)，該封裝材料(28)對於該化學或物理移除方法具有一更高的抵抗性。本發明亦係關於一種相對應地製造的半導體裝置。

Description

用於封裝至少一半導體裝置之方法和半導體裝置
本發明係關於一種用於封裝至少一個半導體組件之方法。此外，本發明係關於一種半導體裝置。
DE 10 2010 064 108 A1描述一種用於封裝感測器晶片之方法及以此方式製造之組件。在用於封裝感測器晶片之方法之一個具體實例中，感測器晶片安裝在載體之安裝面上。載體隨後在沿著感測器晶片之安裝面側之區域中具有金屬化物。然後，形成自金屬化物延伸至和感測器晶片之敏感區域一樣遠之(雷射可圖案化)聚合物層，該聚合物層預先定義隨後媒體存取之部分。感測器晶片隨後至少部分嵌入至模製化合物。最終，媒體存取之殘餘部分藉由模製化合物及聚合物層之雷射圖案化而製備，其中金屬化物充當終止層。
本發明提供用於封裝至少一個半導體組件之具有如申請專利範圍第1項之特徵之方法及具有如申請專利範圍第10項之特徵之半導體裝置。
本發明提供極具成本效應的且簡言之可實施的用於封裝尤 其適合需要至少一個(局部界定之)媒體存取及/或即使已經將其封裝之後的至少一個(局部界定之)量測通道之感測器組件(感測器晶片)之至少一個半導體組件的方法。經指出，在雷射圖案化期間，本發明(與先前技術相比較)不需要如終止層之任何金屬化物。(實際上，化學或物理可溶性犧牲材料滿足「雷射終止層或雷射吸收層」之功能。)因此，不需要針對實施根據本發明之用於封裝至少一個半導體組件之方法而形成金屬化物。同樣地，不需要移除或接受金屬化物為已完成半導體裝置上之多餘組件。本發明因此減小藉由根據本發明之方法之方式製造的半導體裝置之製造成本。另外，根據本發明之半導體裝置(由於其相對簡單之可生產性)可以藉由可靠的方式被形成且具有期望的標準(具有良好品質及低錯頻率)。
本發明提供用於封裝半導體及微系統工程組件之模製封裝體。其亦適用於具有MEMS感測器封裝之MEMS感測器之塑膠模製封裝技術。經指出，本發明亦可用於封裝晶圓級之半導體組件。本發明亦有助於半導體處理期間之半導體組件之保護，因為可以(幾乎)沒有風險之方式進一步處理至少一個封裝半導體組件。
根據本發明之方法及半導體裝置適用於具有至少一個媒體存取及/或具有至少一個量測通道之感測器。此類感測器可為(例如)慣性感測器、壓力感測器、加速度感測器、流量感測器、濕度感測器及/或化學檢測感測器(液體感測器及/或氣體感測器)。經明確指出，根據本發明之方法及半導體裝置之可用性並不受限於特定類型之化學或物理感測器。
在該方法之一個有利具體實例中，至少一個溝槽在各情況下藉由光束之方式形成有至少一個第一溝槽壁面，該等第一溝槽壁面與封裝 材料之外介面鄰接且由具有光移除痕跡之封裝材料組成，且藉由化學或物理移除方法形成有至少一個第二溝槽壁面，該等第二溝槽壁面位於比相同溝槽之至少一個第一溝槽壁面更接近指定部分表面，該等第二溝槽壁面至少部分由封裝材料組成且形成有填充劑移除痕跡、蝕刻殘餘及/或壓印效應，且其中以至少一個第一溝槽壁面與至少一個第二溝槽壁面之間沒有金屬化物之方式形成各別至少一個溝槽。
藉由實例，為了覆蓋至少一個部分表面，由犧牲材料組成之犧牲材料層可沉積於至少一個半導體組件上且經圖案化使得至少一個部分表面保持被犧牲材料覆蓋，其中覆蓋至少一個部分表面之犧牲材料之至少一個凹形外面及/或至少一個凸形外面被形成。從至少部分由封裝材料形成之至少一個第二溝槽壁面形成有凸形彎曲及/或凹形彎曲之情況而識別到上述情況。
同樣地，對於圖案化犧牲材料層，可將犧牲材料層上之可光圖案化層圖案化，其中可光圖案化層之至少一個殘餘區域在形成至少一個溝槽期間藉由光束之方式部分移除。這保持可識別是因為可光圖案化層之材料殘餘保持於至少一個第一溝槽壁面與至少一個第二溝槽壁面之間或可光圖案化層之材料殘餘之壓印在至少一個第一溝槽壁面與至少一個第二溝槽壁面之間被塑形。
在該方法之一個有利應用中，使用封裝材料封裝作為至少一個半導體組件之至少一個感測器組件，其中至少一個媒體存取及/或至少一個量測通道形成為至少一個溝槽。該方法可因此用於感測器/感測器元件之有成本效益的封裝。然而，經指出該方法之可實施性並不受限於至少一個 感測器組件之特定具體實例或至少一個溝槽之特定使用。
藉助於實例，用於檢測至少一個物質之至少一個敏感材料沉積於至少一個未被覆蓋部分表面上。本文所述之方法之具體實例因此尤其很適合於檢測感測器(諸如，氣體感測器)之封裝。
特定而言，可每一個半導體組件形成至少兩個溝槽，其中不同敏感材料經沉積於每一個半導體組件至少兩個溝槽中。藉由本文所述之方法之具體實例所封裝之個別半導體組件/感測器組件可因此用於檢測複數個物質。藉由以此方式確定之個別半導體組件/感測器組件之多功能性，可排除對物質檢測之額外組件。另外，本文所述之方法之具體實例有助於減小檢測複數個物質之檢測系統之製造成本、結構空間要求及附接區域。
在方法之另一有利具體實例中，以一插塞的一外框的方式藉由光束至少穿透封裝材料而形成至少一個溝槽，其中在移除先前未被覆蓋之犧牲材料期間至少部分藉由化學或物理移除方法同時移除插塞。藉由此具體實例之方法，可因此在至少一個封裝半導體組件上形成相對大的空腔，而不需要為了達到此目的而必須藉由光束將整個封裝材料移除。
另外，以至少一個部分表面之隨後部分屏蔽件的一部分外框的方式藉由雷射束至少穿透封裝材料而形成至少一個溝槽，其中藉由化學或物理移除方法至少部分地移除位於部分屏蔽件與各別部分表面之間的犧牲材料。以此方式形成之部分屏蔽件可有助於保護其裝備之半導體組件免受污染物及/或其上之力作用之影響。
先前段落中描述之優勢亦在對應半導體裝置之情況下實現。另外，可根據上文所描述之製造方法之具體實例來開發半導體裝置。
10‧‧‧半導體晶圓
12‧‧‧半導體組件/半導體晶片
14‧‧‧部分表面
16‧‧‧犧牲材料
16a‧‧‧犧牲材料層
16b‧‧‧殘餘區域
18‧‧‧可光圖案化材料
18a‧‧‧可光圖案化層
18b‧‧‧殘餘區域
20‧‧‧凹形外面
22‧‧‧分隔線
24‧‧‧印刷電路板
26‧‧‧電線接合
28‧‧‧封裝材料
30‧‧‧溝槽
32‧‧‧外介面
34‧‧‧第一溝槽壁面
36‧‧‧第二溝槽壁面
38‧‧‧敏感材料
40‧‧‧插塞
42‧‧‧部分屏蔽件
在下文中參考圖式來解釋本發明之其他特徵及優勢，其中：圖1a至圖1h展示用於闡明用於封裝至少一個半導體組件之方法之第一具體實例之示意性橫截面；圖2a至圖2b展示用於闡明用於封裝至少一個半導體組件之方法之第二具體實例之示意性橫截面；圖3展示用於闡明用於封裝至少一個半導體組件之方法之第三具體實例之示意性橫截面；圖4展示半導體裝置之第一具體實例之示意性說明；及圖5展示半導體裝置之第二具體實例之示意性說明。
圖1a至圖1h展示用於說明用於封裝至少一個半導體組件之方法之第一具體實例之示意性橫截面。
圖1a藉助於實例說明由至少一個半導體材料(諸如，矽)組成之半導體晶圓10，例如，其中形成大量(功能化)半導體組件(半導體晶片)12。以此方式，目的為說明下文所描述之方法步驟亦可以晶圓級進行。然而，亦可(幾乎所有)僅使用單個半導體組件12(而不是大量半導體組件12)執行下文所描述之方法步驟。
除至少一個半導體材料外，半導體晶圓10/至少一個半導體組件12亦可包含至少一個絕緣材料及/或至少一個金屬(例如，呈導體軌道形式)。藉由至少一個金屬，可尤其在半導體晶圓10/至少一個半導體組件12之隨後(劇烈)照明期間反射光。材料藉由至少一個金屬而覆蓋，則可 以此方式防止所述材料的損壞/漂白。至少一個金屬可為(例如)鋁、AlSiCu及/或至少一個貴金屬(諸如，金或白金)。至少一個絕緣材料可為(例如)氧化矽、氮化矽及/或氧化鋁。
成千上萬個半導體組件12可形成於半導體晶圓10中。半導體組件12中之每一者可形成(例如)大約1mm2之功能化區域。半導體晶圓10可具有大約200mm之直徑。個別半導體組件12可藉由非功能性區域與彼此分離。
為了執行用於封裝至少一個半導體組件(半導體晶片)12之方法，至少一個半導體組件12之至少一個部分表面14被至少一個化學或物理可溶性犧牲材料16覆蓋。藉助於實例，為了覆蓋至少一個部分表面14，犧牲材料層16a(由犧牲材料16組成)沉積於至少半導體組件12上且經圖案化使得至少一個部分表面14保持被犧牲材料16覆蓋。層16a可具有(例如)1μm至10μm之間的層厚度。
為了圖案化犧牲材料層16a，在本文所述之具體實例中，可光圖案化層18a(由可光圖案化材料18組成)被沉積於犧牲材料層16a上且(隨後)被圖案化。可光圖案化層18a之層厚度可在(例如)0.5μm與5μm之間的範圍內。(然而，在此所提及之層16a及18a之層厚度之數值應解釋為僅藉助於實例。在情形下，也層16a及18a之其他層厚度，可仍成功地執行用於將其圖案化之微影步驟。)
圖1a展示已經沉積層16a及18a之後的半導體晶圓10。然而，經指出用於圖案化犧牲材料層16a之可光圖案化層18a之使用為視情況選用之。可替代地，使用易於可圖案化之犧牲材料16而不使用額外材料亦 為可能的。同樣地，不是可光圖案化材料18，藉由半導體方法以空間分解之方式可圖案化之一些其他材料亦可用於圖案化犧牲材料層16a。
犧牲材料16應理解為意謂化學(藉由溶劑)或物理(例如，藉由氧電漿)可溶解之材料。可光圖案化材料用作犧牲材料16為視情況選用之；然而，非可光圖案化/雷射可圖案化材料用作犧牲材料16為較佳的。舉例而言，可光圖案化材料18為光微影光阻。
圖1b展示已經圖案化可光圖案化層18a之後的層體結構，其中由可光圖案化層18a覆蓋之犧牲層16a同時被圖案化。可光圖案化層18a可(例如)在先前所暴露位置藉由濕式化學方法步驟溶解，由於犧牲材料層16a亦同時在可光圖案化層18a未覆蓋之位置處溶解。例如，藉由鹼性顯影劑較佳地發生此現象。
層16a及18a經圖案化使得覆蓋至少一個部分表面14之殘餘區域16b及18b(由材料16及18)組成保持。另外，形成覆蓋至少一個部分表面14之犧牲材料16/殘餘區域16b之至少一個弧形外面20。大體而言，覆蓋至少一個部分表面14之犧牲材料16/殘餘區域16b之弧形外面20為凹形外面20。弧形外面20亦可能地亦形成為覆蓋至少一個部分表面14之犧牲材料16/殘餘區域16b之凸形外面。由於在圖案化期間將犧牲材料16之側邊緣腐蝕/蝕刻而產生覆蓋至少一個部分表面14之犧牲材料16/殘餘區域16b之至少一個弧形外面20。(至少一個弧形外面20可理解為意謂「內弧形外面」。其可自指定部分表面14延伸至和由可光圖案化材料18組成之覆蓋殘餘區域18b一樣遠。)
如藉由圖1b中之分隔線22所說明，半導體組件12可在圖 案化(至少)犧牲材料層16a之後單體化。然而，經指出，下文所描述之方法步驟亦可以晶圓級執行。在方法之此時間點的半導體晶圓10之半導體組件12之單體化(藉由分隔線22說明)僅為視情況選用之。
分隔線22可延伸(例如)通過半導體晶圓10之兩個相鄰半導體組件12之間的非功能性區域。可(例如)藉由光束(隨後亦使用)而單體化半導體組件12。藉助於實例，使用雷射來單體化半導體組件12係為可能的。(藉由雷射之方式產生的分隔線22一般具有30μm至50μm之寬度。)在單體化期間(在方法之此時間點)，由材料16及18組成之殘餘區域16b及18b保持於至少一個部分表面14上。藉由在單體化期間釋放之顆粒或由單體化期間所使用之冷卻水造成的至少一個部分表面14之損壞或污染，因此在單體化期間不必擔憂。
圖1c展示印刷電路板24，在該印刷電路板24上配置/固定至少一個(經單體化且可能後側變薄之)半導體組件12。舉例而言，半導體組件12可以黏接方式接合到印刷電路板24上。可藉由取放型方法運送至少一個半導體組件12。由材料16及18組成之殘餘區域16b及18b在至少一個半導體組件12之運送及至少一個半導體組件12到印刷電路板24之應用期間保持。因此，在本文所述之所有方法步驟期間，保護至少一個半導體組件12至少在至少一個部分表面14處免受污染或損壞。另外，取放型方法之真空吸引可發生於殘餘區域16b及18b處。
印刷電路板24可用作平台柵格陣列封裝之隨後基礎板。印刷電路板24亦可容納複數個(達一百個)個別半導體組件12。然而，經明確指出，印刷電路板24之使用對於實施本文所述之方法並不是必要的。
印刷電路板24上之至少一個半導體組件12可視情況藉由至少一個電線接合26而電連接於其上。(個別半導體組件12可具有複數個電線接合26，例如，12個電線接合26。)亦在至少一個電線接合26之視情況選用之形成期間，由材料16及18組成之殘餘區域16b及18b保持於至少一個部分表面14上且因此保護至少一個部分表面14。
在另一方法步驟中，至少一個半導體組件12至少部分被至少一個光學可移除式封裝材料28包圍。在此情形下，至少一個半導體組件12之至少一個部分表面14上之至少犧牲材料16(且可能為可光圖案化材料18)亦被封裝材料28包圍。結果展示於圖1d或圖1e中。
光學可移除式封裝材料28可理解為意謂(例如)在高壓下在至少一個半導體組件12周圍經熔化且模製之(基於塑膠之)材料。光學可移除式封裝材料28可為(特定而言)適用於模製之材料(模製材料)。可因此藉由模製方法而應用封裝材料28。在此情形下，除高壓外，亦可發生(達250之)高溫，除了封裝材料28之起始液化外，還引起其後續熱起始固化。光學可移除式封裝材料28可為(例如)環氧樹脂(可能具有至少一個填充劑)。可光圖案化材料18之後固化常常在發生高溫時發生，使得可除了藉由光學移除製程外僅移除可光圖案化材料18具有困難。
如圖1d中所說明，封裝材料28可在印刷電路板24上沉積有(幾乎)恆定層厚度，例如，具有大約50μm層厚度。封裝材料在其覆蓋殘餘區域16b及18b之至少一個位置處之層厚度可相較於其他位置藉由使用模具(見圖1e)之抬高(可作為插入件或模來實現)而同樣地減小。(由於模具與半導體組件12之間的至少10μm或更大之容許度，一般在封裝材 料28之應用期間不可能保持殘餘區域16b及18b自由。)
至少一個半導體組件12已被光學可移除式封裝材料28至少部分包圍之後，至少一個半導體組件12之至少一個部分表面14上之犧牲材料16至少部分未覆蓋。這是藉由光束至少穿透封裝材料28而形成至少一個溝槽30來完成的，其中至少封裝材料28經局部性地光學移除。由可光圖案化材料18組成之至少一個殘餘區域18b亦可在藉由光束形成至少一個溝槽30期間(至少部分地)移除。這是有利的，因為由於後固化僅移除如上文所提及之可光圖案化材料18具有困難。較佳地，然而，在形成至少一個溝槽30期間並不/幾乎不腐蝕犧牲材料16。特定而言，亦用於(預先)單體化半導體組件12及/或(然後)雕刻半導體組件12/已完成半導體裝置之相同雷射可用於形成至少一個溝槽30。
至少一個溝槽30在每一情況下藉由光束之方式形成有至少一個第一溝槽壁面34，該至少一個第一溝槽壁面34與封裝材料28之外介面32鄰接且由具有光移除痕跡/雷射移除痕跡之封裝材料28組成。此類光移除痕跡/雷射移除痕跡可為(例如)封裝材料28之色彩變化(可能為封裝材料28之漂白)及/或直接位於至少一個第一溝槽壁面34之封裝材料28中之玻璃顆粒之剝落或裂開。(封裝材料28之各別外介面32應較佳地理解為意謂經引導遠離半導體組件12之封裝材料28之介面。)
如圖1f中形象地表示，藉由光束之方式移除犧牲材料16是不必要的。因此，選擇用於犧牲材料16之光學可移除式/雷射可圖案化材料亦為不必要的。藉由至少一個溝槽30完全未覆蓋犧牲材料16也不是必要的。實際上，若由犧牲材料16組成之每一殘餘區域16b之至少一部分沒有 以此方式被覆蓋，以便保證犧牲材料16之隨後化學或物理可溶解性，則其為足夠的。
如另一方法步驟，如圖1g中所說明，至少一個半導體組件12之至少一個部分表面14至少部分未被覆蓋。藉由化學或物理移除方法至少部分移除先前未被覆蓋之犧牲材料16而完成上述內容。此涉及對與犧牲材料16相比具有更高電阻之封裝材料28執行移除方法。特定而言，封裝材料28可(幾乎)抵抗化學或物理移除方法。
藉由化學或物理移除方法，形成至少一個(經延長/深化)溝槽30之至少一個第二溝槽壁面36位於比同一溝槽30之(藉由光束之方式形成之)至少一個第一溝槽壁面34更接近指定部分表面14。至少一個第二溝槽壁面36(藉由化學或物理移除方法形成)至少部分由封裝材料組成且經形成具有填充劑移除痕跡、蝕刻殘餘及/或壓印效應。藉助於實例，可能(藉由化學或物理移除方法)形成具有至少一個凸形彎曲及/或至少一個凹形彎曲之至少一個第二溝槽壁面(36)(至少部分由封裝材料28組成)。(至少一個凸形彎曲可理解為意謂「指定溝槽30」之至少一個彎曲。)由於經移除犧牲材料16之至少一個前一凹形外面20，產生至少一個凸形彎曲(見圖1g)。相對應地，由於經移除犧牲材料16之至少一個前一凸形外面，可產生至少一個凹形彎曲。
大體而言，化學或物理移除方法幾乎不導致至少一個第一溝槽壁面34(與外介面32鄰接)之(相當大的)改變。因此，至少一個溝槽30(亦在本文所述之方法已經完全實施之後)具有由具有光移除痕跡/雷射移除痕跡之封裝材料28組成的至少一個第一溝槽壁面34(與外介面32鄰 接)及至少部分由封裝材料組成且具有填充劑移除痕跡、蝕刻殘餘及/或壓印效應之至少一個第二溝槽壁面36。
經明確指出，以至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間沒有金屬化物之方式形成至少一個溝槽30。這應被理解為意謂可能存在於至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間的至少一個溝槽30之所有內面未被覆蓋/沒有金屬化物。
至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間的可光圖案化材料18之材料殘餘亦可保持(在本文所述之方法已經完全實施之後)。然而，亦可在化學或物理移除方法過程中同時移除至少一個可光圖案化材料18(取決於其在化學或物理移除方法期間之可移除性)。在此情形下，可光圖案化層18a之材料殘餘之壓印可在至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間成形。
經指出，在本文所述之方法步驟以晶圓級執行之情形下，在移除犧牲材料16之前較佳地執行半導體組件12之單體化，因為在此情形下，犧牲材料16仍在單體化期間提供至少一個半導體組件12之額外保護。
圖1h展示在視情況選用之方法步驟之後(由本文所述之完全實施的方法)製造之半導體裝置，其中用於檢測至少一個物質之至少一個敏感材料38經沉積於至少一個未被覆蓋之部分表面14上。(藉由上文所描述之方法步驟所封裝之至少一個半導體組件12可因此有利地用作用於檢測至少一個物質之至少一個感測器組件。)然而，經指出藉由上文所描述之方法步驟所封裝之至少一個半導體組件12之可用性不限於物質檢測。
如本文所述之方法之完善，亦可能形成每個半導體組件12 至少兩個溝槽30。在此情形下，有可能沉積不同敏感材料於每一個半導體組件12至少兩個溝槽30中。
藉助於實例，可執行滴液法或噴墨法來沉積至少一個敏感材料38。在所有此等方法中，至少一個溝槽30可充當塗佈遮罩。另外，在所有此等方法中，藉由改變至少一個敏感材料38及/或至少一個溝槽30之幾何結構(例如，其直徑)，視情況可能實現至少一個敏感材料38之(幾乎)均勻的層厚度(在乾燥其之後)或在至少一個敏感材料38處形成(可能所要之)彎液面。至少一個溝槽30亦可完全充滿各別敏感材料38。在此情形下，至少一個溝槽30可完全充滿具有各別敏感材料38之相對低濃度之溶液，使得在乾燥溶液之後，各別敏感材料38亦位於溝槽壁面34及36上。
另外，上文所描述之方法亦可在至少一個敏感材料38已經沉積於至少一個部分表面14上之後執行。
圖2a至圖2b展示用於闡明用於封裝至少一個半導體組件之方法之第二具體實例之示意性橫截面。
在本文所述之具體實例中，如圖2a中圖像地表示，至少以插塞40的一(完整的)外框的方式藉由光束至少穿透封裝材料28而形成至少一個溝槽30。然後，在先前未被覆蓋之犧牲材料16之至少部分移除期間藉由化學或物理移除方法同時移除插塞40。
如參看圖2b可知，該方法之此具體實例適用於實現比較大的開口/空腔(如至少一個溝槽30)，而不需要為了達到此目的而必須將大數量之封裝材料28藉由光束移除。為了在移除方法期間得到犧牲材料16之更好能力及更好地剝離犧牲材料16，除完整外框外，亦可能在插塞40內 形成其他溝槽30，例如，呈柵格或點狀開口形式。
圖3展示用於闡明用於封裝至少一個半導體組件之方法之第三具體實例之示意性橫截面。
在圖3中所說明之具體實例中，以至少一個部分表面14(由封裝材料28組成)之隨後部分屏蔽件42的一部分外框的方式藉由光束至少穿透封裝材料28而形成至少一個溝槽30。然後，位於部分屏蔽件32與指定部分表面14之間的犧牲材料16藉由化學或物理移除方法至少部分經移除。化學或物理移除方法之後剩餘的部分屏蔽件可在半導體裝置之進一步處理或操作期間提供對顆粒滲透或借此部分覆蓋之部分表面14之作用力的機械保護。同時，各別部分表面14經由包圍其部分屏蔽件42之溝槽30保持連接到半導體組件12之環境，使得環境資訊(諸如，環境之化學成分、環境之溫度、環境之空氣濕度及/或環境中當時之壓力)之至少一個項目可藉由形成於部分表面14上之感測器系統來判定。
藉由上文所描述之所有方法，作為至少一個半導體組件12之至少一個感測器組件可使用封裝材料28封裝，其中至少一個媒體存取及/或至少一個量測通道形成為至少一個溝槽30。
圖4展示半導體裝置之第一具體實例之示意性說明。
圖4中示意性地說明之半導體裝置包含由光學可移除式封裝材料28至少部分包圍之半導體組件12，其中半導體組件12之至少一個部分表面14未藉由延伸至少通過封裝材料28之至少一個溝槽30所覆蓋。圖4中之半導體裝置係藉由上文所描述之用於封裝該封裝材料28中之至少一個半導體組件12之方法封裝/製備。此係主要自至少一個溝槽30在至少 一個第一溝槽壁面34與至少一個第二溝槽壁面36之間不含金屬化物的情況識別。(這應被理解為意謂可能存在於至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間的至少一個溝槽30之所有內面未被覆蓋/沒有金屬化物。)另外，至少一個溝槽30在每一情況下具有與封裝材料28之外介面32鄰接且由具有光移除痕跡之封裝材料28所組成之至少一個第一溝槽壁面34，及至少部分由封裝材料28形成有填充劑移除痕跡、蝕刻殘餘及/或壓印效應之至少一個第二溝槽壁面36。至少一個第二溝槽壁面36位於比溝槽30之至少一個第一溝槽壁面34更接近指定部分表面14。特定而言，至少部分由封裝材料形成之至少一個第二溝槽壁面36可經形成而具有至少一個凸形彎曲及/或至少一個凹形彎曲。前一可光圖案化層18a之材料殘餘可同樣地存在於至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間。在此情形下，可光圖案化層18a之材料殘餘之壓印亦可在至少一個第一溝槽壁面34與至少一個第二溝槽壁面36之間成形。
圖4中之半導體裝置可包含作為半導體組件12之封裝有封裝材料28之感測器組件且可經形成而具有作為至少一個溝槽30之至少一個媒體存取及/或至少一個量測通道。然而，圖4中之半導體裝置亦可使用於其他使用目的。
如圖4中可辨別，至少一個半導體晶片12之(幾乎)整個側面可藉由至少一個溝槽30而不被覆蓋。在各別側面處，半導體晶片12與封裝材料28沒有機械接觸。至少一個溝槽30亦可因此有助於應力去耦(stress decoupling)(特定而言，針對加速度感測器)。(經指出，同樣，半導體裝置不必配備有印刷電路板24)。
圖5展示半導體裝置之第二具體實例之示意性說明。
圖5中之形成為化學檢測感測器之半導體裝置包含用於檢測沉積於至少一個未被覆蓋部分表面14上之至少一個物質的至少一個敏感材料38。半導體裝置尤其具有至少兩個溝槽30，所述至少兩個溝槽30具有不同敏感材料38。
12‧‧‧半導體組件/半導體晶片
14‧‧‧部分表面
16‧‧‧犧牲材料
18‧‧‧可光圖案化材料
20‧‧‧凹形外面
24‧‧‧印刷電路板
28‧‧‧封裝材料
30‧‧‧溝槽
34‧‧‧第一溝槽壁面

Claims (15)

  1. 一種用於封裝至少一個半導體組件之方法，該方法包含以下步驟：使用至少一個化學或物理可溶性犧牲材料覆蓋該至少一個半導體組件之至少一個部分表面；沉積可光圖案化材料在該犧牲材料上；使用一光學可移除式封裝材料至少部分包圍該至少一個半導體組件，其中在該至少一個部分表面上之至少該犧牲材料的一部分以及該可光圖案化材料的至少一部分亦被該光學可移除式封裝材料包圍；藉由使用一光束所形成的至少一個溝槽而曝露在該至少一個半導體組件之該至少一個部分表面上的該犧牲材料，該至少一個溝槽延伸穿透該光學可移除式封裝材料並且穿透沉積在該犧牲材料上的該可光圖案化材料的至少部分；及使用一化學或物理移除方法，其中相較於該犧牲材料，該光學可移除式封裝材料對於該化學或物理移除方法具有更高的抵抗性，藉由至少部分移除該先前被曝露之犧牲材料而至少部分地曝露該至少一個部分表面；其中：(I)(a)在前述關於包圍以及曝露的步驟之前執行使用該犧牲材料覆蓋該至少一個半導體組件之該至少一個部分表面的步驟以及沉積該可光圖案化材料在該犧牲材料上的步驟，包括：將犧牲材料層沉積在該至少一個半導體組件上、將可光圖案化材料層沉積在該犧牲材料層上以及圖案化該犧牲材料層和該可光圖案化材料層，使得該犧牲材料層 的部分以及該可光圖案化材料層的部分被移除，在該至少一個部分表面上留下該犧牲材料的殘留區域而有該可光圖案化材料的殘留區域在該犧牲材料的該殘留區域上；以及(b)該包圍步驟包含包圍該犧牲材料的該殘留區域和該可光圖案化材料的該殘留區域的至少一部分；及/或(II)該方法進一步包括沉積用於檢測至少一個物質的敏感材料於該至少一個溝槽中，使得該敏感材料填入該至少一個溝槽的中心開口區域的底部並且填入該至少一個溝槽的周圍開口區域，則該敏感材料的一部分被該可光圖案化材料的至少一部分限制在敏感材料的該部分的頂部，而該光學可移除式封裝材料的一部分被設置在該可光圖案化材料的該至少一部分的頂部。
  2. 如申請專利範圍第1項之方法，其中關於該至少一個溝槽中的每個個別溝槽：(I)該個別溝槽的形成曝露在該至少一個部分表面的個別對應的部分表面上的該犧牲材料；並且(II)該個別溝槽：(a)利用該光束而被形成以具有至少一個第一溝槽壁面，其中該至少一個第一溝槽壁面(1)與該光學可移除式封裝材料之一外介面鄰接、(2)由該光學可移除式封裝材料組成且(3)具有光移除痕跡；(b)利用該化學或物理移除方法而被形成以具有至少一個第二溝槽壁面，其中該至少一個第二溝槽壁面(1)比該個別溝槽的該至少一個第一溝槽壁面更接近該至少一個部分表面的該個別對應的部分表面、(2)由該光學可移除式封裝材料的至少部分組成且(3)經形成而具有 填充劑移除痕跡、蝕刻殘餘及壓印效應中的至少一個；並且(c)在該個別溝槽的該至少一個第一溝槽壁面與該個別溝槽的該至少一個第二溝槽壁面之間的該個別溝槽形成為沒有金屬化物。
  3. 如申請專利範圍第2項之方法，其中為了覆蓋該至少一個部分表面，該犧牲材料層被沉積於該至少一個半導體組件上且被圖案化使得該至少一個部分表面保持被該犧牲材料覆蓋；並且該犧牲材料的至少一個外表面被形成是凹的或是凸的並且覆蓋該至少一個部分表面，使得至少部分由該光學可移除式封裝材料形成之該至少一個第二溝槽壁面經形成而具有一凸形彎曲或一凹形彎曲。
  4. 如申請專利範圍第3項之方法，其中：為了圖案化該犧牲材料層，在該犧牲材料層上之該可光圖案化層被圖案化；且該可光圖案化層之至少一個殘餘區域在形成該至少一個溝槽期間被該光束部分地移除，使得該可光圖案化層之材料殘餘保持在該至少一個第一溝槽壁面與該至少一個第二溝槽壁面之間。
  5. 如申請專利範圍第3項之方法，其中：為了圖案化該犧牲材料層，在該犧牲材料層上之該可光圖案化層被圖案化；且該可光圖案化層之至少一個殘餘區域在形成該至少一個溝槽期間被該光束部分地移除。
  6. 如申請專利範圍第1項之方法，其中該至少一個半導體組件是至少一 個感測器組件，且其中該至少一個溝槽是該至少一個感測器組件的至少一個媒體存取及或至少一個量測通道。
  7. 如申請專利範圍第6項之方法，其中用於檢測至少一個物質之至少一個敏感材料被沉積於該至少一個被曝露之部分表面上。
  8. 如申請專利範圍第1項之方法，其中：被形成為穿透該光學可移除式封裝材料的該至少一個溝槽包含一外框形式的一插塞，且在移除該先前被曝露之犧牲材料期間，該插塞也至少部分藉由該化學或物理移除方法被同時移除。
  9. 如申請專利範圍第1項之方法，其中：被形成為穿透該光學可移除式封裝材料的該至少一個溝槽包含一部份外框形式的該至少一個部分表面的一部分屏蔽件；且位於該部分屏蔽件與該各別部分表面之間的該犧牲材料是利用該化學或物理移除方法至少部分地移除。
  10. 如申請專利範圍第1項之方法，其中：在前述關於包圍以及曝露的步驟之前執行以犧牲材料覆蓋該至少一個部分表面的步驟以及沉積該可光圖案化材料在該犧牲材料上的步驟，包括沉積犧牲材料層在該至少一個半導體組件上、沉積可光圖案化材料層在該犧牲材料層上並且圖案化該犧牲材料層和該可光圖案化材料層，使得該犧牲材料層的部分和該可光圖案化材料層的部分被移除，而留下在該犧牲材料層的殘留區域的至少部分表面上具有該可光圖案化材料的殘留區域在該犧牲材料層的該殘留區域上；並且 該包圍步驟包括包圍至少該可光圖案化材料的該殘留區域的該部分以及至少該犧牲材料層的該殘留區域的該部分。
  11. 如申請專利範圍第10項之方法，其中該移除方法：形成該中心開口區域，該中心開口區域從該至少一個部分表面穿透該可光圖案化材料的該殘留區域並且穿透在該可光圖案化材料的該殘留區域上方的該光學可移除式封裝材料而向上延伸；並且形成至少一個該周圍開口區域，至少一個該周圍開口區域在該至少一個部分表面上方，該少一個部分表面被該可光圖案化材料的該殘留區域的至少一部分限制在至少一個該周圍開口區域的頂部，而該光學可移除式封裝材料的該部分被設置在該可光圖案化材料的該殘留區域的該至少一部分的頂部。
  12. 如申請專利範圍第11項之方法，其中該方法包含沉積該敏感材料在該至少一個溝槽中，並且其中所述沉積該敏感材料造成該敏感材料填入該中心開口區域的底部並且填入至少一個該周圍開口區域，使得該敏感材料的部分被該可光圖案化材料的該殘留區域的至少一部分限制在該敏感材料的該部分的頂部，而該光學可移除式封裝材料的該部分被設置在該可光圖案化材料的該殘留區域的該至少一部分的頂部。
  13. 如申請專利範圍第1項之方法，其中該方法包含沉積該敏感材料。
  14. 如申請專利範圍第13項之方法，其中該至少一個物質包括複數個不同物質，並且該至少一個溝槽中的不同溝槽之間的該敏感材料有所不同，使得該半導體組件被配置以藉由該至少一個溝槽中的對應個別溝槽來檢測該至少一個物質中的個別物質。
  15. 如申請專利範圍第13項之方法，其中在至少部分去除先前曝露的犧牲材料之後執行該敏感材料的沉積，並且被沉積的該敏感材料的至少一部分佔據一空間，而該空間在先前是由該犧牲材料的至少一部分所佔據。
TW105138862A 2015-11-26 2016-11-25 用於封裝至少一半導體裝置之方法和半導體裝置 TWI715684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015223399.5 2015-11-26
DE102015223399.5A DE102015223399B4 (de) 2015-11-26 2015-11-26 Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
TW201722842A TW201722842A (zh) 2017-07-01
TWI715684B true TWI715684B (zh) 2021-01-11

Family

ID=57389438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138862A TWI715684B (zh) 2015-11-26 2016-11-25 用於封裝至少一半導體裝置之方法和半導體裝置

Country Status (7)

Country Link
US (1) US10654716B2 (zh)
EP (1) EP3380433B1 (zh)
KR (1) KR102557238B1 (zh)
CN (1) CN108290732B (zh)
DE (1) DE102015223399B4 (zh)
TW (1) TWI715684B (zh)
WO (1) WO2017089338A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655738B (zh) * 2017-07-26 2019-04-01 台星科股份有限公司 可提升結構強度的晶圓級尺寸封裝結構及其封裝方法
DE102017213351A1 (de) * 2017-08-02 2019-02-07 Robert Bosch Gmbh Sensorvorrichtung und Herstellungsverfahren für eine Sensorvorrichtung mit zumindest einer chemischen oder elektrochemischen Detektiereinrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204125162U (zh) * 2013-07-31 2015-01-28 意法半导体股份有限公司 封装器件和电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
DE10063991B4 (de) * 2000-12-21 2005-06-02 Infineon Technologies Ag Verfahren zur Herstellung von mikromechanischen Bauelementen
KR100538379B1 (ko) * 2003-11-11 2005-12-21 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
KR101335163B1 (ko) 2004-03-15 2013-12-02 조지아 테크 리서치 코오포레이션 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법
US20070275502A1 (en) * 2006-05-26 2007-11-29 Stephen George Air cavity wafer level packaging assembly and method
US8159056B1 (en) * 2008-01-15 2012-04-17 Rf Micro Devices, Inc. Package for an electronic device
CN102105389A (zh) * 2008-05-28 2011-06-22 Nxp股份有限公司 Mems器件
FR2933390B1 (fr) * 2008-07-01 2010-09-03 Commissariat Energie Atomique Procede d'encapsulation d'un dispositif microelectronique par un materiau getter
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9131325B2 (en) * 2010-08-31 2015-09-08 Freescale Semiconductor, Inc. MEMS device assembly and method of packaging same
DE102010064108A1 (de) * 2010-12-23 2012-06-28 Robert Bosch Gmbh Verfahren zur Verpackung eines Sensorchips und dermaßen hergestelltes Bauteil
DE102011084582B3 (de) * 2011-10-17 2013-02-21 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
US8796058B2 (en) * 2011-11-02 2014-08-05 International Business Machines Corporation Semiconductor structure
WO2015094116A1 (en) * 2013-12-19 2015-06-25 Agency For Science, Technology And Research Thin film encapsulation of electrodes
US9818665B2 (en) * 2014-02-28 2017-11-14 Infineon Technologies Ag Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204125162U (zh) * 2013-07-31 2015-01-28 意法半导体股份有限公司 封装器件和电子设备

Also Published As

Publication number Publication date
DE102015223399B4 (de) 2018-11-08
EP3380433A1 (de) 2018-10-03
CN108290732A (zh) 2018-07-17
EP3380433B1 (de) 2020-08-05
KR20180087307A (ko) 2018-08-01
DE102015223399A1 (de) 2017-06-01
US20180346327A1 (en) 2018-12-06
KR102557238B1 (ko) 2023-07-19
TW201722842A (zh) 2017-07-01
CN108290732B (zh) 2023-04-07
WO2017089338A1 (de) 2017-06-01
US10654716B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
CN106057773B (zh) 封装件及其形成方法
US9704772B2 (en) Chip package and method for forming the same
TWI512930B (zh) 晶片封裝體及其形成方法
US20130001710A1 (en) Process for a sealed mems device with a portion exposed to the environment
US9177919B2 (en) Chip package and method for forming the same
US8828807B1 (en) Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
TWI529821B (zh) 晶片封裝體及其形成方法
US20090134481A1 (en) Molded Sensor Package and Assembly Method
US10281442B2 (en) Sensor device
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
CN109987573B (zh) 半导体结构及其制造方法
TWI715684B (zh) 用於封裝至少一半導體裝置之方法和半導體裝置
US10858245B2 (en) Deposition of protective material at wafer level in front end for early stage particle and moisture protection
TW201618250A (zh) 晶片封裝體及其製造方法
US8916420B2 (en) Chip package and manufacturing method thereof
TWI431741B (zh) 晶片封裝體及其形成方法
JP2009064954A (ja) 半導体装置およびその製造方法
CN105565255A (zh) Mems的晶片级封装
US20150228540A1 (en) Semiconductor device producing method
TWI549202B (zh) 晶片封裝體及其製造方法
US10937760B2 (en) Method for manufacturing a chip package