KR102557238B1 - 하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치 - Google Patents

하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치 Download PDF

Info

Publication number
KR102557238B1
KR102557238B1 KR1020187017454A KR20187017454A KR102557238B1 KR 102557238 B1 KR102557238 B1 KR 102557238B1 KR 1020187017454 A KR1020187017454 A KR 1020187017454A KR 20187017454 A KR20187017454 A KR 20187017454A KR 102557238 B1 KR102557238 B1 KR 102557238B1
Authority
KR
South Korea
Prior art keywords
sacrificial material
trench
semiconductor
packaging
layer
Prior art date
Application number
KR1020187017454A
Other languages
English (en)
Other versions
KR20180087307A (ko
Inventor
안드레아스 크라우쓰
니콜라 민기룰리
로베르트 보나제비츠
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20180087307A publication Critical patent/KR20180087307A/ko
Application granted granted Critical
Publication of KR102557238B1 publication Critical patent/KR102557238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00825—Protect against mechanical threats, e.g. against shocks, or residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 하나 이상의 반도체 부품(12)을 패키징하기 위한 방법에 관한 것이며, 상기 방법은, 화학적 또는 물리적 용해가 가능한 하나 이상의 희생 재료(16)로 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14)을 덮는 단계; 광학적으로 제거 가능한 패키징 재료(28)로 하나 이상의 반도체 부품(12)을 적어도 부분적으로 에워싸는 단계; 광빔을 이용하여 적어도 패키징 재료(28)를 관통하여 하나 이상의 트렌치(30)를 적어도 부분적으로 형성함으로써 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14) 상에서 희생 재료(16)를 노출시키는 단계; 및 적어도 부분적으로, 패키징 재료(28)가 희생 재료(16)에 비해 더 높은 저항성을 갖는 화학적 또는 물리적 제거 공정을 이용하여, 이전에 노출된 희생 재료(16)를 적어도 부분적으로 제거함으로써 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14)을 노출시키는 단계;를 포함한다. 또한, 본 발명은 그에 상응하게 제조되는 반도체 장치에 관한 것이다.

Description

하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치
본 발명은 하나 이상의 반도체 부품을 패키징하기 위한 방법에 관한 것이다. 또한, 본 발명은 반도체 장치에 관한 것이다.
DE 10 2010 064 108 A1호에는, 센서 칩의 패키징을 위한 방법 및 이에 따라 제조되는 부품이 기재되어 있다. 센서 칩의 패키징을 위한 방법의 일 실시형태의 경우, 센서 칩은 캐리어의 실장면 상에 실장된다. 그런 후에, 캐리어에서 센서 칩의 실장면 옆의 영역에 금속층이 구비된다. 이에 이어서, 금속층에서부터 센서 칩의 감응 영역(sensitive region)까지 연장되는 (레이저 구조화 가능한) 폴리머층이 형성되며, 이 폴리머층은 향후의 매체 접근부(media access)의 부분 섹션을 제공한다. 그 다음, 센서 칩은 적어도 부분적으로 성형 컴파운드(molding compound) 내에 매립된다. 마지막으로, 성형 컴파운드 및 폴리머층의 레이저 구조화를 통해 매체 접근부의 잔여 섹션이 형성되며, 이때 금속층은 정지층으로서 이용된다.
본 발명은 청구항 제1항의 특징들을 갖는 하나 이상의 반도체 부품을 패키징하기 위한 방법, 그리고 청구항 제10항의 특징들을 갖는 반도체 장치를 제공한다.
발명의 장점
본 발명은, 특히 패키징된 후에도 하나 이상의 (국소적으로 제한된) 매체 접근부 및/또는 하나 이상의 (국소적으로 제한된) 측정 통로(measuring passage)를 필요로 하는 센서 부품들(센서 칩들)에 적합한 하나 이상의 반도체 부품을 패키징하기 위한, 매우 비용 효과적이면서 간단하게 실행 가능한 방법을 제공한다. 여기서 주지할 사항은, 본 발명이 (종래 기술과 달리) 레이저 구조화 동안 정지층으로서 금속층을 요구하지 않는다는 점이다. (그 대신 화학적 또는 물리적 용해가 가능한 희생 재료가 "레이저 정지층 또는 레이저 흡수층"의 기능을 충족한다.) 그에 따라, 하나 이상의 반도체 부품을 패키징하기 위한 본 발명에 따른 방법을 실행하기 위해 금속층은 형성되지 않아도 된다. 마찬가지로, 금속층이 제거되지 않아도 되고, 완성된 반도체 장치에서 불필요한 구성요소로서 감수되지 않아도 된다. 그에 따라, 본 발명은 본 발명에 따른 방법에 의해 제조되는 반도체 장치의 제조 비용을 감소시킨다. 또한, 본 발명에 따른 반도체 장치는, 비교적 간단한 제조 가능성을 기반으로 바람직한 표준을 신뢰성 있게 준수하면서 (우수한 품질 및 낮은 결함율로) 형성될 수 있다.
본 발명은 반도체들 및 마이크로 시스템 기술 구성요소들의 패키징을 위한 성형 하우징(molded housing)을 제공한다. 본 발명은 MEMS 센서 패키지를 포함한 MEMS 센서들의 플라스틱 성형 패키지 기술(plastic molded package technology)을 위해서도 적합하다. 여기서 주지할 사항은, 본 발명이 웨이퍼 평면 상에 반도체 부품들의 패키징하기 위해서도 이용될 수 있다는 점이다. 또한, 본 발명은 반도체 공정 동안 반도체 부품들의 보호에도 기여하는데, 그 이유는 하나 이상의 패키징된 반도체 부품이 (거의) 위험 없이 추가 처리될 수 있기 때문이다.
본 발명에 따른 방법들 및 반도체 장치들은 하나 이상의 매체 접근부 및/또는 하나 이상의 측정 통로를 포함하는 센서들을 위해서도 적합하다. 상기 유형의 센서들은 예컨대 관성 센서들, 압력 센서들, 가속도 센서들, 유동 센서들, 습도 센서들 및/또는 화학 검출 센서들(액체 센서들 및/또는 기체 센서들)일 수 있다. 여기서 분명하게 주지할 사항은, 본 발명에 따른 방법들 및 반도체 장치들의 이용 가능성이 특정 유형의 화학적 또는 물리적 센서로만 제한되지 않는다는 점이다.
본원 방법의 한 바람직한 실시형태에서, 하나 이상의 트렌치는 각각, 광빔을 이용하여, 패키징 재료로 형성되고 광 제거 흔적을 가지면서 패키징 재료의 외부 경계면에 접하는 하나 이상의 제1 트렌치 벽면과; 화학적 또는 물리적 제거 공정을 이용하여, 동일한 트렌치의 하나 이상의 제1 트렌치 벽면에 비해 할당된 부분 표면에 더 가깝게 위치하고, 적어도 부분적으로 패키징 재료로 형성되며, 충전제 제거 흔적, 에칭 잔여물 및/또는 압흔(impression effect)를 구비하여 형성되는 하나 이상의 제2 트렌치 벽면;을 갖도록 형성되며, 각각 하나 이상의 트렌치는 하나 이상의 제1 트렌치 벽면과 하나 이상의 제2 트렌치 벽면 사이에 금속층 없이 형성된다.
예컨대 하나 이상의 부분 표면을 덮기 위해, 희생 재료로 이루어진 희생 재료층이 하나 이상의 반도체 부품 상에 증착될 수 있고, 하나 이상의 부분 표면이 상기 희생 재료로 덮인 상태로 유지되도록 구조화될 수 있으며, 하나 이상의 부분 표면을 덮는 희생 재료의 하나 이상의 오목한 외부 표면 및/또는 하나 이상의 볼록한 외부 표면이 형성된다. 이는, 적어도 부분적으로 패키징 재료로 형성된 하나 이상의 제2 트렌치 벽면이 볼록한 만곡부 및/또는 오목한 만곡부를 포함하여 형성되는 점에서 확인할 수 있다.
마찬가지로, 희생 재료층을 구조화하기 위해, 광 구조화(photo-structuring) 가능 층이 희생 재료층 상에서 구조화될 수 있으며, 광 구조화 가능 층의 하나 이상의 잔여 영역은 부분적으로 하나 이상의 트렌치의 형성 시 광빔을 이용하여 제거된다. 이는 식별할 수 있는 상태로 유지되는데, 그 이유는 광 구조화 가능 층의 재료 잔여물이 하나 이상의 제1 트렌치 벽면과 하나 이상의 제2 트렌치 벽면 사이에 잔존하거나, 광 구조화 가능 층의 재료 잔여물의 압흔(impression)이 하나 이상의 제1 트렌치 벽면과 하나 이상의 제2 트렌치 벽면 사이에 형성되기 때문이다.
본원 방법의 한 바람직한 적용예에서, 하나 이상의 반도체 부품으로서 하나 이상의 센서 부품이 패키징 재료로 패키징되며, 하나 이상의 매체 접근부 및/또는 하나 이상의 측정 통로가 하나 이상의 트렌치로서 형성된다. 그에 따라, 본원 방법은 센서들/센서 요소들의 비용 효과적인 패키징을 위해 이용될 수 있다. 그러나 여기서 주지할 사항은, 본원 방법의 실행 가능성이 하나 이상의 센서 부품의 특정 구성 또는 하나 이상의 트렌치의 특수한 이용으로만 제한되지 않는다는 점이다.
예컨대 하나 이상의 물질을 검출하기 위한 하나 이상의 감응 재료가 하나 이상의 노출된 부분 표면 상에 증착된다. 그에 따라, 여기서 기술된 본원 방법의 실시형태는, 예컨대 기체 센서들과 같은 검출 센서들을 패키징하기에 매우 적합하다.
특히 반도체 부품당 2개 이상의 트렌치가 형성될 수 있으며, 이 경우 서로 상이한 감응 재료가 반도체 부품당 2개 이상의 트렌치 내에 증착된다. 그에 따라, 여기에 기술된 본원 방법의 실시형태에 의해 패키징되는 개별 반도체 부품/센서 부품은 복수의 물질을 검출하기 위해 이용될 수 있다. 이런 방식으로 보장되는 개별 반도체 부품/센서 부품의 다기능성에 의해, 물질 검출을 위한 추가 구성요소가 절약될 수 있다. 또한, 여기에 기술된 본원 방법의 실시형태는, 복수의 물질을 검출하기 위한 검출 시스템의 제조 비용, 장착 공간 수요 및 부착면의 감소에 기여한다.
본원 방법의 또 다른 바람직한 실시형태에서, 하나 이상의 트렌치는 적어도 패키징 재료를 관통하여 광빔에 의해 적어도 마개부(stopper)의 프레임의 형태로 형성되며, 상기 마개부는 적어도 부분적으로 화학적 또는 물리적 제거 공정을 이용하여 앞서 노출된 희생 재료를 제거할 때 함께 제거된다. 그에 따라, 본원 방법의 상기 실시형태에 의해, 상대적으로 큰 공동부들이 하나 이상의 패키징된 반도체 부품 상에 형성될 수 있으며, 이를 위해 전체적인 패키징 재료 제거가 광빔을 이용하여 구현되지는 않는다.
또한, 하나 이상의 트렌치는 적어도 패키징 재료를 통과하여 레이저빔에 의해 하나 이상의 부분 표면의 향후의 부분 차폐부의 부분 프레임의 형태로 형성될 수 있으며, 부분 차폐부와 각각의 부분 표면 사이에 위치하는 희생 재료는 적어도 부분적으로 화학적 또는 물리적 제거 공정에 의해 제거된다. 이런 방식으로 형성되는 부분 차폐부는, 상기 부분 차폐부를 구비한 반도체 부품을 오염 및/또는 반도체 부품에 대한 힘 작용으로부터 보호하는 데 기여할 수 있다.
상술한 접근법들에서 기재한 장점들은 상응하는 반도체 장치에서도 실현된다. 또한, 반도체 장치는 본원의 제조 방법의 앞에서 기재한 실시형태들에 따라서 개량될 수 있다.
본 발명의 또 다른 특징들 및 장점들은 하기에서 도면들에 따라서 설명된다.
도 1a 내지 1h는 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제1 실시형태를 설명하기 위한 개략적 횡단면도이다.
도 2a 및 2b는 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제2 실시형태를 설명하기 위한 개략적 횡단면도이다.
도 3은 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제3 실시형태를 설명하기 위한 개략적 횡단면도이다.
도 4는 반도체 장치의 제1 실시형태의 개략도이다.
도 5는 반도체 장치의 제2 실시형태의 개략도이다.
도 1a 내지 1h에는, 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제1 실시형태를 설명하기 위한 개략적 횡단면도가 각각 도시되어 있다.
도 1a에는, 예시로서, 예컨대 규소와 같은 하나 이상의 반도체 재료로 이루어진 반도체 웨이퍼(10)가 도시되어 있으며, 이 반도체 웨이퍼 내에서는 복수의 (기능화된) 반도체 부품(반도체 칩)(12)이 형성되어 있거나/형성된다. 이런 방식으로, 하기에 기재되는 방법 단계들이 웨이퍼 평면상에서도 실행될 수 있음을 설명한다. 그러나 하기에서 기재되는 방법 단계들은 (거의 모두) [복수의 반도체 부품(12) 대신] 단일 반도체 부품(12)만으로도 실행될 수 있다.
하나 이상의 반도체 재료에 추가로, 반도체 웨이퍼(10)/하나 이상의 반도체 부품(12)이 하나 이상의 절연 재료 및/또는 하나 이상의 (예컨대 스트립 도체 형태인) 금속을 포함할 수 있다. 하나 이상의 금속에 의해, 특히 반도체 웨이퍼(10)/하나 이상의 반도체 부품(12)의 차후의 (강력한) 노광(light exposure) 시 광이 반사될 수 있다. 이런 방식으로, 하나 이상의 금속에 의해 덮인 재료들의 손상/색바램이 방지될 수 있다. 하나 이상의 금속은 예컨대 알루미늄, AlSiCu 및/또는 하나 이상의 (금 또는 백금과 같은) 귀금속일 수 있다. 하나 이상의 절연 재료는 예컨대 산화규소, 질화규소 및/또는 산화알루미늄일 수 있다.
반도체 웨이퍼(10) 내에는 복수 개, 즉 10,000개의 반도체 부품(12)이 형성될 수 있다. 반도체 부품들(12) 각각은 예컨대 약 1㎟의 기능화 표면을 포함하여 형성될 수 있다. 반도체 웨이퍼(10)는 약 200㎜의 지름을 가질 수 있다. 개별 반도체 부품들(12)은 비-기능성 영역들을 통해 서로 분리될 수 있다.
하나 이상의 반도체 부품(반도체 칩)(12)을 패키징하기 위한 방법을 실행하기 위해, 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14)은 화학적 또는 물리적 용해가 가능한 하나 이상의 희생 재료(16)로 덮인다. 예컨대 하나 이상의 부분 표면(14)을 덮기 위해, [희생 재료(16)로 이루어진] 희생 재료층(16a)이 하나 이상의 반도체 부품(12) 상에 증착되며, 하나 이상의 부분 표면(14)이 희생 재료(16)로 덮인 상태로 유지되도록 구조화된다. 희생 재료층(16a)은 예컨대 1㎛ 내지 10㎛ 사이의 층 두께를 가질 수 있다.
희생 재료층(16a)을 구조화하기 위해, 여기에 기술되는 실시형태의 경우, [광 구조화 가능 재료(18)로 이루어진] 광 구조화 가능 층(18a)이 희생 재료층(16a) 상에 증착되어 (차후) 구조화된다. 광 구조화 가능 층(18a)의 층 두께는 예컨대 0.5㎛ 내지 5㎛ 사이의 범위 이내일 수 있다. [그러나 층들(16a 및 18a)의 층 두께들에 대해 여기서 언급한 수치 값들은 단지 예시일 뿐이다. 층들(16a 및 18a)의 층 두께가 이와 다른 경우에도, 구조화를 위한 리소그래피 단계가 여전히 효과적으로 실행될 수 있다.]
도 1에는, 층들(16a 및 18a)을 증착한 이후의 반도체 웨이퍼(10)가 도시되어 있다. 그러나 여기서 주지할 사항은, 희생 재료층(16a)을 구조화하기 위한 광 구조화 가능 층(18a)의 사용은 선택 사항이라는 점이다. 그 대안으로, 추가 재료의 사용 없이 용이하게 구조화될 수 있는 희생 재료(16)도 사용될 수 있다. 마찬가지로, 광 구조화 가능 재료(18) 대신, 반도체 공정에 의해 공간 분해 방식으로 구조화될 수 있는 다른 재료도 희생 재료층(16a)을 구조화하기 위해 사용될 수 있다.
희생 재료(16)는, 화학적으로(용매에 의해) 또는 물리적으로(예컨대 산소 플라스마에 의해) 용해될 수 있는 재료를 의미한다. 광 구조화 가능 재료를 희생 재료(16)로서 사용하는 것은 선택 사항이며, 광 구조화/레이저 구조화가 불가능한 재료를 희생 재료(16)로서 사용하는 것이 선호된다. 광 구조화 가능 재료(18)는 예컨대 포토리소그래피 래커이다.
도 1b에는, 광 구조화 가능 층(18a)을 구조화한 이후의 층 구성이 도시되어 있는데, 여기서 광 구조화 가능 층(18a)에 의해 덮인 희생층(16a)은 미세 구조화된다. 광 구조화 가능 층(18a)은 예컨대 앞서 노광된 위치들에서 습식 화학 방법 단계에 의해 용해될 수 있으며, 그럼으로써 광 구조화 가능 층(18a)에 의해 노출된 위치들에서 희생 재료층(16a)도 함께 용해된다. 이는 바람직하게 예컨대 알칼리 현상제(developer)에 의해 실시된다.
층들(16a 및 18a)의 구조화는, [재료들(16 및 18)에서] 하나 이상의 부분 표면(14)을 덮는 잔여 영역들(16b 및 18b)이 잔존하도록 수행된다. 그 밖에도, 하나 이상의 부분 표면(14)을 덮는 희생 재료(16)/잔여 영역(16b)의 하나 이상의 만곡된 외부 표면(20)이 형성된다. 일반적으로, 하나 이상의 부분 표면(14)을 덮는 희생 재료(16)/잔여 영역(16b)의 만곡된 외부 표면(20)은 오목한 외부 표면(20)이다. 경우에 따라, 만곡된 외부 표면(20)은 하나 이상의 부분 표면(14)을 덮는 희생 재료(16)/잔여 영역(16b)의 볼록한 외부 표면으로서도 형성될 수 있다. 하나 이상의 부분 표면(14)을 덮는 희생 재료(16)/잔여 영역(16b)의 하나 이상의 만곡된 외부 표면(20)은, 희생 재료(16)가 구조화 중에 자신의 측면 에지들에서 침식/에칭되기 때문에 발생한다. [하나 이상의 만곡된 외부 표면(20)은 "안쪽으로 만곡된 외부 표면"을 의미할 수 있다. 상기 외부 표면은 할당된 부분 표면(14)에서부터 광 구조화 가능 재료(18)로 이루어진, 덮여 있는 잔여 영역(18b)까지 연장될 수 있다.]
도 1b에서 분리선들(22)에 의해 표시된 것처럼, 반도체 부품들(12)은 (적어도) 희생 재료층(16a)의 구조화 이후에 각자 분리될 수 있다. 그러나 여기서 주지할 사항은, 하기에서 기재되는 방법 단계들이 웨이퍼 평면 상에서도 실행될 수 있다는 점이다. 본원 방법의 상기 시점에서 분리선들(22)에 의해 도시된, 반도체 웨이퍼(10)의 반도체 부품들(12)을 분리하는 것은 단지 선택 사항일 뿐이다.
분리선들(22)은 예컨대 반도체 웨이퍼(10)의 2개의 인접한 반도체 부품(12) 사이의 비기능성 영역들을 통과하여 연장될 수 있다. 반도체 부품들(12)의 분리는 예컨대 (후속하여 계속 이용되는) 광 빔에 의해 수행될 수 있다. 예컨대 반도체 부품들(12)을 분리하기 위해 레이저가 이용될 수 있다. [레이저에 의해 생성되는 분리선들(22)은 일반적으로 30㎛ 내지 50㎛의 폭을 갖는다.] 재료들(16 및 18)에서 잔여 영역들(16b 및 18b)은 분리 동안 (본원 방법의 상기 시점에서) 하나 이상의 부분 표면(14) 상에 잔존한다. 그에 따라, 분리 동안, 예컨대 분리 시 방출되는 입자들 또는 분리 시 이용되는 냉각수에 의한 하나 이상의 부분 표면(14)의 손상 또는 오염은 우려하지 않아도 된다.
도 1c에는, 하나 이상의 (분리되어 경우에 따라 후면 박층화된) 반도체 부품(12)이 배치/고정되어 있는 인쇄회로기판(24)이 도시되어 있다. 반도체 부품(12)은 예컨대 인쇄회로기판(24) 상에 접착될 수 있다. 하나 이상의 반도체 부품(12)의 이송은 픽앤플레이스 방법을 통해 수행될 수 있다. 재료들(16 및 18)에서 잔여 영역들(16b 및 18b)은 하나 이상의 반도체 부품(12)의 이송 및 인쇄회로기판(24) 상에 하나 이상의 반도체 부품(12)의 적층 동안에도 잔존한다. 그에 따라, 하나 이상의 반도체 부품(12)은, 본원에서 기재되는 모든 방법 단계들에서 적어도, 하나 이상의 부분 표면(14) 상에서는 오염 또는 손상으로부터 보호된다. 그 밖에도, 잔여 영역들(16b 및 18b) 상에서 픽앤플레이스 방법을 위한 진공 흡입이 수행될 수 있다.
인쇄회로기판(24)은 차후의 랜드 그리드 어레이 하우징(Land Grid Array housing)의 베이스 플레이트로서 이용될 수 있다. 인쇄회로기판(24)은 복수 개(수백개 이하)의 개별 반도체 부품(12)도 수용할 수 있다. 그러나 여기서 분명하게 주지할 사항은, 본원에 기재되는 방법의 실행을 위해 인쇄회로기판(24)을 사용할 필요가 없다는 점이다.
인쇄회로기판(24) 상에서 하나 이상의 반도체 부품(12)은 선택적으로 하나 이상의 본딩 와이어(26)에 의해 상기 인쇄회로기판과 전기적으로 연결될 수 있다. [개별 반도체 부품(12)은 복수의 본딩 와이어(26), 예컨대 12개의 본딩 와이어(26)를 포함할 수 있다.] 하나 이상의 본딩 와이어(26)를 선택적으로 형성하는 동안에도, 재료들(16 및 18)에서 잔여 영역들(16b 및 18b)은 하나 이상의 부분 표면(14) 상에 잔존함에 따라 하나 이상의 부분 표면(14)을 보호한다.
추가 방법 단계에서, 하나 이상의 반도체 부품(12)은 광학적으로 제거 가능한 하나 이상의 패키징 재료(28)로 적어도 부분적으로 에워싸인다. 이 경우, 적어도, 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14) 상의 희생 재료(16)[및 경우에 따른 광 구조화 가능 재료(18)]도 패키징 재료(28)로 에워싸인다. 그 결과는 도 1d 또는 1e에 도시되어 있다.
광학적으로 제거 가능한 패키징 재료(28)는 예컨대 용융되어 높은 압력 조건에서 하나 이상의 반도체 부품(12)의 둘레로 주입되는 (플라스틱 기반) 재료를 의미할 수 있다. 광학적으로 제거 가능한 패키징 재료(28)는 특히 성형을 위해 적합한 재료(성형 재료)일 수 있다. 그에 따라, 패키징 재료(28)의 적층은 성형 방법에 의해 수행될 수 있다. 이 경우, 높은 압력에 추가로, 높은(250°이하의) 온도도 발생할 수 있으며, 이런 높은 온도는 패키징 재료(28)의 초기 액화에 추가로 패키징 재료의 후속 열 개시 경화(thermally initiated hardening)를 야기한다. 광학적으로 제거 가능한 패키징 재료(28)는 예컨대 (경우에 따라 하나 이상의 충전제를 함유한) 에폭시 수지일 수 있다. 높은 온도가 발생하는 경우, 보통 광 구조화 가능 재료(18)의 재경화가 발생하며, 그럼으로써 광 구조화 가능 재료(18)는 광학적 제거 공정을 이용하는 경우가 아니면 제거하기가 어려울 수 있다.
도 1d에 도시된 것처럼, 패키징 재료(28)는 (거의) 일정한 층 두께로, 예컨대 약 50㎛의 층 두께로 인쇄회로기판(24) 상에 증착될 수 있다. 마찬가지로, 패키징 재료가 잔여 영역들(16b 및 18b)을 덮는 하나 이상의 위치에서 패키징 재료의 층 두께는, 몰드 내에서 (인서트로서 또는 스탬프로서 실현될 수 있는) 융기부의 이용을 통해, 다른 위치들에 비해 감소될 수 있다(도 1 참조). [패키징 재료(28)를 적층할 때 잔여 영역들(16b 및 18b)을 비워두는 것은 일반적으로, 몰드와 반도체 부품(12) 간의 적어도 10㎛ 또는 그 이상의 공차로 인해, 불가능하다.]
광학적으로 제거 가능한 패키징 재료(28)로 하나 이상의 반도체 부품(12)을 적어도 부분적으로 에워싼 후에, 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14) 상에서 희생 재료(16)가 적어도 부분적으로 노출된다. 이는 광빔을 이용하여 적어도 패키징 재료(28)를 관통해서 하나 이상의 트렌치(30)를 형성함으로써 수행되며, 이때 적어도 패키징 재료(28)가 일부 영역에서 광학적으로 제거된다. 광 구조화 가능 재료(18)에서 하나 이상의 잔여 영역(18b)도 (적어도 부분적으로) 하나 이상의 트렌치(30)의 형성 시 광빔을 이용하여 제거될 수 있다. 이는, 광 구조화 가능 재료(18)가 상술한 것처럼 재경화를 통해 제거하기가 어렵기 때문에 바람직하다. 그러나 바람직하게 희생 재료(16)는 하나 이상의 트렌치(30)를 형성할 때 전혀/거의 침식되지 않는다. 하나 이상의 트렌치(30)를 형성하기 위해, 특히 (앞서) 반도체 부품들(12)을 분리하기 위해서도, 그리고/또는 (그런 후에) 반도체 부품들(12)/완성된 반도체 장치들을 마킹(marking)하기 위해서도 이용되는 동일한 레이저가 이용될 수 있다.
하나 이상의 트렌치(30)는, 광빔을 이용하여 각각, 패키징 재료(28)로 형성되고 광 제거 흔적/레이저 제거 흔적을 가지면서 패키징 재료(28)의 외부 경계면(32)에 접하는 하나 이상의 제1 트렌치 벽면(34)을 포함하여 형성된다. 상기 광 제거 흔적/레이저 제거 흔적은 예컨대 바로 하나 이상의 제1 트렌치 벽면(34) 상에서 패키징 재료(28)의 변색[경우에 따른 패키징 재료(28)의 색바램], 및/또는 패키징 재료(28) 내 유리 입자들의 박리 또는 파열일 수 있다. [패키징 재료(28)의 각각의 외부 경계면(32)은 바람직하게는 반도체 부품(12)으로부터 이격 방향으로 향하는 패키징 재료(28)의 경계면을 의미한다.]
도 1f에 그림으로 재현된 것처럼, 광빔을 이용한 희생 재료(16)의 제거는 필요하지 않다. 그러므로 희생 재료(16)를 위해, 광학적 제거 가능/레이저 구조화 가능 재료가 선택될 필요도 없다. 하나 이상의 트렌치(30)를 이용한 희생 재료(16)의 완전한 노출도 필요하지 않다. 그 대신, 희생 재료(16)에서 각각의 잔여 영역(16b)의 적어도 일부분이, 희생 재료(16)의 차후의 화학적 또는 물리적 용해성이 보장되도록 노출되는 것만으로도 충분하다.
또 다른 방법 단계로서, 도 1g에 도시된 것처럼, 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14)이 적어도 부분적으로 노출된다. 이는, 화학적 또는 물리적 제거 공정을 이용하여, 이전에 노출된 희생 재료(16)를 적어도 부분적으로 제거하는 것을 통해 수행된다. 이 경우, 패키징 재료(28)가 희생 재료(16)에 비해 상대적으로 더 높은 저항성을 갖는 제거 공정이 실행된다. 특히 패키징 재료(28)는, 화학적 또는 물리적 제거 공정에 대해 (거의) 안정적일 수 있다.
화학적 또는 물리적 제거 공정에 의해, 하나 이상의 (연장된/함몰된) 트렌치(30)의 하나 이상의 제2 트렌치 벽면(36)이 형성되며, 이 제2 트렌치 벽면은, 동일한 트렌치(30)의 (광빔에 의해 형성된) 하나 이상의 제1 트렌치 벽면(34)에 비해 할당된 부분 표면(14)에 더 가깝게 위치한다. (화학적 또는 물리적 제거 공정에 의해 형성된) 하나 이상의 제2 트렌치 벽면(36)은 적어도 부분적으로 패키징 재료로 형성되며, 충전제 제거 흔적, 에칭 잔여물 및/또는 압흔을 수반하여 형성된다. 예컨대 (화학적 또는 물리적 제거 공정에 의해) 하나 이상의 제2 트렌치 벽면(36)은 [적어도 부분적으로 패키징 재료(28)로 형성된] 하나 이상의 볼록한 만곡부 및/또는 하나 이상의 오목한 만곡부를 구비하여 형성될 수 있다. [하나 이상의 볼록한 만곡부는 "할당된 트렌치(30) 안쪽으로의" 하나 이상의 만곡부를 의미할 수 있다.] 하나 이상의 볼록한 만곡부(도 1g 참조)는 제거된 희생 재료(16)의 하나 이상의 이전의 오목한 외부 표면(20)으로 인해 형성된다. 그에 상응하게, 하나 이상의 오목한 만곡부는 제거된 희생 재료(16)의 하나 이상의 이전의 볼록한 외부 표면으로 인해 형성될 수 있다.
일반적으로, 화학적 또는 물리적 제거 공정은 [외부 경계면(32)에 접하는] 하나 이상의 제1 트렌치 벽면(34)에서 거의 (유의적인) 변화를 야기하지 않는다. 그러므로 하나 이상의 트렌치(30)는 (본원에 기재되는 본원 방법의 완전한 실행 후에도) 패키징 재료(28)로 형성되고 광 제거 흔적/레이저 제거 흔적을 갖는 [외부 경계면(32)에 접하는] 하나 이상의 제1 트렌치 벽면(34)과, 적어도 부분적으로 패키징 재료로 형성되고 충전제 제거 흔적, 에칭 잔여물 및/또는 압흔을 갖는 하나 이상의 제2 트렌치 벽면(36)을 포함한다.
여기서 분명하게 주지할 사항은, 하나 이상의 트렌치(30)가 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 금속층 없이 형성된다는 점이다. 이는, 경우에 따라 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 존재하는, 하나 이상의 트렌치(30)의 모든 내부 표면이 금속층으로 덮이지 않는/금속층이 없다는 점을 의미한다.
또한, 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 광 구조화 가능 재료(18)의 재료 잔여물이 (본원에 기재되는 방법의 완전한 실행 후에도) 잔존할 수 있다. 물론 하나 이상의 광 구조화 가능 재료(18)는 (화학적 또는 물리적 제거 공정 동안 자신의 제거성에 따라서) 화학적 또는 물리적 제거 공정 시에 역시 함께 제거될 수도 있다. 이런 경우에, 광 구조화 가능 층(18a)의 재료 잔여물의 압흔은 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 형성될 수 있다.
여기서 주지할 사항은, 웨이퍼 평면 상에서 본원에 기재되는 방법 단계들의 실행 동안, 반도체 부품들(12)의 분리가 바람직하게는 희생 재료(16)를 제거하기 전에 실행된다는 점인데, 그 이유는, 이런 경우에, 희생 재료(16)가 분리 동안에도 계속 하나 이상의 반도체 부품(12)의 추가적인 보호를 제공하기 때문이다.
도 1h에는, 하나 이상의 노출된 부분 표면(14) 상에서 하나 이상의 물질을 검출하기 위한 하나 이상의 감응 재료(38)가 증착되는 선택적 방법 단계에 따라 (본원에 기재되는 방법의 완전한 실행을 통해) 제조되는 반도체 장치가 도시되어 있다. [그에 따라, 앞에서 기재한 방법 단계들에 의해 패키징된 하나 이상의 반도체 부품(12)은 하나 이상의 물질을 검출하기 위한 하나 이상의 센서 부품으로서 바람직하게 이용될 수 있다.] 그러나 여기서 주지할 사항은, 상기에서 기재한 방법 단계들에 의해 패키징된 하나 이상의 반도체 부품(12)의 가용성이 물질 검출로만 제한되지 않는다는 점이다.
또한, 본원에 기재되는 방법의 개선예로서, 반도체 부품(12)당 2개 이상의 트렌치(30)도 형성될 수 있다. 이런 경우에, 상이한 감응 재료들이 반도체 부품(12)당 2개 이상의 트렌치(30) 내로 증착될 수 있다.
하나 이상의 감응 재료(38)를 증착시키기 위해, 예컨대 적하 방법 또는 잉크젯 방법이 실행될 수 있다. 이들 방법 모두에서, 하나 이상의 트렌치(30)는 코팅 마스크(coating mask)로서 이용될 수 있다. 그 밖에, 상기 방법들 모두의 경우, 하나 이상의 감응 재료(38)의 변경 및/또는 하나 이상의 트렌치(30)의 기하구조(예: 지름)의 변경을 통해 선택적으로 (감응 재료의 건조 후에) 하나 이상의 감응 재료(38)의 (거의) 균일한 층 두께, 또는 하나 이상의 감응 재료(38) 상에서 (경우에 따라 의도되는) 메니스커스(meniscus)의 형성이 달성될 수 있다. 또한, 하나 이상의 트렌치(30)가 각각의 감응 재료(38)로 완전히 채워질 수도 있다. 이런 경우에, 하나 이상의 트렌치(30)는 상대적으로 더 낮은 농도의 각각의 감응 재료(38)를 함유하는 용액으로 완전히 채워질 수 있으며, 그럼으로써 상기 용액의 건조 후에 각각의 감응 재료(38)기 트렌치 벽면들(34 및 36)에도 놓이게 된다.
또한, 앞에서 기재한 본원의 방법은, 하나 이상의 감응 재료(38)가 하나 이상의 부분 표면(14) 상에 증착된 후에도 실행될 수 있다.
도 2a 및 도 2b에는, 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제2 실시형태를 설명하기 위한 개략적 횡단면도가 각각 도시되어 있다.
본원에 기재되는 실시형태의 경우, 도 2a에 그림으로 재현된 것처럼, 하나 이상의 트렌치(30)는 적어도 패키징 재료(28)를 관통해서 광빔에 의해 적어도 마개부(40)의 (완전한) 프레임의 형태로 형성된다. 이에 이어서, 마개부(40)는, 화학적 또는 물리적 제거 공정을 이용하여, 이전에 노출된 희생 재료(16)를 적어도 부분적으로 제거할 때, 함께 제거된다.
도 2b에 따라서 확인할 수 있는 것처럼, 본원 방법의 상기 실시형태는, 이를 위해 광빔을 이용하여 다량의 패키징 재료(28)를 제거하지 않고도 [하나 이상의 트렌치(30)로서] 비교적 큰 개구부들/공동부들을 실현하기에 적합하다. 제거 공정 시 희생 재료(16)로의 더 나은 도달 가능성을 위해, 그리고 완전한 프레임 형성에 추가로 희생 재료(16)의 더 나은 에칭을 위해, 마개부(40)의 내부에 예컨대 래스터 또는 국소 개구부의 형태로 추가 트렌치들(30)도 형성될 수 있다.
도 3에는, 하나 이상의 반도체 부품을 패키징하기 위한 방법의 제3 실시형태를 설명하기 위한 개략적 횡단면도가 도시되어 있다.
도 3에 도시된 실시형태의 경우, 하나 이상의 트렌치(30)는 적어도 패키징 재료(28)를 관통해서 광빔에 의해 [패키징 재료(28)에서] 하나 이상의 부분 표면(14)의 후속 부분 차폐부(42)의 부분 프레임의 형태로 형성된다. 이에 이어서, 부분 차폐부(32)와 할당된 부분 표면(14) 사이에 위치하는 희생 재료(16)는 적어도 부분적으로 화학적 또는 물리적 제거 공정에 의해 제거된다. 화학적 또는 물리적 제거 공정 후에 잔존하는 부분 차폐부는, 반도체 장치의 추가 가공 또는 작동 동안, 입자들의 침투에 대해, 또는 부분 차폐부로 부분적으로 덮인 부분 표면(14)에 대한 힘 작용에 대해 기계적 보호를 제공할 수 있다. 이와 동시에, 각각의 부분 표면(14)은 자신의 부분 차폐부(42)를 에워싸는 트렌치(30)를 통해 반도체 부품(12)의 주변 환경과 연결된 상태로 유지되며, 그럼으로써 예컨대 주변 환경의 화학적 구성성분, 주변 환경의 온도, 주변 환경의 공기 중 습도 및/또는 주변 환경에서 우세한 압력과 같은 하나 이상의 주변 환경 정보가 부분 표면(14) 상에 형성된 센서 장치에 의해 검출될 수 있게 된다.
앞에서 기재한 모든 방법에 의해, 하나 이상의 반도체 부품(12)으로서 하나 이상의 센서 부품이 패키징 재료(28)로 패키징될 수 있으며, 하나 이상의 매체 접근부 및/또는 하나 이상의 측정 통로가 하나 이상의 트렌치(30)로서 형성된다.
도 4에는, 반도체 장치의 제1 실시형태의 개략도가 도시되어 있다.
도 4에 개략적으로 도시된 반도체 장치는, 광학적으로 제거 가능한 패키징 재료(28)로 적어도 부분적으로 에워싸인 반도체 부품(12)을 포함하며, 반도체 부품(12)의 하나 이상의 부분 표면(14)은 적어도 패키징 재료(28)를 통과하여 연장되는 하나 이상의 트렌치(30)에 의해 노출된다. 도 4의 반도체 장치는 하나 이상의 반도체 부품(12)을 패키징하기 위한 상기에서 기재한 방법에 의해 패키징 재료(28) 내에 패키징/제조된다. 이는, 특히, 하나 이상의 트렌치(30)에서 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 금속층이 없다는 점에서 확인할 수 있다. [이는, 경우에 따라 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 존재하는 하나 이상의 트렌치(30)의 모든 내부 표면이 금속층에 의해 덮이지 않는/금속층이 없다는 점을 의미한다.] 또한, 하나 이상의 트렌치(30)는 각각 패키징 재료(28)로 형성되고 광 제거 흔적을 가지면서 패키징 재료(28)의 외부 경계면(32)에 접하는 하나 이상의 제1 트렌치 벽면(34)과, 적어도 부분적으로 패키징 재료(28)로 형성되고 충전제 제거 흔적, 에칭 잔여물 및/또는 압흔을 갖는 하나 이상의 제2 트렌치 벽면(36)을 포함한다. 하나 이상의 제2 트렌치 벽면(36)은, 동일한 트렌치(30)의 하나 이상의 제1 트렌치 벽면(34)에 비해, 할당된 부분 표면(14)에 더 가깝게 위치한다. 특히 적어도 부분적으로 패키징 재료로 형성된 하나 이상의 제2 트렌치 벽면(36)은 하나 이상의 볼록한 만곡부 및/또는 하나 이상의 오목한 만곡부를 포함하여 형성될 수 있다. 이전의 광 구조화 가능 층(18a)의 재료 잔여물은 마찬가지로 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 존재할 수 있다. 광 구조화 가능 층(18a)의 재료 잔여물의 압흔도 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 형성될 수 있다.
도 4의 반도체 장치는, 반도체 부품(12)으로서 패키징 재료(28)로 패키징된 센서 부품을 포함할 수 있으며, 하나 이상의 트렌치(30)로서 하나 이상의 매체 접근부 및/또는 하나 이상의 측정 통로를 구비하여 형성될 수 있다. 그러나 도 4의 반도체 장치는 다른 이용 목적들을 위해서도 이용될 수 있다.
도 4에서 확인할 수 있는 것처럼, 하나 이상의 반도체 칩(12)의 (거의) 전체 면이 하나 이상의 트렌치(30)를 통해 노출될 수 있다. 반도체 칩(12)의 각각의 면 은 패키징 재료(28)와 기계적으로 접촉하지 않는다. 그에 따라, 하나 이상의 트렌치(30)는 (특히 가속도 센서를 위한) 응력 분리에도 기여할 수 있다. [여기서 재차 주지할 사항은, 반도체 장치에 인쇄회로기판(24)을 구비할 필요가 없다는 점이다.]
도 5에는, 반도체 장치의 제2 실시형태의 개략도가 도시되어 있다.
화학 검출 센서로서 형성된 도 5의 반도체 장치는, 하나 이상의 노출된 부분 표면(14) 상에 증착된 하나 이상의 물질을 검출하기 위한 하나 이상의 감응 재료(38)를 포함한다. 특히 반도체 장치는 상이한 감응 재료들(38)을 구비한 2개 이상의 트렌치(30)를 포함한다.

Claims (20)

  1. 하나 이상의 반도체 부품(12)을 패키징하는 방법으로서,
    화학적 또는 물리적 용해가 가능한 하나 이상의 희생 재료(16)로 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14)을 덮는 단계;
    희생 재료(16) 상에 광 구조화 가능 재료(18)를 증착하는 단계;
    광학적으로 제거 가능한 패키징 재료(28)로 하나 이상의 반도체 부품(12)을 적어도 부분적으로 에워싸는 단계 - 하나 이상의 부분 표면(14) 상의 희생 재료(16)의 적어도 일부 및 광 구조화 가능 재료(18)의 적어도 일부는 또한 광학적으로 제거 가능한 패키징 재료(28)에 의해 에워싸임 -;
    광빔을 이용하여 광학적으로 제거 가능한 패키징 재료(28)를 관통해서 그리고 희생 재료(16) 상에 증착된 광 구조화 가능 재료(18)의 적어도 일부를 관통해서 연장되는 하나 이상의 트렌치(30)를 형성함으로써 적어도 부분적으로 하나 이상의 반도체 부품(12)의 하나 이상의 부분 표면(14) 상의 희생 재료(16)를 노출시키는 단계; 및
    광학적으로 제거 가능한 패키징 재료(28)가 희생 재료(16)에 비해 더 높은 저항성을 갖는 화학적 또는 물리적 제거 공정을 이용하여, 이전에 노출된 희생 재료(16)를 적어도 부분적으로 제거함으로써 하나 이상의 부분 표면(14)을 적어도 부분적으로 노출시키는 단계;를 포함하고,
    (Ⅰ) (a) 에워싸는 단계와 노출시키는 단계 이전에 수행되는, 희생 재료(16)로 하나 이상의 부분 표면(14)을 덮는 단계 및 희생 재료(16) 상에 광 구조화 가능 재료(18)를 증착하는 단계는, 하나 이상의 반도체 부품(12) 상에 희생 재료층(16a)을 증착하는 단계; 희생 재료층 상에 광 구조화 가능 재료층(18a)을 증착하는 단계; 및 광 구조화 가능 층 및 희생 재료 층의 부분들이 제거되어, 하나 이상의 부분 표면(14) 상에 희생 재료층의 잔여 영역(16b)이 잔존하고 희생 재료층의 잔여 영역 상에 광 구조화 가능 재료의 잔여 영역(18b)이 잔존하는, 광 구조화 가능 재료층 및 희생 재료층을 구조화하는 단계;를 포함하고, (b) 에워싸는 단계는, 광 구조화 가능 재료의 잔여 영역의 적어도 일부 및 희생 재료층의 잔여 영역의 적어도 일부를 에워싸는 단계;를 포함하고, 그리고/또는
    (Ⅱ) 상기 방법은, 감응 재료(38)의 일부는 광 구조화 가능 재료의 적어도 일부에 의해 감응 재료의 일부의 상부에 경계가 정해지고, 광학적으로 제거 가능한 패키징 재료(28)의 일부는 상기 광 구조화 가능 재료의 적어도 일부의 상부에 배열되도록, 감응 재료(38)가 하나 이상의 트렌치의 중심 개방 영역의 바닥을 채우고 하나 이상의 트렌치의 주변 개방 영역을 채우기 위해, 트렌치 내에 하나 이상의 물질을 검출하기 위한 감응 재료(38)를 증착하는 단계;를 더 포함하는, 하나 이상의 반도체 부품의 패키징 방법.
  2. 제1항에 있어서, 하나 이상의 트렌치(30) 각각에 대해,
    (Ⅰ) 각각의 트렌치의 형성은 하나 이상의 부분 표면(14) 중 각각의 대응하는 부분 표면 상의 희생 재료를 노출시키고,
    (Ⅱ) 각각의 트렌치(30)는,
    (a) 광빔을 이용하여, 하나 이상의 제1 트렌치 벽면(34)을 갖도록 형성되고, 제1 트렌치 벽면(34)은,
    (1) 광학적으로 제거 가능한 패키징 재료(28)의 외부 경계면(32)에 접하고,
    (2)광학적으로 제거 가능한 패키징 재료(28)로 형성되고,
    (3) 광 제거 흔적을 갖고,
    (b) 화학적 또는 물리적 제거 공정을 이용하여, 하나 이상의 제2 트렌치 벽면(36)을 갖도록 형성되며, 제2 트렌치 벽면(36)은,
    (1) 각각의 트렌치(30)의 하나 이상의 제1 트렌치 벽면(34)에 비해 상기 하나 이상의 부분 표면(14) 중 각각의 대응하는 것에 더 가깝게 위치하고,
    (2) 적어도 부분적으로 광학적으로 제거 가능한 패키징 재료(28)로 형성되며,
    (3) 충전제 제거 흔적, 에칭 잔여물 및 압흔 중 하나 이상을 구비하여 형성되고,
    (c) 각각의 트렌치(30)의 하나 이상의 제1 트렌치 벽면(34)과 각각의 트렌치(30)의 하나 이상의 제2 트렌치 벽면(36) 사이에 금속층 없이 형성되는, 하나 이상의 반도체 부품의 패키징 방법.
  3. 제2항에 있어서, 하나 이상의 부분 표면(14)을 덮기 위해, 희생 재료(16)의 희생 재료층(16a)이 하나 이상의 반도체 부품(12) 상에 증착되고, 하나 이상의 부분 표면(14)이 상기 희생 재료(16)로 덮인 상태로 유지되도록 구조화되고,
    오목 또는 볼록하며 하나 이상의 부분 표면(14)을 덮고 희생 재료(16)의 하나 이상의 외부 표면이 형성되며, 그럼으로써 광학적으로 제거 가능한 패키징 재료(28)로 적어도 부분적으로 형성된 하나 이상의 제2 트렌치 벽면(36)이 오목 또는 볼록한 만곡부를 포함하여 형성되는, 하나 이상의 반도체 부품의 패키징 방법.
  4. 제3항에 있어서, 희생 재료층(16a)을 구조화하기 위해, 희생 재료층(16a) 상의 광 구조화 가능 층(18a)이 구조화되고,
    상기 광 구조화 가능 층(18a)의 하나 이상의 잔여 영역(18b)은 하나 이상의 트렌치(30)의 형성 시 광빔을 이용하여 부분적으로 제거되며, 그럼으로써 상기 광 구조화 가능 층(18a)의 재료 잔여물은 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에 잔존하는, 하나 이상의 반도체 부품의 패키징 방법.
  5. 제3항에 있어서, 희생 재료층(16a)을 구조화하기 위해, 희생 재료층(16a) 상의 광 구조화 가능 층(18a)이 구조화되고,
    상기 광 구조화 가능 층(18a)의 하나 이상의 잔여 영역(18b)은 하나 이상의 트렌치(30)의 형성 시 광빔을 이용하여 부분적으로 제거되는, 하나 이상의 반도체 부품의 패키징 방법.
  6. 제1항에 있어서, 하나 이상의 반도체 부품(12)은 하나 이상의 센서 부품이고, 하나 이상의 트렌치(30)는 하나 이상의 센서 부품의 하나 이상의 매체 접근부 또는 하나 이상의 측정 통로인, 하나 이상의 반도체 부품의 패키징 방법.
  7. 제6항에 있어서, 하나 이상의 물질을 검출하기 위한 하나 이상의 감응 재료(38)는 하나 이상의 노출된 부분 표면(14) 상에 증착되는, 하나 이상의 반도체 부품의 패키징 방법.
  8. 제1항에 있어서, 광학적으로 제거 가능한 패키징 재료(28)를 관통하여 형성된 하나 이상의 트렌치(30)는 마개부(40)의 프레임의 형태를 포함하고,
    이전에 노출된 희생 재료(16)의 제거 동안 마개부(40)는 또한 화학적 또는 물리적 제거 공정에 의해 적어도 부분적으로 제거되는, 하나 이상의 반도체 부품의 패키징 방법.
  9. 제1항에 있어서, 광학적으로 제거 가능한 패키징 재료(28)를 관통하여 형성된 하나 이상의 트렌치(30)는 하나 이상의 부분 표면(14)의 부분 차폐부(42)의 부분 프레임의 형태를 포함하고,
    부분 차폐부(42)와 각각의 부분 표면(14) 사이에 위치하는 희생 재료(16)는 화학적 또는 물리적 제거 공정에 의해 적어도 부분적으로 제거되는, 하나 이상의 반도체 부품의 패키징 방법.
  10. 제1항에 있어서,
    에워싸는 단계와 노출시키는 단계 이전에 수행되는, 희생 재료(16)로 하나 이상의 부분 표면(14)을 덮는 단계 및 희생 재료(16) 상에 광 구조화 가능 재료(18)를 증착하는 단계는, 하나 이상의 반도체 부품(12) 상에 희생 재료층(16a)을 증착하는 단계; 희생 재료층 상에 광 구조화 가능 재료층(18a)을 증착하는 단계; 및 광 구조화 가능 층 및 희생 재료 층의 부분들이 제거되어, 하나 이상의 부분 표면(14) 상에 희생 재료층의 잔여 영역(16b)이 잔존하고 희생 재료층의 잔여 영역 상에 광 구조화 가능 재료의 잔여 영역(18b)이 잔존하는, 광 구조화 가능 재료층 및 희생 재료층을 구조화하는 단계;를 포함하고,
    에워싸는 단계는, 광 구조화 가능 재료의 잔여 영역의 적어도 일부 및 희생 재료층의 잔여 영역의 적어도 일부를 에워싸는 단계;를 포함하는, 하나 이상의 반도체 부품의 패키징 방법.
  11. 제10항에 있어서, 상기 제거 공정은 중심 개방 영역 및 하나 이상의 주변 개방 영역을 초래하고,
    중심 개방 영역은 하나 이상의 부분 표면으로부터 광 구조화 가능 재료의 잔여 영역을 통해 그리고 상기 광 구조화 가능 재료의 잔여 영역 위의 광학적으로 제거 가능한 패키징 재료를 통해 상향 연장되고,
    하나 이상의 주변 개방 영역은 광 구조화 가능 재료의 잔여 영역의 적어도 일부에 의해 하나 이상의 주변 개방 영역의 상부에 경계가 정해지는 하나 이상의 부분 표면 위에 있고, 광학적으로 제거 가능한 패키징 재료의 일부는 광 구조화 가능 재료의 잔여 영역의 적어도 일부의 상부에 배열되는, 하나 이상의 반도체 부품의 패키징 방법.
  12. 제11항에 있어서,
    상기 방법은, 하나 이상의 트렌치에 감응 재료를 증착하는 단계를 포함하고, 상기 증착하는 단계는 감응 재료가 중심 개방 영역의 바닥을 채우고 하나 이상의 주변 개방 영역을 채우게 하여, 감응 재료의 일부가 광 구조화 가능 재료의 잔여 영역의 적어도 일부에 의해 감응 재료의 일부의 상부에 경계가 정해지고, 광학적으로 제거 가능한 패키징 재료의 일부는 광 구조화 가능 재료의 잔여 영역의 적어도 일부의 상부에 배열되는, 하나 이상의 반도체 부품의 패키징 방법.
  13. 제1항에 있어서, 상기 방법은 감응 재료를 증착하는 단계를 포함하는, 하나 이상의 반도체 부품의 패키징 방법.
  14. 제13항에 있어서, 하나 이상의 물질은 복수의 상이한 물질들을 포함하고, 감응 재료는 하나 이상의 트렌치 중 상이한 트렌치 간에 상이하여, 반도체 부품이 하나 이상의 트렌치 중 대응하는 각각의 트렌치에 의해 복수의 상이한 물질들 중 각각의 물질들을 검출하도록 구성되는, 하나 이상의 반도체 부품의 패키징 방법.
  15. 제13항에 있어서, 감응 재료의 증착은, 이전에 노출된 희생 재료의 적어도 부분적인 제거 후에 수행되고, 증착된 감응 재료의 적어도 일부는 희생 재료의 적어도 일부에 의해 이전에 점유된 공간을 점유하는, 하나 이상의 반도체 부품의 패키징 방법.
  16. 하나 이상의 반도체 센서 부품을 패키징하는 방법으로서,
    화학적 또는 물리적 용해가 가능한 하나 이상의 희생 재료(16)로 하나 이상의 반도체 센서 부품의 하나 이상의 부분 표면(14)을 덮는 단계;
    광학적으로 제거 가능한 패키징 재료(28)로 하나 이상의 반도체 센서 부품을 적어도 부분적으로 에워싸는 단계 - 하나 이상의 부분 표면(14) 상의 희생 재료(16)의 적어도 일부는 또한 광학적으로 제거 가능한 패키징 재료(28)에 의해 에워싸임 -;
    광빔을 이용하여 광학적으로 제거 가능한 패키징 재료(28)를 관통하여 하나 이상의 트렌치(30)를 형성함으로써 적어도 부분적으로 하나 이상의 반도체 센서 부품의 하나 이상의 부분 표면(14) 상의 희생 재료(16)를 노출시키는 단계;
    광학적으로 제거 가능한 패키징 재료(28)가 희생 재료(16)에 비해 더 높은 저항성을 갖는 화학적 또는 물리적 제거 공정을 이용하여, 이전에 노출된 희생 재료(16)를 적어도 부분적으로 제거함으로써 하나 이상의 부분 표면(14)을 적어도 부분적으로 노출시키는 단계; 및
    하나 이상의 노출된 부분 표면 상의 하나 이상의 물질을 검출하기 위한 하나 이상의 감응 재료를 증착하는 단계;를 포함하고,
    하나 이상의 트렌치는 각각이 각각의 매체 접근부 또는 측정 통로인 반도체 센서 부품 당 적어도 2개의 트렌치를 포함하고, 하나 이상의 감응 재료는 상기 반도체 센서 부품 당 적어도 2개의 트렌치에 증착된 상이한 감응 재료들을 포함하는, 하나 이상의 반도체 부품의 패키징 방법.
  17. 반도체 장치로서,
    광학적으로 제거 가능한 패키징 재료(28)에 의해 적어도 부분적으로 에워싸이는 반도체 부품(12)을 포함하고,
    반도체 부품(12)의 하나 이상의 부분 표면(14) 상에 적어도 광학적으로 제거 가능한 패키징 재료(28)를 통해 연장하는 트렌치(30)가 존재하고,
    트렌치(30)는,
    (Ⅰ) (1) 광학적으로 제거 가능한 패키징 재료(28)로 형성되고 광 제거 흔적을 가지며 광학적으로 제거 가능한 패키징 재료(28)의 외부 경계면(32)에 접하는 하나 이상의 제1 트렌치 벽면(34);
    (2) 상기 트렌치(30)의 하나 이상의 제1 트렌치 벽면(34)에 비해 부분 표면(14)에 더 가깝게 그리고 상기 트렌치(30)의 중심으로부터 더 멀게 위치하고 광학적으로 제거 가능한 패키징 재료(28)로 적어도 부분적으로 형성되며 충전제 제거 흔적, 에칭 잔여물 및 압흔 중 하나 이상을 구비하여 형성되는 하나 이상의 제2 트렌치 벽면(36);
    (3) 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이의 광 구조화 가능 재료(18); 및
    (4) 트렌치의 중심 영역의 바닥을 채우고 트렌치의 하나 이상의 주변 영역을 채우는 하나 이상의 물질을 검출하기 위한 감응 재료(38) - 하나 이상의 주변 영역 내의 감응 재료는 광 구조화 가능 재료에 의해 감응 재료의 상부에 경계가 정해짐 -;를 포함하며,
    (Ⅱ) 하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에는 금속층이 없는, 반도체 장치.
  18. 제17항에 있어서, 하나 이상의 제2 트렌치 벽면(36)은 볼록 또는 오목한 만곡부를 포함하여 형성되는, 반도체 장치.
  19. 제17항에 있어서, 반도체 부품(12)은 센서 부품이고, 트렌치(30)는 센서의 하나 이상의 매체 접근부 및 하나 이상의 측정 통로 중 하나 이상을 형성하는, 반도체 장치.
  20. 반도체 장치로서,
    광학적으로 제거 가능한 패키징 재료(28)에 의해 적어도 부분적으로 에워싸이는 반도체 센서 부품을 포함하고,
    반도체 센서 부품의 적어도 부분 표면은, 적어도 광학적으로 제거 가능한 패키징 재료를 통해 연장되며 노출된 부분 표면 상에 증착된 하나 이상의 물질을 검출하기 위한 상이한 감응 재료들을 내부에 갖는 2개 이상의 트렌치에 의해 노출되고,
    2개 이상의 트렌치의 각각의 트렌치는,
    센서 부품의 매체 접근부 및/또는 측정 통로를 형성하고;
    광학적으로 제거 가능한 패키징 재료(28)로 형성되고 광 제거 흔적을 가지며 광학적으로 제거 가능한 패키징 재료(28)의 외부 경계면(32)에 접하는 하나 이상의 제1 트렌치 벽면(34); 및
    상기 각각의 트렌치(30)의 하나 이상의 제1 트렌치 벽면(34)에 비해 대응하는 부분 표면(14)에 더 가깝게 위치하고 광학적으로 제거 가능한 패키징 재료(28)로 적어도 부분적으로 형성되며 충전제 제거 흔적, 에칭 잔여물 및 압흔 중 하나 이상을 구비하여 형성되는 하나 이상의 제2 트렌치 벽면(36);을 포함하며,
    하나 이상의 제1 트렌치 벽면(34)과 하나 이상의 제2 트렌치 벽면(36) 사이에는 금속층이 없는, 반도체 장치.
KR1020187017454A 2015-11-26 2016-11-22 하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치 KR102557238B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015223399.5 2015-11-26
DE102015223399.5A DE102015223399B4 (de) 2015-11-26 2015-11-26 Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung
PCT/EP2016/078410 WO2017089338A1 (de) 2015-11-26 2016-11-22 Verfahren zum verpacken mindestens eines halbleiterbauteils und halbleitervorrichtung

Publications (2)

Publication Number Publication Date
KR20180087307A KR20180087307A (ko) 2018-08-01
KR102557238B1 true KR102557238B1 (ko) 2023-07-19

Family

ID=57389438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017454A KR102557238B1 (ko) 2015-11-26 2016-11-22 하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치

Country Status (7)

Country Link
US (1) US10654716B2 (ko)
EP (1) EP3380433B1 (ko)
KR (1) KR102557238B1 (ko)
CN (1) CN108290732B (ko)
DE (1) DE102015223399B4 (ko)
TW (1) TWI715684B (ko)
WO (1) WO2017089338A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655738B (zh) * 2017-07-26 2019-04-01 台星科股份有限公司 可提升結構強度的晶圓級尺寸封裝結構及其封裝方法
DE102017213351A1 (de) * 2017-08-02 2019-02-07 Robert Bosch Gmbh Sensorvorrichtung und Herstellungsverfahren für eine Sensorvorrichtung mit zumindest einer chemischen oder elektrochemischen Detektiereinrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086455A1 (en) * 2000-12-21 2002-07-04 Martin Franosch Method for the manufacture of micro-mechanical components
US20070275502A1 (en) * 2006-05-26 2007-11-29 Stephen George Air cavity wafer level packaging assembly and method
US20130105920A1 (en) 2011-11-02 2013-05-02 International Business Machines Corporation Semiconductor structure
US20150035091A1 (en) * 2013-07-31 2015-02-05 Stmicroelectronics S.R.I. Process for manufacturing a packaged device, in particular a packaged micro-electro-mechanical sensor, having an accessible structure, such as a mems microphone and packaged device obtained thereby

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
KR100538379B1 (ko) * 2003-11-11 2005-12-21 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
JP5133680B2 (ja) 2004-03-15 2013-01-30 ジョージア・テック・リサーチ・コーポレーション 微小電気機械システム用のパッケージングおよびその製造方法
US8159056B1 (en) * 2008-01-15 2012-04-17 Rf Micro Devices, Inc. Package for an electronic device
US8481365B2 (en) * 2008-05-28 2013-07-09 Nxp B.V. MEMS devices
FR2933390B1 (fr) * 2008-07-01 2010-09-03 Commissariat Energie Atomique Procede d'encapsulation d'un dispositif microelectronique par un materiau getter
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9131325B2 (en) * 2010-08-31 2015-09-08 Freescale Semiconductor, Inc. MEMS device assembly and method of packaging same
DE102010064108A1 (de) 2010-12-23 2012-06-28 Robert Bosch Gmbh Verfahren zur Verpackung eines Sensorchips und dermaßen hergestelltes Bauteil
DE102011084582B3 (de) * 2011-10-17 2013-02-21 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
SG10201805239VA (en) * 2013-12-19 2018-07-30 Agency Science Tech & Res Thin film encapsulation of electrodes
US9818665B2 (en) * 2014-02-28 2017-11-14 Infineon Technologies Ag Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086455A1 (en) * 2000-12-21 2002-07-04 Martin Franosch Method for the manufacture of micro-mechanical components
US20070275502A1 (en) * 2006-05-26 2007-11-29 Stephen George Air cavity wafer level packaging assembly and method
US20130105920A1 (en) 2011-11-02 2013-05-02 International Business Machines Corporation Semiconductor structure
US20150035091A1 (en) * 2013-07-31 2015-02-05 Stmicroelectronics S.R.I. Process for manufacturing a packaged device, in particular a packaged micro-electro-mechanical sensor, having an accessible structure, such as a mems microphone and packaged device obtained thereby

Also Published As

Publication number Publication date
EP3380433A1 (de) 2018-10-03
TWI715684B (zh) 2021-01-11
DE102015223399A1 (de) 2017-06-01
US20180346327A1 (en) 2018-12-06
CN108290732A (zh) 2018-07-17
KR20180087307A (ko) 2018-08-01
CN108290732B (zh) 2023-04-07
WO2017089338A1 (de) 2017-06-01
US10654716B2 (en) 2020-05-19
EP3380433B1 (de) 2020-08-05
TW201722842A (zh) 2017-07-01
DE102015223399B4 (de) 2018-11-08

Similar Documents

Publication Publication Date Title
EP2871152B1 (en) Sensor device
US7250353B2 (en) Method and system of releasing a MEMS structure
JP4708366B2 (ja) ウェハのパッケージング及び個片化の方法
KR20140033211A (ko) 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정
US8828807B1 (en) Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
JP4769353B2 (ja) コンポーネントを製造する方法
US20130193530A1 (en) Semiconductor Component and Corresponding Production Method
US6352935B1 (en) Method of forming a cover cap for semiconductor wafer devices
CN102099282B (zh) 晶圆级封装半导体的方法
EP1717562A1 (en) A method for packaging integrated sensors
KR102557238B1 (ko) 하나 이상의 반도체 부품의 패키징 방법, 그리고 반도체 장치
US9236276B2 (en) Semiconductor device and method for manufacturing the same
US7598118B2 (en) Method of manufacturing semiconductor sensor
US20110221042A1 (en) Semiconductor device and method of fabricating same
US10858245B2 (en) Deposition of protective material at wafer level in front end for early stage particle and moisture protection
JP4675945B2 (ja) 半導体装置
US20070166958A1 (en) Method of wafer level packaging and cutting
CN110534446B (zh) 一种mems晶圆级封装测试的方法
US9437514B2 (en) Semiconductor package with coated side walls and method of manufacture
JP2010139313A (ja) センサ装置の製造方法
JP3385894B2 (ja) 半導体装置の製造方法及び装置
US20180208458A1 (en) Method for manufacturing a microelectronic media sensor assembly, and microelectronic media sensor assembly
KR20100011941A (ko) Ｍｅｍｓ 장치에서의 쏘 파편 감소
US11296016B2 (en) Semiconductor devices and methods and apparatus to produce such semiconductor devices
US20200198966A1 (en) Micromechanical device and method for manufacturing a micromechanical device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right