JPWO2011048862A1 - デバイス実装構造の製造方法 - Google Patents
デバイス実装構造の製造方法 Download PDFInfo
- Publication number
- JPWO2011048862A1 JPWO2011048862A1 JP2011518611A JP2011518611A JPWO2011048862A1 JP WO2011048862 A1 JPWO2011048862 A1 JP WO2011048862A1 JP 2011518611 A JP2011518611 A JP 2011518611A JP 2011518611 A JP2011518611 A JP 2011518611A JP WO2011048862 A1 JPWO2011048862 A1 JP WO2011048862A1
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- substrate
- wiring
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 28
- 239000000758 substrate Substances 0.000 claims abstract description 225
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 92
- 238000005498 polishing Methods 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 16
- 238000005304 joining Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 51
- 239000010408 film Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000002407 reforming Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000035515 penetration Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 239000012809 cooling fluid Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 102000039446 nucleic acids Human genes 0.000 description 2
- 108020004707 nucleic acids Proteins 0.000 description 2
- 150000007523 nucleic acids Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002632 lipids Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09836—Oblique hole, via or bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本願は、2009年10月23日に、日本に出願された特願2009−244395号に基づき優先権を主張し、その内容をここに援用する。
この問題を解決するために、基板の主面と垂直な方向に対して傾けて形成されている貫通配線を備えた貫通配線基板が特許文献1に開示されている。
しかしながら、基板の主面と垂直な方向に対して傾けて形成されている貫通配線を備えた貫通配線基板では、高い位置精度で前記開口部を設けることが困難なことがある。例えば、図17に示すように、貫通配線基板の製造に用いる基板の元の厚さにばらつきがある場合や、該基板の研磨工程における加工精度による厚さのばらつきが生じた場合に、貫通配線基板の厚みが当初の設計した厚さT1ではなく、厚さT2又は厚さT3となることがある。このとき、当該貫通配線の基板の幅方向の長さは、当初の設計した長さL1ではなく、長さL2又は長さL3となってしまう。この場合、図17に示す主面112において、複数の貫通配線による複数の開口部115の相対的な位置関係もずれてしまう。この結果、該主面112に実装すべきデバイスの電極配置と、それに接続すべき該主面112に設けられた開口部115の配置とが、許容範囲以上にずれてしまうことがある。
また、本発明のデバイス実装方法において、前記工程A1、A2、又はA3の後に、前記直線部が設けられた側の主面を物理的又は化学的手段を用いて削り、前記基板の厚みを薄くすることによって、製造される貫通配線基板の厚みを適宜調整できる。ここで、前記工程A1の後に削った場合には、その後の前記工程A2におけるエッチング処理等の時間と、前記工程A3における導体の成膜又は充填等の処理時間とを短くすることができる。さらに、前記工程A3における導体の使用量を減らすことができる。前記工程A2の後に削った場合には、その後の前記工程A3における導体の成膜又は充填等の処理時間を短くすることができる。さらに、前記工程A3における導体の使用量を減らすことができる。前記工程A3の後に削った場合には、該主面に露出した貫通配線をなす導体を、該主面と共に平坦化することができる。
また、本発明のデバイス実装方法において、さらに、前記工程A5を有することにより、該貫通孔に流路を形成することができる。
図1A〜3に本発明の一形態例に係るデバイス実装構造を示す。このデバイス実装構造は、基板10と、この基板10の一方の主面(以下「第1主面」という。)11から他方の主面(以下「第2主面」という。)12に向けて基板10を貫通する複数の貫通孔13の内部に形成された貫通配線16とを有する貫通配線基板19と;複数の電極3を有してかつ、これら電極3が第1主面11に対向するように配置された第1のデバイス1と;第1のデバイス1の各電極3の配置とは配置が異なる複数の電極4を有してかつ、これら電極4が第2主面に対向するように配置された第2のデバイス2と;を備え、各貫通孔13は、第1主面11の、第1のデバイス1の電極3と対応する位置に設けられた第1の導通部214と、第2主面12の、第2のデバイス2の電極4と対向する位置に設けられた第2の導通部215とを有し、第1のデバイス1の各電極3は、第1の導通部214に電気的に接続され、第2のデバイス2の各電極4は、第2の導通部215に電気的に接続されている。
屈曲部41の形状は、基板の厚み方向に沿った断面の形状が角を有するものであってもよく、角を有さない略円弧状のものであってもよい。
まず、図4Aに示すように、後述するレーザー法等により、後に貫通孔13となる領域に改質部46を形成する(工程A1)。改質部46の一端は、後に貫通孔13の開口部14となる。改質部46の他端は、後に貫通孔13の開口部15となる。改質部46は、屈曲部41を有し、該他端から屈曲部41まで延びた直線部分41aと、屈曲部41から該一端まで延びた、第1主面11及び第2主面12に対して傾いて延びた部分とからなる。直線部分41aは、第2主面12に対して垂直な方向、すなわち基板10の厚み方向、に延びている。また、屈曲部41は、第2主面12からt1の深さに位置する。すなわち、直線部分41aの長さは、t1である。
つづいて、後述するめっき法等により、貫通孔13に導体を充填又は成膜して、図4Cに示すように、第1主面11側に露出する第1の導通部114と前記2主面12側に露出する第2の導通部115とを有する貫通配線16を形成する(工程A3)。
そして、例えば機械的研磨法等により、直線部分41aが形成された側の主面である第2主面12側から基板10を研磨して、基板10を所望の厚さにする(工程A5)。このとき、開口部15において第2主面12に露出する前記導体が、研磨によって該第2主面12とともに平坦化される。また、直線部分41aの長さt1は、研磨によって短くなり、t1’となる。その結果、図4Dに示す貫通配線基板19が得られる。
また、基板10に厚みの変動が生じる別の場合として、例えば基板10の元の厚みが想定した厚みよりも厚かった場合、又は基板10の研磨が想定よりも進まなかった場合には、製造された貫通配線基板19の厚みは想定した厚みT1ではなく、T3になることがある(図4D参照)。この場合であっても、貫通配線基板19には、直線部分41が存在するために、第2主面12における開口部15の位置は変動しない。よって、後述の工程A4において、第2のデバイス2の電極4と該導通部215との接続を精度良く、確実に、歩留まり良く行うことができる。
工程A3の後に工程A5を行った場合は、開口部15において第2主面12に露出する前記導体が、研磨によって該第2主面12とともに平坦化されるので好ましい。
また、工程A1の後に工程A5を行った場合は、その後の工程A2におけるエッチング処理等の時間と、工程A3における導体の成膜又は充填等の処理時間とを短くすることができる。さらに、工程A3における導体の使用量を減らすことができる。
また、工程A2の後に工程A5を行った場合は、その後の工程A3における導体の成膜又は充填等の処理時間を短くすることができる。さらに、工程A3における導体の使用量を減らすことができる。
なお、図5Bでは、直線部分42aは、第1主面11に対して垂直な方向、すなわち基板10の厚み方向に延びている。また、屈曲部42は、第1主面11からt2’の深さに位置する。すなわち、直線部分42aの長さはt2’である。
また、貫通配線基板19の有する複数の貫通配線16のうちの、個々の貫通配線の前記t1’同士及びt2’同士の長さは、同じであっても異なっていてもよい。
また、本発明に係る貫通配線基板19では、該複数の貫通配線16をなす各々の貫通孔13は、第1主面11及び第2主面12のうちの少なくとも片方の同一主面側に揃って垂直に開口する同じ長さの直線部分41a及び/又は直線部分42aを有することが好ましい。この場合、全ての貫通孔が同一の主面側に同じ長さの直線部分を有するので、基板10の厚みに変動が生じたとしても、該直線部分をもつ貫通孔と該直線部分が無くなってしまった貫通孔とが、該貫通配線基板19において混在することが無い。このため、接続が精度良く、確実に行われる。
なお、貫通孔13の向きは、基板10の主面11,12に対して垂直な方向から見た平面視によるのではなく、基板10の厚さ方向を含めて三次元的に理解される。例えば図2Aで基板10の中心に対して向かい合った貫通孔13同士は、平面視では向きが同じであるが、図3に示すように、三次元的には第1主面11側から第2主面12側に向かう向きが異なっており、互いに非平行である。
なお、電子デバイスの基材と、電子デバイスが実装される基板との間の線膨張係数差が大きい場合には、実装時の温度によって両者の伸び量が大きく異なるため、電子デバイスの電極とこの電極が接続される基板上の導電部との間に位置ずれが生じやすい。この結果、両者間の精度の高い接続が困難になり、又は、両者間の接続そのものが困難になる場合がある。
これに対し、本発明によれば、基板10の材料としてシリコンやガラスを用いることができる。したがって、たとえば、シリコン基材を用いた電子デバイス1,2を基板10の両主面上に実装する場合、上述した線膨張係数差を小さくすることができる。この結果、電子デバイス1,2の電極と基板10上の導通部との位置ずれが抑制され、両者を位置精度良く接続することができる。
なお、貫通配線16は、貫通孔13内部に導体が完全に充填されて成ることが望ましい。
この際、貫通孔内部に導体を完全に充填する方法として、上述しためっき法、スパッタ法、溶融金属充填法、CVD、超臨界成膜法などのうちいずれか一つの方法を採用することができる。または、これらの方法を適宜組み合わせて用いてもよい。特に孔の長さが長く、形状が複雑である場合には、CVDまたは超臨界成膜法などの孔の深部まで成膜できる方法により導体薄膜を形成すればよい。当該導体薄膜をシード層や接着層として、引き続きめっき法や溶融金属充填法により効率的に貫通孔内部に導体を完全充填することができる。
本形態例の場合、図1Bに示すように、第1主面11側で複数のデバイス1が基板10上に積層されている。このように本形態例によれば、さらなる高密度化が可能である。
前記物理的手段としては、細かい粒径の研磨剤を含む研磨液によって機械的に研磨する方法が挙げられる。また、前記化学的手段としては、基板を腐食することができる溶液やガスを用いてエッチングする方法が挙げられる。
例えば、本形態例の場合、各デバイス1,2の電極3,4と貫通配線16との間は、貫通孔13の開口部14,15に設けられた導電性のランド部17,18と、このランド部17,18上に設けられた、導体(はんだや導電性バンプ等)である接合材5,6によって接続されている。本発明においては、ランド部17,18や接合材5,6は省略しても良い。例えば、電極3,4と貫通配線16とを直接はんだなどで接合しても構わない。
また、図6A及び6Bに示す本形態例の第2変形例に係るデバイス実装構造において、第1のデバイス1の電極配置は、十字状に電極3が並ぶ配置であり、第2のデバイス2の電極配置は、デバイス2の周縁部に電極4が並ぶペリフェラル配置である。
また、図7A及び7Bに示す本形態例の第3変形例に係るデバイス実装構造において、第1のデバイス1の電極配置は、周辺部および十字状に電極3が並ぶ格子型配置であり、第2のデバイス2の電極配置は、デバイス2の周縁部に電極4が並ぶペリフェラル配置である。
ここで、符号A1〜A9は、第1のデバイス1の電極3に接続される第1主面11上のランド部17を表す。また、符号B1〜B9は、第2のデバイス2の電極4に接続される第2主面12上のランド部18を表す。また、符号C1〜C9は、A1〜A9とB1〜B9とを各々接続する貫通配線16を表す。
また、本発明は、以上の例示のみに限定されるものではなく、他の電極配置を組み合わせても構わない。
このように、両デバイス1,2の電極3,4が、それぞれのデバイス1,2上でどのような電極配置(レイアウト)になっていようとも、ほぼ最短で電極3,4間を接続することができるため、デバイスの高速化に寄与する。また、ビルドアップ基板のように多層化をすることなく、貫通配線基板19,19’,19A,19B,19Cの内部で配線間のピッチを変換できるため、効率よく両デバイス1,2の電極3,4間を接続することができる。
流路31を、冷却用流体を流通させる流路として用いる場合、図13A〜15Cに示す流路付き貫通配線基板30,30A,30Bの第1主面11側に第1のデバイスを、第2主面12側に第2のデバイスを、それぞれ実装することにより、流路付き貫通配線基板30,30A,30Bを冷却することができる。これにより、第1のデバイス及び/又は第2のデバイスの電極が高密度に配置されている場合であっても、流路付き貫通配線基板30,30A,30Bの温度上昇を効果的に低減することが可能になる。以下、流路31を、冷却用流体を流通させる流路として用いる場合について説明する。
例えば、図13A〜13Cに示すように、流路31が複数本であっても良い。
また、図14Aに示すように、1本の流路31が基板10全体を冷却できるように蛇行していても良い。
また、図15A〜15Cに示すように、流路31の出入口32,33が基板10の主面12に開口されていても良い。
また、流路31のパターン(経路)や断面形状は、以上の例示のみに限定されるものではなく、適宜設計することが可能である。
本形態例において、図13A等に示すように基板10の主面11,12に平行な流路31が平面視で貫通孔13と重なり合っているように見えても、貫通孔13と流路31とは連通していない。すなわち、基板10の厚さ方向における位置が互いにずれていれば、貫通孔13と流路31とがつながり合うことはない。
ここで、前記工程A5は、前記工程A1及びA2と並行して行うと、当該貫通配線基板の製造効率を高められる。この場合の貫通配線基板30の製造方法の一例を、図16A〜16Fに示す。
さらに必要に応じて、図16Fに示すように、貫通配線16の上下にランド部17,18を形成する。ランド部17,18の形成方法は、めっき法、スパッタ法など、適宜用いることができる。
なお、複数の改質部35,36を形成した後に、すべての改質部35,36をエッチングして貫通孔13や流路31として用いられる貫通孔を形成する必要はない。例えば、一部の改質部35,36をその両端にレジスト等の保護層を設けるなどしてエッチングされないよう保護し、エッチングされる改質部35,36を選択することもできる。これにより、必要な位置にのみ貫通孔13や流路31として用いられる貫通孔を形成することができる。
例えば、あらかじめデバイス1,2のすべての電極3,4に対応するように改質部35を形成した後に、デバイス1,2の使用態様などに応じて電極3,4の一部について貫通配線16を設ける必要がなくなった場合には、その貫通配線16が不要な箇所に対応する改質部35をエッチングされないように保護して、貫通孔13を開口しないようにすることもできる。このように、改質部35を形成する段階では一律に改質部35を形成した後に、エッチングする段階で貫通配線16を形成する位置を選択することができるので、改質部35を形成するレーザー光の照射位置の制御が容易になる。
たとえば、改質部35,36の所望の形状に対応するパターンが記録されたホログラムをフェムト秒レーザーと基板との間に配置し、ホログラムを通してレーザー光を基板に照射することにより、基板の内部に所望の形状を有する改質部を一括形成することができる。その後、当該改質部をエッチングすることで、所望の貫通孔(微細孔)及び/又は流路を形成することができる。
2 第2のデバイス
3,4 電極
10 基板
11 第1主面(一方の主面)
12 第2主面(他方の主面)
13 貫通孔
14 第1の開口部
15 第2の開口部
16 貫通配線
19,19’,19A,19B,19C 貫通配線基板
30,30A,30B 流路付き貫通配線基板
31 流路
35,36 改質部
41,42 屈曲部
41a,42a 直線部
43,46 改質部
また、前記垂直に延びて開口する直線部分に充填又は成膜された導体と、前記傾いて延びた部分に充填又は成膜される導体とは、一体であってもよい。
また、前記基板には、さらに冷却用流体の流路が設けられていてもよい。
また、前記工程A1、A2、又はA3の後に、前記直線部分が設けられた側の主面を物理的又は化学的手段を用いて研磨することにより、前記直線部分の範囲において、前記基板の厚みを薄くしてもよい。
図1A〜3に本発明の一形態例に係るデバイス実装構造を示す。このデバイス実装構造は、単体の基板10と、この基板10の一方の主面(以下「第1主面」という。)11から他方の主面(以下「第2主面」という。)12に向けて基板10を貫通する複数の貫通孔13の内部に形成された貫通配線16とを有する貫通配線基板19と;複数の電極3を有してかつ、これら電極3が第1主面11に対向するように配置された第1のデバイス1と;第1のデバイス1の各電極3の配置とは配置が異なる複数の電極4を有してかつ、これら電極4が第2主面に対向するように配置された第2のデバイス2と;を備え、各貫通孔13は、第1主面11の、第1のデバイス1の電極3と対応する位置に設けられた第1の導通部214と、第2主面12の、第2のデバイス2の電極4と対向する位置に設けられた第2の導通部215とを有し、第1のデバイス1の各電極3は、第1の導通部214に電気的に接続され、第2のデバイス2の各電極4は、第2の導通部215に電気的に接続されている。
貫通孔13は、屈曲部41から第1主面11及び第2主面のうち少なくとも片方の主面に対して垂直に揃って開口する直線部分41aと、屈曲部41から第1主面11及び第2主面12のうち他の片方の主面に対して傾いて延びる部分とを有する。
なお、垂直に延びて開口する直線部分41aに充填又は成膜された導体と、傾いて延びた部分に充填又は成膜される導体とは、一体である。
つづいて、後述するめっき法等により、貫通孔13に導体を充填又は成膜して、図4Cに示すように、第1主面11側に露出する第1の導通部114と前記2主面12側に露出する第2の導通部115とを有する貫通配線16を形成する(工程A3)。なお、前記工程A3においては、直線部分41aと傾いて延びる部分とに、導体を同時に充填又は成膜することができる。
そして、例えば機械的研磨法等により、直線部分41aが形成された側の主面である第2主面12側から基板10を研磨して、直線部分41aの範囲において、基板10を所望の厚さにする(工程A5)。このとき、開口部15において第2主面12に露出する前記導体が、研磨によって該第2主面12とともに平坦化される。また、直線部分41aの長さt1は、研磨によって短くなり、t1’となる。その結果、図4Dに示す貫通配線基板19が得られる。
本願は、2009年10月23日に、日本に出願された特願2009−244395号に基づき優先権を主張し、その内容をここに援用する。
また、前記基板は石英ガラスからなっていてもよい。
また、前記工程A3は、前記直線部分と前記傾いて延びる部分とに、前記導体を同時に充填又は成膜してもよい。
また、前記工程A1、A2、又はA3の後に、前記直線部分が設けられた側の主面を物理的又は化学的手段を用いて研磨することにより、前記直線部分の範囲において、前記基板の厚みを薄くしてもよい。
本願は、2009年10月23日に、日本に出願された特願2009−244395号に基づき優先権を主張し、その内容をここに援用する。
また、前記基板は石英ガラスからなっていてもよい。
また、前記工程A3は、前記直線部分と前記傾いて延びる部分とに、前記導体を同時に充填又は成膜してもよい。
また、本発明のデバイス実装構造の製造方法において、前記工程A1、A2、又はA3の後に、前記直線部が設けられた側の主面を物理的又は化学的手段を用いて削り、前記基板の厚みを薄くすることによって、製造される貫通配線基板の厚みを適宜調整できる。ここで、前記工程A1の後に削った場合には、その後の前記工程A2におけるエッチング処理等の時間と、前記工程A3における導体の成膜又は充填等の処理時間とを短くすることができる。さらに、前記工程A3における導体の使用量を減らすことができる。前記工程A2の後に削った場合には、その後の前記工程A3における導体の成膜又は充填等の処理時間を短くすることができる。さらに、前記工程A3における導体の使用量を減らすことができる。前記工程A3の後に削った場合には、該主面に露出した貫通配線をなす導体を、該主面と共に平坦化することができる。
また、本発明のデバイス実装構造の製造方法において、さらに、前記工程A5を有することにより、該貫通孔に流路を形成することができる。
前記物理的手段としては、細かい粒径の研磨剤を含む研磨液によって機械的に研磨する方法が挙げられる。また、前記化学的手段としては、基板を腐食することができる溶液やガスを用いてエッチングする方法が挙げられる。
例えば、本形態例の場合、各デバイス1,2の電極3,4と貫通配線16との間は、貫通孔13の開口部14,15に設けられた導電性のランド部17,18と、このランド部17,18上に設けられた、導体(はんだや導電性バンプ等)である接合材5,6によって接続されている。本発明においては、ランド部17,18や接合材5,6は省略しても良い。例えば、電極3,4と貫通配線16とを直接はんだなどで接合しても構わない。
Claims (5)
- 基板と、この基板の一方の主面である第1主面から他方の主面である第2主面に向けて前記基板を貫通する複数の貫通孔の内部に形成された複数の貫通配線とを有する貫通配線基板と;
複数の電極を有してかつ、これら電極が前記第1主面に対向するように配置された第1のデバイスと;
この第1のデバイスの各電極の配置とは配置が異なる複数の電極を有してかつ、これら電極が前記第2主面に対向するように配置された第2のデバイスと;
を備えたデバイス実装構造であって、
前記各貫通配線は、前記第1主面の、前記第1のデバイスの電極に対応する位置に設けられた第1の導通部と、前記第2主面の、前記第2のデバイスの電極に対応する位置に設けられた第2の導通部とを有し、
前記第1のデバイスの各電極は、前記第1の導通部に電気的に接続され、
前記第2のデバイスの各電極は、前記第2の導通部に電気的に接続されており、
前記各貫通配線は、前記第1主面及び前記第2主面のうちの少なくとも一方から垂直に延びる直線部を有する
ことを特徴とするデバイス実装構造。 - 前記基板の内部に、流路が設けられていることを特徴とする請求項1に記載のデバイス実装構造。
- 基板と、この基板の一方の主面である第1主面から他方の主面である第2主面に向けて前記基板を貫通する複数の貫通孔の内部に形成された複数の貫通配線とを有する貫通配線基板を介して、複数の電極を有する第1のデバイスと、この第1のデバイスの各電極の配置とは配置が異なる複数の電極を有する第2のデバイスとを電気的に接続するデバイス実装方法であって、
前記第1主面の、前記第1のデバイスの各電極に対応する位置に露呈する一端と、前記第2主面の、前記第2のデバイスの各電極に対応する位置に露呈する他端とを有する複数の改質部を形成する工程A1と;
前記複数の改質部が形成された領域に前記複数の貫通孔を形成する工程A2と;
前記各貫通孔内に導体を充填又は成膜することにより、前記第1主面側に露出する第1の導通部と前記2主面側に露出する第2の導通部とを有する複数の貫通配線を形成する工程A3と;
前記第1のデバイスを前記基板の前記第1主面に対向するように配置してこの第1のデバイスの各電極を対応する前記第1の導通部に接合するとともに、前記第2のデバイスを前記基板の前記第2主面に対向するように配置してこの第2のデバイスの各電極を対応する前記第2の導通部に接合する工程A4と;
を有し、
前記工程A1は、前記第1主面及び前記第2主面のうちの少なくとも一方から垂直に延びる直線部を設けるステップと、この直線部に連結されてかつ、前記第1主面及び前記第2主面の双方に対して傾いて延びる部分を設けるステップとを有する
ことを特徴とするデバイス実装方法。 - 前記直線部が設けられた主面を物理的又は化学的手段を用いて研磨することにより、前記基板の厚みを薄くする工程をさらに有することを特徴とする請求項3に記載のデバイス実装方法。
- 前記基板の内部に、流路を形成する工程A5をさらに有することを特徴とする請求項3又は4に記載のデバイス実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011518611A JP5085787B2 (ja) | 2009-10-23 | 2010-08-04 | デバイス実装構造の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244395 | 2009-10-23 | ||
JP2009244395 | 2009-10-23 | ||
PCT/JP2010/063184 WO2011048862A1 (ja) | 2009-10-23 | 2010-08-04 | デバイス実装構造およびデバイス実装方法 |
JP2011518611A JP5085787B2 (ja) | 2009-10-23 | 2010-08-04 | デバイス実装構造の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012129375A Division JP5384700B2 (ja) | 2009-10-23 | 2012-06-06 | デバイス実装構造およびデバイス実装構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5085787B2 JP5085787B2 (ja) | 2012-11-28 |
JPWO2011048862A1 true JPWO2011048862A1 (ja) | 2013-03-07 |
Family
ID=43897894
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011518611A Expired - Fee Related JP5085787B2 (ja) | 2009-10-23 | 2010-08-04 | デバイス実装構造の製造方法 |
JP2012129375A Expired - Fee Related JP5384700B2 (ja) | 2009-10-23 | 2012-06-06 | デバイス実装構造およびデバイス実装構造の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012129375A Expired - Fee Related JP5384700B2 (ja) | 2009-10-23 | 2012-06-06 | デバイス実装構造およびデバイス実装構造の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120261177A1 (ja) |
EP (1) | EP2493273A4 (ja) |
JP (2) | JP5085787B2 (ja) |
CN (1) | CN102577637A (ja) |
WO (1) | WO2011048862A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140254120A1 (en) * | 2009-10-23 | 2014-09-11 | Fujikura Ltd. | Device packaging structure and device packaging method |
EP2600411B1 (en) * | 2010-07-26 | 2019-08-21 | Hamamatsu Photonics K.K. | Method for manufacturing light-absorbing substrate and method for manufacturing die for manufacturing light-absorbing substrate |
JP5389264B2 (ja) * | 2010-07-26 | 2014-01-15 | 浜松ホトニクス株式会社 | レーザ加工方法 |
JP5509332B2 (ja) * | 2010-07-26 | 2014-06-04 | 浜松ホトニクス株式会社 | インターポーザの製造方法 |
JP5693074B2 (ja) * | 2010-07-26 | 2015-04-01 | 浜松ホトニクス株式会社 | レーザ加工方法 |
JP5893351B2 (ja) * | 2011-11-10 | 2016-03-23 | キヤノン株式会社 | プリント回路板 |
US20140374847A1 (en) * | 2013-06-20 | 2014-12-25 | Honeywell International Inc. | Packaging method for mems devices |
JP6958240B2 (ja) * | 2017-10-31 | 2021-11-02 | 株式会社村田製作所 | 回路基板、無線通信デバイス、および回路基板の作製方法 |
US11482471B2 (en) * | 2019-02-27 | 2022-10-25 | Intel Corporation | Thermal management solutions for integrated circuit packages |
TWI727651B (zh) * | 2020-02-10 | 2021-05-11 | 仁寶電腦工業股份有限公司 | 多層線路板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251646A (ja) * | 1988-03-31 | 1989-10-06 | Nissan Motor Co Ltd | 半導体構造 |
JPH0613755A (ja) * | 1992-06-29 | 1994-01-21 | Hitachi Ltd | セラミック多層配線基板とその製造方法 |
JP3785661B2 (ja) * | 1995-11-06 | 2006-06-14 | カシオ計算機株式会社 | 両面配線基板の製造方法および半導体装置の製造方法 |
US6140144A (en) * | 1996-08-08 | 2000-10-31 | Integrated Sensing Systems, Inc. | Method for packaging microsensors |
WO2003043085A2 (en) * | 2001-11-13 | 2003-05-22 | International Business Machines Corporation | Electronic device carrier adapted for transmitting high frequency signals |
US6713866B2 (en) * | 2002-04-22 | 2004-03-30 | Agilent Technologies, Inc. | Cooling of optoelectronic elements |
JP2005191075A (ja) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | 中継基板及びその製造方法、中継基板付き基板 |
JP2006303360A (ja) * | 2005-04-25 | 2006-11-02 | Fujikura Ltd | 貫通配線基板、複合基板及び電子装置 |
JP4745741B2 (ja) * | 2005-07-12 | 2011-08-10 | 日本特殊陶業株式会社 | 中継基板、及びマイクロチップ搭載装置 |
JP2007096246A (ja) * | 2005-08-30 | 2007-04-12 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
JP4879536B2 (ja) * | 2005-09-13 | 2012-02-22 | 株式会社フジクラ | 複合基板及びその製造方法、並びに電子装置 |
US7553752B2 (en) * | 2007-06-20 | 2009-06-30 | Stats Chippac, Ltd. | Method of making a wafer level integration package |
JP4444995B2 (ja) * | 2007-08-10 | 2010-03-31 | 有限会社ナプラ | 基板配線用導電性組成物、回路基板及び電子デバイス |
JP2009176926A (ja) * | 2008-01-24 | 2009-08-06 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
JP2010080816A (ja) * | 2008-09-29 | 2010-04-08 | Elpida Memory Inc | 半導体素子および半導体素子の製造方法 |
-
2010
- 2010-08-04 EP EP10824714.9A patent/EP2493273A4/en not_active Withdrawn
- 2010-08-04 CN CN2010800477788A patent/CN102577637A/zh active Pending
- 2010-08-04 JP JP2011518611A patent/JP5085787B2/ja not_active Expired - Fee Related
- 2010-08-04 WO PCT/JP2010/063184 patent/WO2011048862A1/ja active Application Filing
-
2012
- 2012-04-20 US US13/452,362 patent/US20120261177A1/en not_active Abandoned
- 2012-06-06 JP JP2012129375A patent/JP5384700B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011048862A1 (ja) | 2011-04-28 |
JP5384700B2 (ja) | 2014-01-08 |
US20120261177A1 (en) | 2012-10-18 |
JP5085787B2 (ja) | 2012-11-28 |
EP2493273A1 (en) | 2012-08-29 |
JP2012178611A (ja) | 2012-09-13 |
EP2493273A4 (en) | 2013-10-16 |
CN102577637A (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085787B2 (ja) | デバイス実装構造の製造方法 | |
JP5085788B2 (ja) | デバイス実装構造 | |
JP4942857B2 (ja) | デバイス実装構造およびデバイス実装方法 | |
TWI656615B (zh) | 三維整合之散熱增益型半導體組體及其製作方法 | |
TWI694612B (zh) | 半導體模組 | |
TWI619210B (zh) | 介電材凹穴內設有半導體元件之面朝面半導體組體 | |
JP2022133310A (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
TWI585926B (zh) | 設有加強層及整合雙路由電路之半導體組體及製作方法 | |
WO2012153839A1 (ja) | 貫通配線基板、電子デバイスパッケージ、及び電子部品 | |
CN106664795A (zh) | 结构体及其制造方法 | |
JP2008053430A (ja) | 半導体装置およびその製造方法 | |
TWI819134B (zh) | 高密度基板及具有其之堆疊矽封裝組件 | |
US20120103677A1 (en) | Through wiring substrate and manufacturing method thereof | |
US20140254120A1 (en) | Device packaging structure and device packaging method | |
TWI439192B (zh) | 貫通配線基板、電子元件封裝體、及電子零件(一) | |
JP2006261382A (ja) | 多層配線板及びその製造方法 | |
KR101068305B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
JP2005191336A (ja) | 半導体チップおよびその製造方法 | |
KR20090051997A (ko) | 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법 | |
JP2017069411A (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5085787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |