JP2017041650A - 貫通電極基板及び貫通電極基板を用いた半導体装置 - Google Patents
貫通電極基板及び貫通電極基板を用いた半導体装置 Download PDFInfo
- Publication number
- JP2017041650A JP2017041650A JP2016222391A JP2016222391A JP2017041650A JP 2017041650 A JP2017041650 A JP 2017041650A JP 2016222391 A JP2016222391 A JP 2016222391A JP 2016222391 A JP2016222391 A JP 2016222391A JP 2017041650 A JP2017041650 A JP 2017041650A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- hole
- electrode substrate
- substrate
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
第1面の第1開口と第2面の第2開口とを貫通する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在し、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
第1面の第1開口と第2面の第2開口とを貫通し、前記第1開口と前記第2開口との間に第1部分並びに前記第1部分及び前記第1開口より平面視における面積が大きい第2部分を有する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳するようにしてもよい。
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳しないようにしてもよい。
前記第2面側の前記気体放出部が前記充填物に接触する面積が、前記第1面側の前記気体放出部が前記充填物に接触する面積よりも大きいようにしてもよい。
第1実施形態に係る本発明の貫通電極基板100の構成について、図1を参照して説明する。図1(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図1(B)は、図1(A)のA−A’線の断面図である。なお、図1(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第2実施形態に係る本発明の貫通電極基板200の構成について、図2を参照して説明する。図2(A)は、本実施形態に係る本発明の貫通電極基板200を上面から見た平面図である。図2(B)は、図2(A)のA−A’線の断面図である。なお、図2(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板200の一部を示している。
第3実施形態に係る本発明の貫通電極基板300の構成について、図3を参照して説明する。図3(A)は、本実施形態に係る本発明の貫通電極基板300を上面から見た平面図である。図3(B)は、図3(A)のA−A’線の断面図である。なお、図3(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板300の一部を示している。
第4実施形態に係る本発明の貫通電極基板400の構成について、図4を参照して説明する。図4(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図4(B)は、図4(A)のA−A’線の断面図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板400の一部を示している。
図5(A)は、本実施形態に係る本発明の貫通電極基板100の断面図である。また、図5(B)は、図5(A)における104fの部分の拡大図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第6実施形態に係る本発明の貫通電極基板100の構成について、図6を参照して説明する。図6(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図6(B)は、図4(A)のA−A’線の断面図である。なお、図6(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第7実施形態に係る本発明の貫通電極基板100の構成について、図7を参照して説明する。図7(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図7(B)は、図7(A)のA−A’線の断面図である。なお、図7(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第8実施形態に係る本発明の半導体装置1000の構成について、図12〜14を参照して説明する。本実施形態においては、上述した第1〜第7実施形態における貫通電極基板を用いた半導体装置1000について説明する。
102、202、302、402 基板
104、204、304、404 貫通孔
105、205、305、405 充填物
106、108、206、208、306、308、406、408 絶縁層
207、409 導電膜
307、407 絶縁層
110、112、210、212、310、312、410、412 ビア(開口)
Claims (10)
- 第1面の第1開口と第2面の第2開口とを貫通する貫通孔を有する絶縁性の基板と、
前記貫通孔の内部に配置された導電層と、を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在する貫通電極基板。 - 第1面の第1開口と第2面の第2開口とを貫通し、前記第1開口と前記第2開口との間に第1部分並びに前記第1部分及び前記第1開口より平面視における面積が大きい第2部分を有する貫通孔を有する絶縁性の基板と、
前記貫通孔の内部に配置された導電層と、を備える貫通電極基板。 - 前記基板は、ガラス基板である、請求項1または2に記載の貫通電極基板。
- 前記第1面及び前記第2面の何れか一方に露出する前記導電層に接触するように配置された気体放出部を有する請求項1または請求項2に記載の貫通電極基板。
- 前記気体放出部は、前記貫通孔内の気体を外部に放出させる絶縁性樹脂である請求項4に記載の貫通電極基板。
- 前記絶縁性樹脂は、ポリイミドまたはベンゾシクロブテンを含んでいる請求項5に記載の貫通電極基板。
- 前記第1面に配置された第1配線と、
前記第2面に配置された第2配線と、をさらに備え、
前記導電層は、前記第1配線と前記第2配線とを電気的に接続する、請求項3から請求項6のいずれか一項に記載の貫通電極基板。 - 前記導電層は、前記貫通孔の内部を充填する、請求項7に記載の貫通電極基板。
- 前記導電層は、前記貫通孔の内部の側壁に配置され、
前記貫通孔の前記導電層の内側には間隙が設けられている、請求項7に記載の貫通電極基板。 - 前記間隙に配置された充填材をさらに備える、請求項9に記載の貫通電極基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222391A JP6372546B2 (ja) | 2016-11-15 | 2016-11-15 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222391A JP6372546B2 (ja) | 2016-11-15 | 2016-11-15 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015227286A Division JP6044697B2 (ja) | 2015-11-20 | 2015-11-20 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132572A Division JP6642642B2 (ja) | 2018-07-12 | 2018-07-12 | 貫通電極基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017041650A true JP2017041650A (ja) | 2017-02-23 |
JP6372546B2 JP6372546B2 (ja) | 2018-08-15 |
Family
ID=58206672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222391A Active JP6372546B2 (ja) | 2016-11-15 | 2016-11-15 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6372546B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JP2002305360A (ja) * | 2001-01-30 | 2002-10-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2010118645A (ja) * | 2008-10-16 | 2010-05-27 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2010171377A (ja) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
US20120235969A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Thin film through-glass via and methods for forming same |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
-
2016
- 2016-11-15 JP JP2016222391A patent/JP6372546B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JP2002305360A (ja) * | 2001-01-30 | 2002-10-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
JP2010118645A (ja) * | 2008-10-16 | 2010-05-27 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2010171377A (ja) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | 貫通電極基板及びその製造方法 |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
US20120235969A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Thin film through-glass via and methods for forming same |
Also Published As
Publication number | Publication date |
---|---|
JP6372546B2 (ja) | 2018-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5846185B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
US11791256B2 (en) | Package substrate and method of fabricating the same | |
US8686565B2 (en) | Stacked chip assembly having vertical vias | |
US8685793B2 (en) | Chip assembly having via interconnects joined by plating | |
JP2019511120A (ja) | バックサイドドリリング埋込みダイ基板 | |
JP2009141169A (ja) | 半導体装置 | |
JP2008109094A (ja) | 素子搭載用基板および半導体モジュール | |
JP6992797B2 (ja) | 貫通電極基板 | |
JP4293563B2 (ja) | 半導体装置及び半導体パッケージ | |
JP2009224617A (ja) | 配線基板 | |
JP2010206021A (ja) | 電子部品実装構造体、およびその製造方法 | |
JP6372546B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6044697B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
JP6642642B2 (ja) | 貫通電極基板 | |
JP7294394B2 (ja) | 貫通電極基板 | |
JP3687445B2 (ja) | 半導体装置の製造方法 | |
JP2005101186A (ja) | 積層型半導体集積回路 | |
JP6379786B2 (ja) | 貫通電極基板、配線基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6372546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |