JP6642642B2 - 貫通電極基板 - Google Patents
貫通電極基板 Download PDFInfo
- Publication number
- JP6642642B2 JP6642642B2 JP2018132572A JP2018132572A JP6642642B2 JP 6642642 B2 JP6642642 B2 JP 6642642B2 JP 2018132572 A JP2018132572 A JP 2018132572A JP 2018132572 A JP2018132572 A JP 2018132572A JP 6642642 B2 JP6642642 B2 JP 6642642B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- hole
- present
- filler
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 215
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000945 filler Substances 0.000 description 117
- 239000000463 material Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000000203 mixture Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000007599 discharging Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000035515 penetration Effects 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005488 sandblasting Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Structure Of Printed Boards (AREA)
Description
第1面の第1開口と第2面の第2開口とを貫通する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在し、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
第1面の第1開口と第2面の第2開口とを貫通し、前記第1開口と前記第2開口との間に第1部分並びに前記第1部分及び前記第1開口より平面視における面積が大きい第2部分を有する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳するようにしてもよい。
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳しないようにしてもよい。
前記第2面側の前記気体放出部が前記充填物に接触する面積が、前記第1面側の前記気体放出部が前記充填物に接触する面積よりも大きいようにしてもよい。
第1実施形態に係る本発明の貫通電極基板100の構成について、図1を参照して説明する。図1(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図1(B)は、図1(A)のA−A’線の断面図である。なお、図1(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第2実施形態に係る本発明の貫通電極基板200の構成について、図2を参照して説明する。図2(A)は、本実施形態に係る本発明の貫通電極基板200を上面から見た平面図である。図2(B)は、図2(A)のA−A’線の断面図である。なお、図2(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板200の一部を示している。
第3実施形態に係る本発明の貫通電極基板300の構成について、図3を参照して説明する。図3(A)は、本実施形態に係る本発明の貫通電極基板300を上面から見た平面図である。図3(B)は、図3(A)のA−A’線の断面図である。なお、図3(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板300の一部を示している。
第4実施形態に係る本発明の貫通電極基板400の構成について、図4を参照して説明する。図4(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図4(B)は、図4(A)のA−A’線の断面図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板400の一部を示している。
図5(A)は、本実施形態に係る本発明の貫通電極基板100の断面図である。また、図5(B)は、図5(A)における104fの部分の拡大図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第6実施形態に係る本発明の貫通電極基板100の構成について、図6を参照して説明する。図6(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図6(B)は、図4(A)のA−A’線の断面図である。なお、図6(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第7実施形態に係る本発明の貫通電極基板100の構成について、図7を参照して説明する。図7(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図7(B)は、図7(A)のA−A’線の断面図である。なお、図7(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
第8実施形態に係る本発明の半導体装置1000の構成について、図12〜14を参照して説明する。本実施形態においては、上述した第1〜第7実施形態における貫通電極基板を用いた半導体装置1000について説明する。
102、202、302、402 基板
104、204、304、404 貫通孔
105、205、305、405 充填物
106、108、206、208、306、308、406、408 絶縁層
207、409 導電膜
307、407 絶縁層
110、112、210、212、310、312、410、412 ビア(開口)
Claims (7)
- 第1面の第1開口と第2面の第2開口とを貫通する貫通孔を有する基板と、
前記貫通孔の内部に配置された第1導電層と、を備え、
前記第2開口は前記第1開口よりも大きく、
断面視において、前記貫通孔の側壁は変曲点を有し、
前記変曲点は、前記第1面と前記第2面との中間よりも前記第1面側にあり、
前記変曲点において、前記側壁は、前記第1面に直交する方向に対して傾斜した傾斜面を有し、
前記傾斜面は、前記第2面側を向いている貫通電極基板。 - 前記貫通孔には、前記第1開口と前記変曲点との間に、平面視における面積が最も小さい最小開口部がある、請求項1に記載の貫通電極基板。
- 前記貫通孔には、前記変曲点と前記第2開口との間に、平面視における面積が最も大きい最大開口部がある、請求項1又は2に記載の貫通電極基板。
- 前記基板の前記第1面側に設けられ、前記第1導電層に接続された第2導電層と、
前記第2導電層の上に設けられ、開口が設けられた第1絶縁層と、をさらに備え、
平面視において、前記開口は前記貫通孔に重ならない、請求項1乃至3のいずれか一に記載の貫通電極基板。 - 前記側壁と前記第1導電層との間の第2絶縁層をさらに有する、請求項1乃至4のいずれか一に記載の貫通電極基板。
- 前記基板は絶縁性を有する、請求項1乃至5のいずれか一に記載の貫通電極基板。
- LSI基板と、半導体チップと、請求項1乃至6のいずれか一に記載の貫通電極基板と、を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132572A JP6642642B2 (ja) | 2018-07-12 | 2018-07-12 | 貫通電極基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132572A JP6642642B2 (ja) | 2018-07-12 | 2018-07-12 | 貫通電極基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222391A Division JP6372546B2 (ja) | 2016-11-15 | 2016-11-15 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019236195A Division JP6992797B2 (ja) | 2019-12-26 | 2019-12-26 | 貫通電極基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018166221A JP2018166221A (ja) | 2018-10-25 |
JP2018166221A5 JP2018166221A5 (ja) | 2018-12-06 |
JP6642642B2 true JP6642642B2 (ja) | 2020-02-05 |
Family
ID=63922999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132572A Active JP6642642B2 (ja) | 2018-07-12 | 2018-07-12 | 貫通電極基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6642642B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197811A (ja) * | 2001-12-27 | 2003-07-11 | Hitachi Ltd | ガラス基板及びその製造方法、並びに配線基板、半導体モジュール |
CN101785103B (zh) * | 2007-07-05 | 2011-12-28 | Aac微技术有限公司 | 低阻抗晶圆穿孔 |
-
2018
- 2018-07-12 JP JP2018132572A patent/JP6642642B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018166221A (ja) | 2018-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5846185B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
US8686565B2 (en) | Stacked chip assembly having vertical vias | |
US8835223B2 (en) | Chip assembly having via interconnects joined by plating | |
JP4581768B2 (ja) | 半導体装置の製造方法 | |
JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
JP2010232659A (ja) | 3次元エレクトロニクス・パッケージ | |
JP2009141169A (ja) | 半導体装置 | |
JP6992797B2 (ja) | 貫通電極基板 | |
JP2010206021A (ja) | 電子部品実装構造体、およびその製造方法 | |
JP2009224617A (ja) | 配線基板 | |
JP6642642B2 (ja) | 貫通電極基板 | |
JP7294394B2 (ja) | 貫通電極基板 | |
US8063481B2 (en) | High-speed memory package | |
JP6372546B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
JP6044697B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
JP3687445B2 (ja) | 半導体装置の製造方法 | |
CN119133128A (zh) | 一种转接板结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6642642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |