KR20110001157A - 반도체 제조용 테이프 및 이를 갖는 반도체 패키지 - Google Patents
반도체 제조용 테이프 및 이를 갖는 반도체 패키지 Download PDFInfo
- Publication number
- KR20110001157A KR20110001157A KR1020090058562A KR20090058562A KR20110001157A KR 20110001157 A KR20110001157 A KR 20110001157A KR 1020090058562 A KR1020090058562 A KR 1020090058562A KR 20090058562 A KR20090058562 A KR 20090058562A KR 20110001157 A KR20110001157 A KR 20110001157A
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- semiconductor
- adhesive layer
- tape body
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
본 발명은 반도체 제조용 테이프 및 이를 갖는 반도체 패키지를 개시한다. 개시된 본 발명에 따른 반도체 제조용 테이프는, 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체와, 상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층 및 상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층을 포함한다.
Description
본 발명은 반도체 제조용 테이프 및 이를 갖는 반도체 패키지에 관한 것으로서, 보다 상세하게는, 본딩와이어의 휨 현상을 방지할 수 있는 반도체 제조용 테이프 및 이를 갖는 반도체 패키지에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체칩 및 반도체칩을 포함하는 반도체 패키지가 개발되고 있다.
일반적으로 반도체 패키지의 반도체칩은 EMC(Epoxy molding compound)에 의하여 몰딩되고, 이에 따라, 상기 반도체칩은 외부로부터 인가되는 충격 및 진동과 같은 스트레스로부터 보호된다.
그러나, 상기 몰딩시 본딩와이어의 휨(Warpage) 현상이 발생될 수 있을 뿐만 아니라, 인접한 본딩와이어간의 원하지 않는 전기적 단락이 발생되는 문제가 있다.
한편, 최근 전자산업 기술 개발의 주요 추세 중 하나는 소형화와 경량화이다. 이러한 추세속에 반도체 패키지에 있어서도 패키지의 크기를 칩 수준으로 축소하기 위한 이른바 칩 스케일 패키지(Chip scale package) 또는 칩 사이즈 패키 지(Chip size package)라 불리는 패키징 기술이 개발되고 있다.
아울러, 칩 레벨이 아닌 웨이퍼 레벨에서 전기 입출력 단자의 위치를 바꾸는 회로 재배선(Redistribution layer; 이하 'RDL' 이라 칭함) 공정이 도입되고 있으나, 이는, 도금용 감광막 패터닝 작업, 시드 메탈 증착 공정, 도금 공정 및 스트립, 습식 식각 공정 및 무전해 금 공정 등의 약 8단계의 전체 공정을 수행하여 제조함에 따라, 패키지 제조 공정시간, 제조 장비 및 제조 설비 등의 비용이 크다는 제약이 있으며, 실질적으로 그 이용이 어렵게 되었다.
본 발명은 본딩와이어의 휨(Warpage) 현상이 방지되도록 할 수 있는 반도체 제조용 테이프 및 이를 갖는 반도체 패키지를 제공한다.
또한, 본 발명은 공정 단순화를 통해 제조 공정 시간 및 공정 비용을 절감할 수 있도록 하는 반도체 제조용 테이프 및 이를 갖는 반도체 패키지를 제공한다.
일 견지에서, 본 발명의 실시예에 따른 반도체 제조용 테이프는, 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체와, 상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층 및 상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층을 포함한다.
여기서, 상기 제2접착층은 상기 제1접착층보다 얇은 두께를 갖는다.
상기 테이프 몸체는 폴리이미드(Polyimide)로 이루어진다.
다른 견지에서, 본 발명의 실시예에 따른 반도체 패키지는, 본드핑거를 갖는 기판과, 상기 기판 상에 부착되며, 본딩패드를 구비한 적어도 하나 이상의 반도체칩과, 상기 기판의 본드핑거와 각 반도체칩의 본딩패드를 상호 연결하는 본딩와이어 및 상기 각 반도체칩 상에 부착되며, 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체와, 상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층 및 상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층으로 구성된 반도체 제조용 테이프를 포함하며, 상기 반도체 제조용 테이프는, 본딩패드를 노출시키는 홀을 구비하고, 상기 본딩와이어는 상기 반도체 제조용 테이프의 제1접착층 내에 침투하여 배치되는 것을 특징으로 한다.
여기서, 상기 제2접착층은 상기 제1접착층보다 얇은 두께를 갖는다.
상기 테이프 몸체는 폴리이미드로 이루어진다.
상기 반도체칩과 본딩와이어 및 접착 테이프를 포함한 기판 면을 밀봉하는 봉지제 및 상기 기판의 타면에 부착된 실장 부재를 더 포함한다.
본 발명은 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체와, 상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층 및 상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층으로 구성된 반도체 제조용 테이프를 이용하여 반도체 패키지를 구현함으로써, RDL 공정을 이용하지 않아도 되므로 공정 단계를 단순화시켜 그에 따른 제조 공정 시간 및 공정 비용을 절감할 수 있다.
또한, 본 발명은 본딩와이어가 상기 반도체 제조용 테이프 내에 배치되도록 할 수 있기 때문에, 몰딩시 상기 본딩와이어가 휘어 인접한 본딩와이어간의 원하지 않는 전기적 단락 발생을 방지할 수 있고, 그래서, 반도체 소자 특성 및 제조 수율을 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 제조용 테이프를 설명하기 위해 도시한 단면도이다.
도시된 바와 같이, 본 발명의 반도체 제조용 테이프(116)는, 테이프 몸체(110), 제1접착층(112) 및 제2접착층(114)의 다층 구조를 가지며, 본딩패드(도시안됨)를 노출시키는 홀(도시안됨)을 구비하고 있다.
상기 테이프 몸체(110)는 제1면 및 상기 제1면에 대향하는 제2면을 가지며, 상기 테이프 몸체(110)의 상기 제1면 상에는 열에 의해 소프트한 재질로 변하는 제1접착층(112)이 배치된다. 그리고, 상기 테이프 몸체(110)의 상기 제2면 상에는 제2접착층(114)이 배치된다.
여기서, 상기 제2접착층(114)은 상기 제1접착층(112)보다 얇은 두께를 갖는다. 상기 테이프 몸체(110)는 본딩와이어(도시안됨)가 상기 제2접착층(114)으로 침투(Penetration)되는 것을 방지하기 위해 단단한 재질로 형성됨이 바람직하다. 예를 들어, 상기 테이프 몸체(110)는 폴리이미드(Polyimide)와 같은 합성 수지로 구 성한다.
상기 제2접착층(114)은 열이 인가되면 상기 본딩와이어의 침투가 가능한 소프트한(Soft) 재질로 변하는 특성을 갖기 때문에, 상기 본딩와이어를 고정시킬 수 있으므로, 이를 통해, 몰딩시 상기 본딩와이어의 휨 및/또는 뒤틀림을 방지할 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 3은 본 발명의 실시예에 따른 반도체 패키지에서의 반도체 제조용 테이프를 설명하기 위해 도시한 평면도로서, 이를 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 본 발명에 따른 반도체 패키지(100)는, 기판(102), 반도체칩(106), 본딩와이어(W), 반도체 제조용 테이프(116), 봉지제(130) 및 실장 부재(132)를 포함한다.
상기 기판(102)은, 예를 들어, 상면의 양쪽 가장자리에 배치된 다수의 본드핑거(104)를 구비한다. 여기서, 상기 본드핑거(104)는, 평면상에서 보았을 때, 직사각형 형상을 갖는다.
상기 반도체칩(106)은 상기 기판(102) 상에 부착되며, 상면에 내부회로부와 전기적으로 연결된 본딩패드(108)가 구비된다. 이러한 반도체칩(106)은 스택 패키지를 구현하도록 상기 반도체 제조용 테이프(116)의 개재하에 적어도 하나 이상이 부착될 수 있다.
상기 본딩와이어(W)는 상기 기판(102)의 본드핑거(104)와 반도체칩(106)의 본딩패드(108)를 상호 연결하도록 배치되어 있으며, 이러한 본딩와이어(W)는 후술 될 반도체 제조용 테이프(116)의 제2접착층(114) 내에 침투하여 배치될 수 있다.
상기 반도체 제조용 테이프(116)는 상기 각 반도체칩(106) 상에 부착되며, 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체(110)와, 상기 테이프 몸체(110)의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층(112) 및 상기 테이프 몸체(110)의 상기 제2면 상에 형성되는 제2접착층(114)으로 구성된다.
여기서, 상기 제2접착층(114)은 상기 제1접착층(112)보다 얇은 두께를 가지며, 상기 테이프 몸체(110)는 본딩와이어(도시안됨)가 상기 제2접착층(114)으로 침투(Penetration)되는 것을 방지하기 위해 단단한 재질로 형성됨이 바람직하다. 예를 들어, 상기 테이프 몸체(110)는 합성 수지를 포함할 수 있으며, 테이프 몸체(110)로서 사용될 수 있는 합성 수지의 예로서는 폴리이미드(Polyimide)를 들 수 있다.
한편, 상기 반도체 제조용 테이프(116)는, 도 3에 도시된 바와 같이, 본딩패드(108)를 노출시키는 홀(H)을 구비할 수 있다.
상기 봉지제(130)는 상기 반도체칩(106)과 본딩와이어(W) 및 반도체 제조용 테이프(116)를 포함한 기판(102)의 면을 밀봉하여 외부로부터 인가되는 충격 및 진동과 같은 스트레스로부터 보호하는 기능을 하며, 상기 봉지제(130)는, 예를 들어, EMC(Epoxy molding compound)를 포함한다.
상기 실장 부재(132)는, 도시하지 않았으나, 상기 기판(102) 하면에 구비된 볼 랜드에 부착되며, 예를 들어, 구 형상을 갖는 도전 볼일 수 있다.
이후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 접착 테이프를 갖는 반도체 패키지를 완성한다.
전술한 바와 같은, 본 발명에 따른 반도체 패키지는, 열이 인가되면 본딩와이어가 잘 침투될 수 있도록 소프트해지는 특성을 갖는 반도체 제조용 테이프를 이용함으로써, 상기 본딩와이어를 고정시킬 수 있는 효과를 갖는다.
이를 통해, 본 발명에 따른 반도체 패키지는, 반도체칩을 외부 스트레스로부터 보호하기 위한 몰딩시 상기 본딩와이어가 휘어 인접한 본딩와이어간의 원하지 않는 전기적 단락을 방지할 수 있는 효과를 갖는다.
또한, 본 발명에 따른 반도체 패키지는, RDL 공정을 이용하지 않아도 되므로 공정 단계를 단순화시켜 그에 따른 제조 공정 시간 및 공정 비용을 용이하게 구현할 수 있는 효과를 갖는다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 제조용 테이프를 설명하기 위해 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 3은 본 발명의 실시예에 따른 반도체 패키지에서의 반도체 제조용 테이프를 설명하기 위해 도시한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 패키지 102 : 기판
104 : 본드핑거 106 : 반도체칩
108 : 본딩패드 W : 본딩와이어
110 : 테이프 몸체 112 : 제1접착층
114 : 제2접착층 116 : 반도체 제조용 테이프
130 : 봉지제 132 : 실장 부재
Claims (7)
- 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체;상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층; 및상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층;을 포함하는 반도체 제조용 테이프.
- 제 1 항에 있어서,상기 제2접착층은 상기 제1접착층보다 얇은 두께를 갖는 것을 특징으로 하는 반도체 제조용 테이프.
- 제 1 항에 있어서,상기 테이프 몸체는 폴리이미드(Polyimide)로 이루어진 것을 특징으로 하는 반도체 제조용 테이프.
- 본드핑거를 갖는 기판;상기 기판 상에 부착되며, 본딩패드를 구비한 적어도 하나 이상의 반도체칩;상기 기판의 본드핑거와 각 반도체칩의 본딩패드를 상호 연결하는 본딩와이어; 및상기 각 반도체칩 상에 부착되며, 제1면 및 상기 제1면에 대향하는 제2면을 갖는 테이프 몸체와, 상기 테이프 몸체의 상기 제1면 상에 형성되며, 열에 의해 소프트한 재질로 변하는 제1접착층 및 상기 테이프 몸체의 상기 제2면 상에 형성되는 제2접착층으로 구성된 반도체 제조용 테이프;를 포함하며,상기 반도체 제조용 테이프는, 본딩패드를 노출시키는 홀을 구비하고,상기 본딩와이어는 상기 반도체 제조용 테이프의 제1접착층 내에 침투하여 배치되는 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서,상기 제2접착층은 상기 제1접착층보다 얇은 두께를 갖는 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서,상기 테이프 몸체는 폴리이미드로 이루어진 것을 특징으로 하는 반도체 패키지.
- 제 4 항에 있어서,상기 반도체칩과 본딩와이어 및 접착 테이프를 포함한 기판 면을 밀봉하는 봉지제; 및상기 기판의 타면에 부착된 실장 부재;를 더 포함하는 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090058562A KR20110001157A (ko) | 2009-06-29 | 2009-06-29 | 반도체 제조용 테이프 및 이를 갖는 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090058562A KR20110001157A (ko) | 2009-06-29 | 2009-06-29 | 반도체 제조용 테이프 및 이를 갖는 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110001157A true KR20110001157A (ko) | 2011-01-06 |
Family
ID=43609757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090058562A KR20110001157A (ko) | 2009-06-29 | 2009-06-29 | 반도체 제조용 테이프 및 이를 갖는 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110001157A (ko) |
-
2009
- 2009-06-29 KR KR1020090058562A patent/KR20110001157A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
| KR100618892B1 (ko) | 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지 | |
| US9396982B2 (en) | Semiconductor device carrier for fine pitch packaging miniaturization and manufacturing method thereof | |
| KR101983186B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR20190079065A (ko) | 인터포저 기판 및 반도체 패키지 | |
| US20090308647A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| US20190279925A1 (en) | Semiconductor package structure and method of making the same | |
| US6873040B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| KR20080094251A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| KR20090055316A (ko) | 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법 | |
| KR20070057038A (ko) | 반도체 소자를 패키징하기 위한 방법 | |
| KR20020077709A (ko) | 반도체패키지 | |
| JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
| KR20090031315A (ko) | 휨 발생이 없는 칩을 구비한 집적회로 패키지 시스템 | |
| KR100826988B1 (ko) | 인쇄회로기판 및 이를 이용한 플립 칩 패키지 | |
| KR101858954B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US20040188818A1 (en) | Multi-chips module package | |
| KR101837514B1 (ko) | 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지 | |
| US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| KR100713931B1 (ko) | 고속 및 고성능의 반도체 패키지 | |
| KR101286571B1 (ko) | 반도체 패키지 제조방법 및 반도체 패키지 | |
| KR20090032225A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |