CN111952155A - 半导体装置及其制造方法和半导体集成电路 - Google Patents
半导体装置及其制造方法和半导体集成电路 Download PDFInfo
- Publication number
- CN111952155A CN111952155A CN202010852170.8A CN202010852170A CN111952155A CN 111952155 A CN111952155 A CN 111952155A CN 202010852170 A CN202010852170 A CN 202010852170A CN 111952155 A CN111952155 A CN 111952155A
- Authority
- CN
- China
- Prior art keywords
- wafer
- insulating layer
- substrate
- bonding
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims description 41
- 238000000059 patterning Methods 0.000 claims description 31
- 239000011148 porous material Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 187
- 239000010410 layer Substances 0.000 description 168
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 230000003287 optical effect Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 8
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 8
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0215—Bonding to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0215—Bonding to the substrate
- H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本公开涉及半导体技术领域，特别涉及一种半导体装置的制造方法，包括：在包括顺序堆叠的第一衬底、第一绝缘层以及半导体层的第一晶片的所述第一绝缘层上，形成第二绝缘层；在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔，所述多个排气孔对应于外延片的键合区域；将预定材料填充在所述多个排气孔中；在所述第一晶片的背离所述第一衬底的一侧，将所述第一晶片键合到第二晶片；完全移除所述第一衬底；去除所述多个排气孔中所填充的所述预定材料；以及将所述外延片键合到所述第一晶片。
Description
技术领域
本公开涉及半导体技术领域，特别涉及半导体装置及其制造方法和半导体集成电路。
背景技术
硅光子技术利用光信号代替电信号来传输数据。它提供了高集成度、高传输速率、低功耗等优点，并且因此被认为是有前景的技术。然而，受限于硅基材料的低发光效率和弱光电效应，激光器和调制器等有源器件的性能一直难以提升。如果将优良的光电材料与硅基光器件集成在一起，既能利用硅基光器件低成本、低损耗、高集成度等优势，又能利用异质材料的优良光电特性，制造出性能良好的激光器和调制器等有源器件。
基于此，半导体晶片直接键合作为异质集成的一种重要方法越来越被人们所重视。但是，当两个半导体晶片通直接接触键合时，键合界面将产生气体副产物，例如H2。这些气体副产物若无法及时去除，将在键合界面处形成气泡/空洞，降低键合强度，从而最终影响键合良率。
在此部分中描述的方法不一定是之前已经设想到或采用的方法。除非另有指明，否则不应假定此部分中描述的任何方法仅因其包括在此部分中就被认为是现有技术。类似地，除非另有指明，否则此部分中提及的问题不应认为在任何现有技术中已被公认。
发明内容
根据本公开的一方面，提供一种半导体装置的制造方法，包括：在包括顺序堆叠的第一衬底、第一绝缘层以及半导体层的第一晶片的所述第一绝缘层上，形成第二绝缘层；在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔，所述多个排气孔对应于外延片的键合区域；将预定材料填充在所述多个排气孔中；在所述第一晶片的背离所述第一衬底的一侧，将所述第一晶片键合到第二晶片；完全移除所述第一衬底；去除所述多个排气孔中所填充的所述预定材料；以及将所述外延片键合到所述第一晶片。
根据本公开的一方面，提供一种半导体装置，包括：第一晶片，所述第一晶片包括第一绝缘层、第二绝缘层以及至少一个半导体器件并且具有相对设置的第一键合面和第二键合面，其中，所述第一绝缘层和所述第二绝缘层中具有从所述第二绝缘层的靠近第二晶片的表面延伸至所述第二键合面的多个排气孔，所述多个排气孔对应于所述第二键合面的键合区域；第二晶片，键合至所述第一晶片的第一键合面；以及外延片，键合至所述第一晶片的第二键合面的键合区域。
根据本公开的一方面，提供一种半导体集成电路，包括如上所述的半导体装置。
附图说明
附图示例性地示出了实施例并且构成说明书的一部分，与说明书的文字描述一起用于讲解实施例的示例性实施方式。所示出的实施例仅出于例示的目的，并不限制权利要求的范围。在所有附图中，相同的附图标记指代类似但不一定相同的要素。
图1是示出根据示例性实施例的半导体装置的制造方法的流程图；
图2-图15是示出根据本公开示例性实施例的通过图1的方法的各个步骤形成的示例结构的示意图；
图16是根据本公开示例性实施例的半导体集成电路的简化框图；
图17是根据本公开另一示例性实施例的半导体集成电路的简化框图。
具体实施方式
将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。
诸如“在…下面”、“在…之下”、“较下”、“在…下方”、“在…之上”、“较上”等等之类的空间相对术语在本文中可以为了便于描述而用来描述如图中所图示的一个元件或特征与另一个(些)元件或特征的关系。将理解的是，这些空间相对术语意图涵盖除了图中描绘的取向之外在使用或操作中的器件的不同取向。例如，如果翻转图中的器件，那么被描述为“在其他元件或特征之下”或“在其他元件或特征下面”或“在其他元件或特征下方”的元件将取向为“在其他元件或特征之上”。因此，示例性术语“在…之下”和“在…下方”可以涵盖在…之上和在…之下的取向两者。诸如“在…之前”或“在…前”和“在…之后”或“接着是”之类的术语可以类似地例如用来指示光穿过元件所依的次序。器件可以取向为其他方式(旋转90度或以其他取向)并且相应地解释本文中使用的空间相对描述符。另外，还将理解的是，当层被称为“在两个层之间”时，其可以是在该两个层之间的唯一的层，或者也可以存在一个或多个中间层。
本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合，并且短语“A和B中的至少一个”是指仅A、仅B、或A和 B两者。
将理解的是，当元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”、“耦合到另一个元件或层”或“邻近另一个元件或层”时，其可以直接在另一个元件或层上、直接连接到另一个元件或层、直接耦合到另一个元件或层或者直接邻近另一个元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接到另一个元件或层”、“直接耦合到另一个元件或层”、“直接邻近另一个元件或层”时，没有中间元件或层存在。然而，在任何情况下“在…上”或“直接在…上”都不应当被解释为要求一个层完全覆盖下面的层。
本文中参考本公开的理想化实施例的示意性图示(以及中间结构)描述本公开的实施例。正因为如此，应预期例如作为制造技术和/或公差的结果而对于图示形状的变化。因此，本公开的实施例不应当被解释为限于本文中图示的区的特定形状，而应包括例如由于制造导致的形状偏差。因此，图中图示的区本质上是示意性的，并且其形状不意图图示器件的区的实际形状并且不意图限制本公开的范围。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
硅光子技术是基于硅基衬底(如SiGe衬底、Si衬底、SOI衬底)，利用现有CMOS 工艺进行光器件开发和集成的技术。硅光子技术本身具备一套相对完整的光学元器件系统，包括各类无源器件、以及激光器、电光调制器和光电探测器等有源器件。然而，受限于硅基材料的低发光效率和弱光电效应，激光器、调制器和探测器等有源器件的性能一直难以提升。如果将优良的异质材料与硅基光器件集成在一起，既能利用硅基光器件低成本、低损耗、高集成度等优势，又能利用异质材料的优良光电特性，制造出性能良好的激光器、调制器和探测器等有源器件。
针对硅基材料，异质材料是指与硅的晶格常数失配较大的材料。较高的晶格失配会增加异质材料在硅基衬底上外延生长的位错密度，并且异质材料与硅的热膨胀系数差异较大，会导致外延生长冷却后形成大量的反相畴界缺陷，对异质材料的性能产生很大影响。
根据相关技术，晶片键合技术不受两种晶片材料的晶格和晶向限制，可以很好地实现晶格失配的两种晶片的结合，同时保持两种晶片的性能。
基于此，硅光子技术可以通过键合方法来将优良的异质材料与硅基光器件集成在一起，从而能够克服受限于硅基材料的低发光效率和弱光电效应而无法提升有源器件性能的问题。所述异质材料例如可以但不限于为Ⅲ-Ⅴ族化合物半导体、铌酸锂。利用Ⅲ-Ⅴ族化合物半导体可以制造性能优良的激光器，利用铌酸锂可以制造性能优良的调制器。但是，当两个晶片直接接触键合时，键合界面将产生气体副产物，例如H2。这些气体副产物若无法及时取出，将在界面处形成气泡/空洞，降低键合强度，从而影响键合良率。
为了解决上述技术问题，本公开提供一种半导体装置的制造方法，该方法在晶片的正面制作工艺中，以其衬底为刻蚀阻挡层，在绝缘层中形成深度均匀可控的多个排气孔并且填充预定材料，以能够为背面键合外延片提供深度均匀的多个排气通道，并且不会影响正面制作工艺。在完全去除该晶片的衬底之后，去除排气孔中所填充的预定材料以形成深度均匀的多个排气通道，并在该晶片的背面键合外延片。由此，通过键合工艺在晶片的背面集成外延片时，能够形成深度均匀可控的多个排气孔，从而在将外延片键合至晶片的背面时，键合界面产生的气体副产物能够通过排气孔扩散到绝缘层中而被吸收，提高键合强度，提升键合良率。另外，深度均匀的多个排气孔还能够使得键合过程中排气均匀，提高键合质量。
本公开中，晶片可以不包括任何有源器件和/或无源器件，也可以包括已经制作完成的有源器件和/或无源器件，或者包括尚未进行图案化的功能膜。外延片是一种晶片，仅是为了便于描述和理解，不具有限定作用。
本公开的技术方案不局限于适用于硅基光器件，也可以适用于其它半导体器件，例如，CMOS器件、射频器件和存储器等等，通过采用本发明的技术方案也能够保证在半导体器件的背面键合外延片时的键合强度和质量，提升键合良率。
可以理解的是，对于硅基光器件，异质材料是相对硅基材料而言。对于其它半导体器件，衬底的材料不局限于为硅基材料，也可以为其它半导体材料。相应地，异质材料也可以相对其它半导体材料而言为异质，即异质材料与其它半导体材料的晶格常数失配较大。
如本文使用的，术语“晶片”可以表示经切割的晶圆的晶片，或者可以指示未经切割的晶圆的晶片。类似地，术语晶片和外延片可以互换使用，除非这种互换会引起冲突。应当理解，术语“层”包括薄膜，除非另有说明，否则不应当解释为指示垂直或水平厚度。
以下将以硅基光器件为例，结合附图对根据本公开实施例的半导体装置的制造方法进行进一步描述。
图1是示出根据本公开示例性实施例的半导体装置的制造方法的流程图。如图1所示，所述制造方法可以包括：步骤S101、在包括顺序堆叠的第一衬底、第一绝缘层以及半导体层的第一晶片的所述第一绝缘层上，形成第二绝缘层；步骤S102、在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔，所述多个排气孔对应于外延片的键合区域；步骤S103、将预定材料填充在所述多个排气孔中；步骤S104、在所述第一晶片的背离所述第一衬底的一侧，将所述第一晶片键合到第二晶片；步骤S105、完全移除所述第一衬底；步骤S106、去除所述多个排气孔中所填充的所述预定材料；以及步骤S107、将所述外延片键合到所述第一晶片。由此，在第一晶片的正面制作工艺中，通过以第一晶片的第一衬底为刻蚀阻挡层，能够形成深度均匀可控的多个排气孔并且填充预定材料。在完全去除第一晶片的衬底之后，去除多个排气孔中所填充的预定材料，以形成排气通道。从而在第一晶片的背面键合外延片时能够保证晶片与外延片的键合强度，并且由于多个排气通道的深度均匀能够使得键合过程中排气均匀，提高键合质量，进而提升键合良率。
第一晶片的正面可以是指在其上形成有各种硅基无源器件和/或有源器件的表面，而第一晶片的背面是指与所述正面相对的另一面。所述硅基无源器件可以包括硅波导、硅光栅等。有源器件可以包括以下中的至少其中之一：激光器、调制器和探测器。
第一晶片采用绝缘体上半导体衬底。如图2所示，绝缘体上半导体衬底210包括顺序堆叠的第一衬底211、第一绝缘层212以及半导体层213。绝缘体上半导体衬底210可以是任何类型的绝缘体上半导体衬底。在一些实施例中，绝缘体上半导体衬底210可以是绝缘体上硅(silicon-on-insulator，SOI)衬底。SOI衬底商业上可容易获得，并且对于集成光子器件具有良好的特性。在这样的实施例中，第一衬底211可以由任何适当的材料(例如，硅或锗硅)制成。在示例中，第一衬底211可以具有约725um的厚度。第一绝缘层212可以由任何适当的绝缘材料(例如，二氧化硅、氮氧化硅或氮化硅)制成，并且在一些实施例中，可以被一般地称为埋氧化物(BOX)层。在示例中，第一绝缘层 212可以具有约2um的厚度。半导体层213可以被称为半导体器件层，其中形成各种半导体组件。在一些实施例中，半导体层213可以由硅制成，但是本公开不限于此。在示例中，半导体层213可以具有约220nm的厚度。在本上下文中，参考图2所示的取向，第一绝缘层212的上侧可被称为第一晶片的正面，并且第一绝缘层212的下侧可被称第一晶片的为背面。
根据一些实施例，如图3所示，可以但不限于对半导体层213进行图案化以形成光栅耦合器(图中未示出)和光波导214等无源器件，例如还可以形成调制器215和探测器等有源器件。
根据一些实施例，在半导体层213由硅制成的实施例中，可以利用任何适当的微加工工艺(例如，体硅加工工艺)来制作光栅耦合器。在体硅加工工艺的情况下，按照设计图案在半导体(硅)层213中选择性地去除一部分硅材料，形成所设计的微型三维结构。具体地，形成光栅耦合器的图案化工艺可以包括刻蚀，例如湿法刻蚀和干法刻蚀。根据在刻蚀液中沿不同晶向的刻蚀速率，湿法刻蚀可以分为各向同性刻蚀和各向异性刻蚀。干法刻蚀采用物理方法(例如，溅射、离子刻蚀)或化学方法(例如，反应离子刻蚀)。
在一些实施例中，还可以对半导体层213进行图案化以形成光波导214。光波导214可以与光栅耦合器光学耦合。光波导214可以被形成为脊形光波导，其包括作为较厚的内脊区和内脊区两侧较薄的外脊区，但是本公开不限于此。附加地或可替换地，各种各样的其他光子器件可以形成在半导体层213中，例如，端面耦合器、波导交叉器或分束器。还可以形成各种各样的基于光波导的有源器件，例如，电光调制器、热光调制器、电吸收调制器或光探测器。
在半导体层213被图案化之后，半导体层213的被移除的部分可以由适当的介电材料(例如，二氧化硅、氮氧化硅或氮化硅)填充，以防止半导体层213中出现空洞。在示例中，二氧化硅可以通过高密度等离子体(HDP)沉积工艺沉积在经图案化的半导体层 213中。
在一些实施例中，如图4所示，第二绝缘层216可以为被填充在半导体层213的被移除的部分的介电材料。可以理解的是，图4中示意的第二绝缘层为单层结构，仅是为了举例说明。第二绝缘层的层数不限于一层，可以根据具体的应用和/或需求，包括两层或更多层介电层。
在形成第二绝缘层216之后，执行步骤S102，以在第一绝缘层212和第二绝缘层216中形成延伸至所述第一衬底表面的多个排气孔20，如图4所示。从而能够以第一衬底211 为刻蚀阻挡层，形成深度一致的多个排气孔20，并且通过控制第二绝缘层216的厚度，能够调整多个排气孔20的深度。在一些实施例中，可以对第一绝缘层212和第二绝缘层 216进行图案化，以在第一绝缘层212和第二绝缘层216中形成多个排气孔20，从而能够提供足够的厚度，以利用多个绝缘层来形成所需形状的排气孔。对第一绝缘层212和第二绝缘层216的图案化工艺可以包括刻蚀工艺，例如湿法刻蚀和干法刻蚀。根据在刻蚀液中沿不同晶向的刻蚀速率，湿法刻蚀可以分为各向同性刻蚀和各向异性刻蚀。干法刻蚀采用物理方法(例如，溅射、离子刻蚀)或化学方法(例如，反应离子刻蚀)。可以通过控制刻蚀工艺的参数，例如刻蚀次数、每次刻蚀的时间、每次刻蚀的刻蚀功率、每次刻蚀的刻蚀液浓度等，来控制刻蚀工艺所形成的排气孔的形状，以获得所需形状的排气孔。
根据一些实施例，所述多个排气孔20的靠近所述外延片一端的孔径可以小于靠近所述第二晶片一端的孔径。在示例中，所述多个排气孔20的靠近所述外延片一端的孔径可以为最小。也就是说，在以第一晶片210的第一衬底211为刻蚀阻挡层，在第一绝缘层212 和第二绝缘层216中形成的多个排气孔为上大下小的形状。由此，在完全去除第一衬底之后，在第一晶片的背面键合外延片时，多个排气孔在提供排气通道的同时，还能够减小对第一晶片和外延片直接接触面积的影响，提高第一晶片和外延片的键合强度。其中，方位“上”和“下”是参见图2-图7所示意的方向，仅是为了便于描述和理解，并不作为一种限定。
在一些实施例中，在第一绝缘层212和第二绝缘层216中形成延伸至第一衬底211表面的多个排气孔可以包括：对第一绝缘层212和第二绝缘层216进行图案化，以在第一绝缘层212和第二绝缘层216中形成上大下小的多个排气孔20。由此，能够利用第一绝缘层212和第二绝缘层216提供足够的厚度，以形成上大下小的排气孔。
在一个示例性实施例中，如图4所示，多个排气孔20可以为“T”型孔。在这种情况下，根据一些实施例，在第一绝缘层212和第二绝缘层216中形成延伸至第一衬底211 表面的多个排气孔20可以包括：利用第一构图工艺对所述第二绝缘层216或者对第一绝缘层212和第二绝缘层216两者进行图案化，以形成所述“T”型孔的大孔径部分；以及利用第二构图工艺对所述第一绝缘层进行图案化，以形成所述“T”型孔的小孔径部分。从而能够利用两次构图工艺形成“T”型排气孔。图4中示意的第一构图工艺形成的“T”型孔的大孔径部分延伸至第一绝缘层212中，可以理解的是，第一构图工艺形成的“T”型孔的大孔径部分也可以仅位于第二绝缘层216中。另外，受到刻蚀工艺本身精度的影响，对第二绝缘层216进行图案化的刻蚀工艺可能会出现过刻现象，也会对第一绝缘层 212造成部分刻蚀而导致“T”型孔的大孔径部分延伸至第一绝缘层212中。
需要说明的是，上大下小的排气孔的形状不局限于为“T”型。例如，如图5所示，所述多个排气孔20也可以为梯形孔。在这种情况下，根据一些实施例，在第一绝缘层212 和第二绝缘层216中形成延伸至第一衬底211表面的多个排气孔20可以包括：利用一次构图工艺同时对第一绝缘层212和第二绝缘层216进行图案化，以形成梯形的排气孔20。对所述第一绝缘层和所述第二绝缘层的图案化可以包括刻蚀工艺。在刻蚀工艺中，当刻蚀厚度较厚时，越靠上的部分由于刻蚀时间较长形成的孔径通常较大。从而能够利用多层绝缘层提供较大的厚度，以利用一次构图工艺形成上大下小的梯形孔。可以理解的是，所述排气孔也可以为其它形状，只要能够满足排气孔的靠近外延片的一端(即靠近第一衬底211的一端)的孔径小于靠近所述第二晶片一端的孔径即可。
在第一晶片的正面形成多个排气孔20之后，如图6所示，可以在所述多个排气孔20中填充预定材料，从而能够在第一晶片的正面制作工艺中形成所需形状的排气孔，并且不会影响第一晶片的正面制作工艺。在完全去除第一衬底211之后，可以去除多个排气孔中所填充的预定材料来形成排气通道。相对于在完全去除第一衬底211之后再对第一绝缘层212进行图案化来形成排气孔，由于没有刻蚀阻挡层，无法保证多个排气孔的深度均匀可控，本公开的技术方案通过在第一晶片的正面以第一衬底为刻蚀阻挡层对第一绝缘层和第二绝缘层进行图案化，能够形成深度均匀可控的排气孔。另外，通过预先在多个排气孔20中填充预定材料还能够为第一晶片正面的各种有源器件和/或无源器件的制作工艺提供平坦表面，不影响第一晶片的正面制作工艺。在一些实施例中，所述预定材料可以选择任何适当的材料(例如硅、锗或锗硅)，只要在去除多个排气孔中所填充的预定材料时，不会对所述第一绝缘层和第二绝缘层产生影响即可，从而能够在去除所填充的预定材料之后保持排气孔的形状不变。
在所述多个排气孔中填充预定材料之后，可以在第一晶片的正面形成其它所需的层结构。例如在第二绝缘层216的背离第一绝缘层212的一侧形成彼此堆叠的多个绝缘层219以及电极结构217和218。电极结构217和218可以分别通过相应的接触孔与调制器 215的两极电连接，如图7所示。在图7的示例中，电极结构217和218可以被形成为两层金属的堆叠，但是在其他实施例中，电极结构217和218可以被形成为更少或更多层金属，各层金属可以通过填充有导电材料(例如，铜)的接触孔彼此电连接。由多个绝缘层219中的至少其中之一形成两个金属层间的介电层(IMD)，以在金属层之间提供电绝缘。在示例中，金属层间的介电层可以为氮化硅和二氧化硅的层叠结构。因为氮化硅具有较好的钝化效果，但是其沉积之后，界面处的缺陷密度较高。二氧化硅具有劣于氮化硅的钝化效果，但是其沉积之后，界面处的缺陷密度较低。因此，采用氮化硅和二氧化硅的叠层结构提供了二者的组合优点，从而能够得到良好的层间绝缘效果。
根据一些实施例，在第一晶片的正面制作工艺完成之后，执行步骤S104、在第一晶片的背离第一衬底211的一侧，将所述第一晶片键合到第二晶片220。由此，第二晶片能够为在第一晶片背面的集成工艺提供承载，如图8所示。在图8的示例中，可以将第一晶片翻转后与第二晶片220进行键合。
第二晶片220可以与第一晶片的尺寸配合，即，第二晶片可以为切割的晶片，也可以为未切割的晶片，从而能够保护第一晶片正面形成的各种器件。根据一些实施例，可以在第二晶片的承载衬底的与第一晶片键合的表面形成第三绝缘层(图中未示出)，对第三绝缘层进行图案化以形成延伸至载体衬底的排气通道，从而能够提高第一晶片和第二晶片的键合强度。所述承载衬底例如可以为硅基衬底。在示例中，第三绝缘层可以为单层结构，也可以包括两层或两层以上的介电层。在示例中，第三绝缘层中的排气通道的靠近第一晶片一端的孔径可以小于相对的另一端的孔径。在示例中，第三绝缘层中的排气通道的靠近第一晶片一端的孔径可以为最小。从而能够在提供排气通道的同时，减小对键合接触面积的影响，进一步提高第一晶片和第二晶片的键合强度。
在一个示例性实施例中，步骤S105和步骤S106可以由同一刻蚀工艺完成，也就是说，完全移除第一衬底211和去除多个排气孔20中所填充的预定材料可以由同一刻蚀工艺完成，从而能够简化制作工艺，参见图9和图10所示。在这种情况下，第一衬底211 和多个排气孔20中所填充的预定材料可以为相同材料，能够通过同一刻蚀工艺去除。例如，在第一衬底211为硅衬底的情况下，多个排气孔20中所填充的预定材料可以但不限于为硅(例如单晶硅、多晶硅或非晶硅)，并且在通过刻蚀工艺去除所述第一衬底211和排气孔20中所填充的预定材料时，不会对第一绝缘层212和第二绝缘层216产生刻蚀，能够保持排气孔20的形状不变。
当然，步骤S105和步骤S106也可以由不同刻蚀工艺完成。在这种情况下，所述第一衬底和所述多个排气孔中所填充的预定材料可以为不同材料，从而能够实现所述多个排气孔中所填充的预定材料不受限于第一衬底的材料，更加灵活。例如，在所述第一衬底为硅衬底的情况下，所述多个排气孔中所填充的预定材料可以但不限于为锗或锗硅。
如图11和12所示，在去除多个排气孔20中所填充的预定材料形成排气通道之后，可以将外延片230键合到所述第一晶片，即，将外延片键合到第一绝缘层212的背离第二晶片220的一侧，并且键合界面产生的气体副产物可以通过多个排气孔20扩散至绝第一绝缘层212和第二绝缘层216中被吸收，提高键合强度。
外延片230可以为已切割的晶片，也可以为未切割的晶片。图12中示意的外延片230为已切割的晶片。外延片230的第二衬底例如可以为Ⅲ-Ⅴ族化合物半导体(如磷化铟)衬底或铌酸锂衬底等具有优良光电性能的衬底。
根据一些实施例，所述制造方法还可以包括：在将外延片230键合到所述第一晶片之前，在外延片230的第二衬底上形成至少一个功能膜；以及在将外延片230键合到所述第一晶片之后，对所述至少一个功能膜进行图案化以形成有源器件231，参见图13和图14所示。由此，通过在外延片键合到第一晶片之后，再对外延片的功能膜进行图案化以形成有源器件，能够降低有源器件的对位精度要求。另外，通过提前形成功能膜，能够克服高温成膜工艺(如等离子体增强化学气相沉积、真空蒸镀、离子溅射)影响第一晶片所包括的各种器件的性能。外延片可以采用适当的第二衬底以有效提升有源器件的性能，进而提升硅基光器件的性能。
有源器件231例如可以为Ⅲ-Ⅴ族化合物激光器或铌酸锂调制器。以磷化铟激光器为例，所述至少一个功能膜可以包括接触电极(如W金属电极)、发光层、高阻接触层(如InGaAs)等。在这种情况下，半导体装置的制造方法还可以包括形成磷化铟激光器的金属电极232、233。
根据另一些实施例，所述制造方法还可以包括：在将所述外延片键合到所述第一晶片之前，在所述外延片的第二衬底上形成至少一个功能膜，并且对所述至少一个功能膜进行图案化以形成有源器件。由此，通过预先形成外延片所包括的有源器件，能够进一步减小背面键合外延片对第一晶片所包括的各种器件的性能的影响。在这种情况下，可以通过在第一晶片上增加相应的对位标记来实现对准，以能够将外延片键合在对应的位置。
根据一些实施例，所述外延片的表面面积可以小于所述第一晶片的表面面积。由此，通过将外延片与硅基光器件集成在一起，能够减小对外延片的要求。例如，相关技术中制备的磷化铟外延片的尺寸小，不适于制造大尺寸的基板，并且易碎，而且价格昂贵。通过将磷化铟外延片与硅基光器件集成在一起，可改善磷化铟外延片机械强度，降低成本。
可以理解的是，本公开的技术方案可以适用于在第一晶片的背面键合一个或多个外延片，只需将一个或多个外延片分别键合至对应的键合区域即可。例如，对于硅基光器件，所述外延片可以包括Ⅲ-Ⅴ族化合物半导体激光器和/或铌酸锂调制器。
为了提供到电极结构217、218以及金属电极232的电连接，可以从背面形成背孔241、251，如图15所示。在这种情况下，所述制造方法还包括：通过刻蚀形成多个背孔 241、251，背孔241、251从第一绝缘层212的背离半导体层213的表面分别延伸至相应的电极结构217、218以及金属电极232。在一些实施例中，多个背孔241、251可以被填充导电材料(例如，钨或铜)以提供电连接性。
在形成背孔之后，所述制造方法还可以包括：在第一绝缘层的背离半导体层一侧形成相应的焊盘，所述相应的焊盘可经由多个背孔中的对应背孔分别电连接至相应的电极结构或金属电极。
上面关于图1和图2-图15描述了半导体装置的制造方法及其各种变型。将理解的是，不要求这些操作必须以所描述的特定顺序执行，也不要求必须执行所有描述的操作以获得期望的结果。例如，形成光波导的步骤可以在形成光栅耦合器的步骤之前被执行。
已经描述了半导体装置的制造方法实施例，结果得到的半导体装置的结构将是清楚明白的。在下文中，为了完备性起见，结合图15来描述半导体装置的示例性实施例。半导体装置实施例提供与方法实施例相同或相应的优点，关于这些优点的详细描述为了简洁性起见被省略。
根据本公开的另一方面，如图15所示，还提供一种半导体装置，其可以包括：第一晶片，所述第一晶片包括第一绝缘层212、第二绝缘层216以及至少一个半导体器件并且具有相对设置的第一键合面和第二键合面，其中，第一绝缘层212和第二绝缘层216中具有从第二绝缘层216的靠近第二晶片220的表面延伸至所述第二键合面的多个排气孔20，所述多个排气孔20对应于所述第二键合面的键合区域；第二晶片220，键合至所述第一晶片的第一键合面；以及外延片230，键合至所述第一晶片的第二键合面的键合区域。
所述半导体装置可以采用上述的制造方法制得。所述第一晶片的第一衬底已被完全去除，并且在去除所述第一衬底之前，通过以第一衬底为刻蚀阻挡层对第一绝缘层和第二绝缘层进行图案化的工艺，来形成从所述第二绝缘层的靠近所述第二晶片的表面延伸至第一晶片的第二键合面多个排气孔。从而能够实现多个排气孔的深度一致，提高外延片和第一晶片的键合强度和质量，进而提升键合良率。
根据一些实施例，所述多个排气孔20的靠近外延片230一端的孔径可以小于靠近所述第二晶片一端的孔径。在示例中，所述多个排气孔20的靠近所述外延片一端的孔径可以为最小。也就是说，在以第一晶片的第一衬底211为刻蚀阻挡层在第一绝缘层212和第二绝缘层216中所形成的多个排气孔20为上大下小的形状，参见图2-图7所示。由此，在完全去除第一衬底之后，在第一晶片的背面键合外延片时，排气孔在提供排气通道的同时，能够减小对第一晶片和外延片接触面积的影响，保证第一晶片和外延片的键合强度。方位“上”和“下”是参见图2-图7所示意的方向，仅是为了便于描述和理解，并不作为一种限定。
多个排气孔20例如可以但不限于为“T”型孔(如图15所示)或梯形孔(如图5所示)。所述多个排气孔也可以为其它形状，只要能够满足排气孔的靠近外延片的一端的孔径小于靠近所述第二晶片一端的孔径即可。
根据一些实施例，所述外延片可以包括有源器件，由此，外延片的第二衬底能够选择适当的材料，以提升有源器件的性能。通过将外延片背向集成在硅基光器件上，能够提升硅基光器件的性能。所述有源器件例如可以为Ⅲ-Ⅴ族化合物(如磷化铟)激光器或铌酸锂调制器。
根据本公开的另一方面，还提供一种半导体集成电路，包括如上所述的半导体装置。
图16是根据本公开示例性实施例的半导体集成电路300的简化框图，其中电子和光子器件均在单个混合裸片(hybrid die)上制造。在一个示例中，半导体集成电路300包括由硅材料制成的单个混合通信模块。该模块包括具有表面区域的基板构件310、覆盖在表面区域的第一部分上的电学硅电路320、覆盖在表面区域的第二部分上的硅基光器件 330、耦合在电学硅电路320和硅基光器件330之间的通信总线、耦合到硅基光器件330 的光学接口331、以及耦合到电学硅电路320的电学接口321。硅基光器件330可以体现上面关于图15描述的半导体装置及其变型中的任一个。
图17是根据本公开示例性实施例的半导体集成电路400的简化框图。在一个示例中，半导体集成电路400包括单个混合通信模块。该模块包括具有表面区域的基板构件410，该基板构件可以是印刷电路板(PCB)或其他构件。该模块包括覆盖在表面区域的第一部分上的电学硅电路420、覆盖在表面区域的第二部分上的硅基光器件430、耦合在电学硅电路420和硅基光器件430之间的通信总线440(例如，PCB走线)、耦合到硅基光器件430的光学接口431、以及耦合到电学硅电路420的电学接口421。硅基光器件 430可以体现上面关于图15描述的半导体装置及其变型中的任一个。
虽然在附图和和前面的描述中已经详细地说明和描述了本公开，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，并且术语“多个”是指两个或两个以上。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。
下面描述本公开的一些示例性方面。
方面1.一种半导体装置的制造方法，包括：
在包括顺序堆叠的第一衬底、第一绝缘层以及半导体层的第一晶片的所述第一绝缘层上，形成第二绝缘层；
在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔，所述多个排气孔对应于外延片的键合区域；
将预定材料填充在所述多个排气孔中；
在所述第一晶片的背离所述第一衬底的一侧，将所述第一晶片键合到第二晶片；
完全移除所述第一衬底；
去除所述多个排气孔中所填充的所述预定材料；以及
将所述外延片键合到所述第一晶片。
方面2.如方面1所述的制造方法，其中，所述多个排气孔的靠近所述外延片一端的孔径小于靠近所述第二晶片一端的孔径。
方面3.如方面2所述的制造方法，其中，在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔包括：
对所述第一绝缘层和所述第二绝缘层进行图案化，以在所述第一绝缘层和所述第二绝缘层中形成所述多个排气孔。
方面4.如方面3所述的制造方法，其中，所述多个排气孔为“T”型孔。
方面5.如方面4所述的制造方法，其中，在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔包括：
利用第一构图工艺对所述第二缘层或者对所述第一绝缘层和所述第二绝缘层两者进行图案化，以形成所述“T”型孔的大孔径部分；以及
利用第二构图工艺对所述第一绝缘层进行图案化，以形成所述“T”型孔的小孔径部分。
方面6.如方面3所述的制造方法，其中，所述多个排气孔为梯形孔。
方面7.如方面6所述的制造方法，其中，在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔包括：
利用一次构图工艺同时对所述第一绝缘层和所述第二绝缘层进行图案化，以形成所述梯形孔。
方面8.如方面1-7中任一项所述的制造方法，其中，完全移除所述第一衬底和去除所述多个排气孔中所填充的所述预定材料由同一刻蚀工艺完成。
方面9.如方面8所述的制造方法，其中，所述第一衬底为硅衬底，所述多个排气孔中所填充的所述预定材料为硅。
方面10.如方面1-7中任一项所述的制造方法，其中，完全移除所述第一衬底和去除所述多个排气孔中所填充的所述预定材料由不同刻蚀工艺完成。
方面11.如方面10所述的制造方法，其中，所述第一衬底为硅衬底，所述多个排气孔中所填充的所述预定材料为锗或锗硅。
方面12.如方面1-7中任一项所述的制造方法，还包括：
在将所述外延片键合到所述第一晶片之前，在所述外延片的第二衬底上形成至少一个功能膜；以及
在将所述外延片键合到所述第一晶片之后，对所述至少一个功能膜进行图案化以形成有源器件。
方面13.如方面12所述的制造方法，其中，所述有源器件为Ⅲ-Ⅴ族化合物激光器或铌酸锂调制器。
方面14.如方面1-7中任一项所述的制造方法，还包括：
在将所述外延片键合到所述第一晶片之前，在所述外延片的第二衬底上形成至少一个功能膜，并且对所述至少一个功能膜进行图案化以形成有源器件。
方面15.如方面1-7中任一项所述的制造方法，其中，所述外延片的表面面积小于所述第一晶片的表面面积。
方面16.一种半导体装置，包括：
第一晶片，所述第一晶片包括第一绝缘层、第二绝缘层以及至少一个半导体器件并且具有相对设置的第一键合面和第二键合面，其中，所述第一绝缘层和所述第二绝缘层中具有从所述第二绝缘层的靠近第二晶片的表面延伸至所述第二键合面的多个排气孔，所述多个排气孔对应于所述第二键合面的键合区域；
第二晶片，键合至所述第一晶片的第一键合面；以及
外延片，键合至所述第一晶片的第二键合面的键合区域。
方面17.如方面16所述的半导体装置，其中，所述多个排气孔的靠近所述外延片一端的孔径小于靠近所述第二晶片一端的孔径。
方面18.如方面17所述的半导体装置，其中，所述多个排气孔为“T”型孔或梯形孔。
方面19.如方面16-18中任一项所述的半导体装置，其中，所述外延片包括有源器件。
方面20.如方面19所述的半导体装置，其中，所述有源器件为Ⅲ-Ⅴ族化合物激光器或铌酸锂调制器。
方面21.一种半导体集成电路，包括如方面16-20中任一项所述的半导体装置。
Claims (10)
1.一种半导体装置的制造方法，包括：
在包括顺序堆叠的第一衬底、第一绝缘层以及半导体层的第一晶片的所述第一绝缘层上，形成第二绝缘层；
在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔，所述多个排气孔对应于外延片的键合区域；
将预定材料填充在所述多个排气孔中；
在所述第一晶片的背离所述第一衬底的一侧，将所述第一晶片键合到第二晶片；
完全移除所述第一衬底；
去除所述多个排气孔中所填充的所述预定材料；以及
将所述外延片键合到所述第一晶片。
2.如权利要求1所述的制造方法，其中，所述多个排气孔的靠近所述外延片一端的孔径小于靠近所述第二晶片一端的孔径。
3.如权利要求2所述的制造方法，其中，在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔包括：
对所述第一绝缘层和所述第二绝缘层进行图案化，以在所述第一绝缘层和所述第二绝缘层中形成所述多个排气孔。
4.如权利要求3所述的制造方法，其中，所述多个排气孔为“T”型孔。
5.如权利要求4所述的制造方法，其中，在所述第一绝缘层和所述第二绝缘层中形成延伸至所述第一衬底表面的多个排气孔包括：
利用第一构图工艺对所述第二缘层或者对所述第一绝缘层和所述第二绝缘层两者进行图案化，以形成所述“T”型孔的大孔径部分；以及
利用第二构图工艺对所述第一绝缘层进行图案化，以形成所述“T”型孔的小孔径部分。
6.如权利要求3所述的制造方法，其中，所述多个排气孔为梯形孔。
7.如权利要求1-6中任一项所述的制造方法，其中，完全移除所述第一衬底和去除所述多个排气孔中所填充的所述预定材料由同一刻蚀工艺完成。
8.如权利要求1-6中任一项所述的制造方法，还包括：
在将所述外延片键合到所述第一晶片之前，在所述外延片的第二衬底上形成至少一个功能膜；以及
在将所述外延片键合到所述第一晶片之后，对所述至少一个功能膜进行图案化以形成有源器件。
9.一种半导体装置，包括：
第一晶片，所述第一晶片包括第一绝缘层、第二绝缘层以及至少一个半导体器件并且具有相对设置的第一键合面和第二键合面，其中，所述第一绝缘层和所述第二绝缘层中具有从所述第二绝缘层的靠近第二晶片的表面延伸至所述第二键合面的多个排气孔，所述多个排气孔对应于所述第二键合面的键合区域；
第二晶片，键合至所述第一晶片的第一键合面；以及
外延片，键合至所述第一晶片的第二键合面的键合区域。
10.一种半导体集成电路，包括如权利要求9所述的半导体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010852170.8A CN111952155B (zh) | 2020-08-21 | 2020-08-21 | 半导体装置及其制造方法和半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010852170.8A CN111952155B (zh) | 2020-08-21 | 2020-08-21 | 半导体装置及其制造方法和半导体集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111952155A true CN111952155A (zh) | 2020-11-17 |
| CN111952155B CN111952155B (zh) | 2022-09-06 |
Family
ID=73359261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010852170.8A Active CN111952155B (zh) | 2020-08-21 | 2020-08-21 | 半导体装置及其制造方法和半导体集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952155B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186294A (ja) * | 1997-10-14 | 1999-07-09 | Sumitomo Metal Smi Electron Devices Inc | 半導体パッケージ及びその製造方法 |
| WO2010074252A1 (ja) * | 2008-12-25 | 2010-07-01 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| CN102487046A (zh) * | 2010-12-06 | 2012-06-06 | 中国科学院微电子研究所 | 一种适用于芯片内光互连系统的硅基光电异质集成方法 |
| CN102487024A (zh) * | 2010-12-06 | 2012-06-06 | 中国科学院微电子研究所 | 采用三维排气孔装置的soi/iii-v整片晶片键合方法 |
| US20140050242A1 (en) * | 2012-08-17 | 2014-02-20 | Geoff W. Taylor | Optoelectric Integrated Circuit |
| JP2014163739A (ja) * | 2013-02-22 | 2014-09-08 | Toshiba Corp | センサチップ |
-
2020
- 2020-08-21 CN CN202010852170.8A patent/CN111952155B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186294A (ja) * | 1997-10-14 | 1999-07-09 | Sumitomo Metal Smi Electron Devices Inc | 半導体パッケージ及びその製造方法 |
| WO2010074252A1 (ja) * | 2008-12-25 | 2010-07-01 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| CN102487046A (zh) * | 2010-12-06 | 2012-06-06 | 中国科学院微电子研究所 | 一种适用于芯片内光互连系统的硅基光电异质集成方法 |
| CN102487024A (zh) * | 2010-12-06 | 2012-06-06 | 中国科学院微电子研究所 | 采用三维排气孔装置的soi/iii-v整片晶片键合方法 |
| US20140050242A1 (en) * | 2012-08-17 | 2014-02-20 | Geoff W. Taylor | Optoelectric Integrated Circuit |
| JP2014163739A (ja) * | 2013-02-22 | 2014-09-08 | Toshiba Corp | センサチップ |
Non-Patent Citations (2)
| Title |
|---|
| 唐海侠等: "SOI基光子晶体光波导", 《半导体光电》 * |
| 李显尧等: "硅基混合集成技术的研究进展", 《物理》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111952155B (zh) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5969811B2 (ja) | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 | |
| CN109477936A (zh) | 集成结构以及其制造方法 | |
| US7217584B2 (en) | Bonded thin-film structures for optical modulators and methods of manufacture | |
| TW201943072A (zh) | 稀土基整合光子及電子分層結構 | |
| KR102007258B1 (ko) | 광전 집적회로 기판의 제조방법 | |
| CN103998960A (zh) | 电子/光子集成电路架构及其制造方法 | |
| US20230003943A1 (en) | Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device | |
| KR102163885B1 (ko) | 전계흡수 광변조 소자 및 그 제조 방법 | |
| CN106024689A (zh) | 半导体器件及其制造方法 | |
| KR20190101362A (ko) | 포토닉스 인터포저 광전자 | |
| US10324254B2 (en) | Method for the formation of nano-scale on-chip optical waveguide structures | |
| JP2017220581A (ja) | 半導体装置及びその製造方法、光インターコネクトシステム | |
| CN111244227B (zh) | 一种硅基光子集成模块及其制备方法 | |
| CN115542458A (zh) | 异质异构集成光电微系统及其制作方法 | |
| JP5105471B2 (ja) | 光デバイスの製造方法 | |
| KR20150062231A (ko) | 반도체 레이저 및 그 제조방법 | |
| CN111952155B (zh) | 半导体装置及其制造方法和半导体集成电路 | |
| US7482184B2 (en) | Manufacture of a layer of optical interconnection on an electronic circuit | |
| US11929442B2 (en) | Structure and method for process control monitoring for group III-V devices integrated with group IV substrate | |
| KR101645256B1 (ko) | 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법 | |
| CN111562687A (zh) | 制作半导体器件的方法、半导体器件和半导体集成电路 | |
| CN111580289A (zh) | 制作半导体器件的方法、半导体器件和半导体集成电路 | |
| CN111562688B (zh) | 制作半导体器件的方法、半导体器件和半导体集成电路 | |
| US11988939B2 (en) | Method for producing an electro-optical phase shifter based on ferroelectric materials | |
| CN116487999A (zh) | 硅基衬底、光源及其制造方法、光芯片、设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |