TW201943072A - 稀土基整合光子及電子分層結構 - Google Patents

稀土基整合光子及電子分層結構 Download PDF

Info

Publication number
TW201943072A
TW201943072A TW108102057A TW108102057A TW201943072A TW 201943072 A TW201943072 A TW 201943072A TW 108102057 A TW108102057 A TW 108102057A TW 108102057 A TW108102057 A TW 108102057A TW 201943072 A TW201943072 A TW 201943072A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon
rare earth
region
Prior art date
Application number
TW108102057A
Other languages
English (en)
Inventor
安德魯 克拉克
理查 哈蒙德
里蒂斯 達吉斯
麥克 雷比
羅德尼 佩佐
Original Assignee
英商Ｉｑｅ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｉｑｅ有限公司 filed Critical 英商Ｉｑｅ有限公司
Publication of TW201943072A publication Critical patent/TW201943072A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12047—Barium titanate (BaTiO3)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/1208—Rare earths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/1213—Constructional arrangements comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

描述一種在單一基板上成長稀土基整合光子及電子分層結構之系統及方法。其分層結構包含基板、在基板的第一區域之上的扭轉磊晶稀土氧化物層，以及在基板的第二區域之上的稀土磷屬化物層，其中第一區域及第二區域不重疊。

Description

稀土基整合光子及電子分層結構
本案主張於2018年1月19日提交之美國專利臨時案第62/619,522號之35U.S.C. §119(e)，以及於2018年1月29日提交之美國專利臨時案第62/623,354號的優先權，兩者之全部內容納入本文作為參考。
光子元件(photonic device)係用於產生、操作及/或偵測光之構件。光子元件可以包含雷射二極體、發光二極體、太陽能及光伏打電池，以及顯示器及/或光學放大器。傳統上，光子元件及電子元件(electronic device)係個別地形成，且如果需要可以組合至電路中。個別的單獨製造製程可能是昂貴的，且造成光子元件及電子元件可能各自占用單獨的電路面積。
此外，對於半導體製造，不同材料的不同層之間的晶格匹配可能常常是個問題，因為多層之間的晶格不匹配(lattice mismatch)有時可能導致分層結構之間的應變(strain)增加。傳統上，晶格方向>100>之SrTiO3 緩衝Si係傳統上用作鋇(Ba)基鈣鈦礦(perovskite)材料的起始模板，但是晶格不匹配常常發生，其損害半導體層之性能。最近，晶格方向>110>的稀土氧化物(REO)主體基板係用於Ba基鈣鈦礦材料之磊晶的良好選擇，因為REO基板係通常與Ba基鈣鈦礦晶格匹配。然而，主體單晶晶格匹配REO基板通常具有尺寸限制，例如，直徑最大只能達32mm，其大大地限制可以沉積在晶格匹配的REO基板之上的鈣鈦礦之尺寸。
描述一種在單一基板上成長稀土基(RE-based)整合光子及電子分層結構之系統及方法。其分層結構包含基板、在基板的第一區域之上的扭轉磊晶(epi-twist)稀土氧化物層(rare earth oxide)，以及在基板的第二區域之上的稀土磷屬化物(pnictide)層，其中第一區域及第二區域不重疊。
在一些實施例中，基板為具有>100>之結晶方向的矽基板，其中扭轉磊晶稀土氧化物層具有>110>之結晶方向，以及其中稀土磷屬化物層具有>100>之結晶方向。在一些實施例中，分層結構進一步包含在基板之第三區域之上的界面層，其中第三區域係與第一區域及第二區域分離，其中界面層係由二氧化矽或晶圓接合材料組成，一個矽層在界面層之上。
在一些實施例中，矽層具有>111>之結晶方向，且分層結構在矽層之上進一步包含具有>111>的結晶方向之稀土氧化物。
在一些實施例中，矽層具有>100>之結晶方向，且分層結構進一步包含在矽層之上具有>100>的結晶方向之另一個稀土磷屬化物。在一些實施例中，基板係具有>111>之結晶方向的矽基板，且分層結構進一步包含界面層及在界面層之上具有>100>之結晶方向的矽層之堆疊，其中其堆疊覆蓋第一區域及第二區域，且介於基板、扭轉磊晶稀土氧化物層及稀土磷屬化物層之間，以及在基板的第三區域之上具有>111>之結晶方向的稀土氧化物層，第三區域係與第一區域或第二區域分離。
在一些實施例中，基板及矽層之任意一個包括多孔矽部分。在一些實施例中，基板及矽層之任意一個包含第一電摻雜(electrical doping)型態之第一部分及第二電摻雜型態之第二部分，以及其中藉由添加附加的矽磊晶層至基板或矽層，以改變基板或矽層之電摻雜，產生不同的電摻雜類型之第一部份及第二部分。
在一些實施例中，基板係具有>100>之結晶方向的鍺基板。在一些實施例中，基板係具有>100>之結晶方向的矽基板，且分層結構進一步包含在基板的第三區域之上的界面層，其中第三區域係與第一區域及第二區域分離，以及在界面層之上具有>100>之結晶方向的鍺層。在一些實施例中，扭轉磊晶稀土氧化物層、稀土磷屬化物層及稀土氧化物層之位置係可交換的。在一些實施例中，另一個界面層及另一個矽層的另一個堆疊係直接地位在矽層之上且對齊第一區域及第二區域中之一個，以及其中扭轉磊晶稀土氧化物層、稀土磷屬化物層及稀土氧化物層中之一個係位在其另一個矽層之上。
在某些實施 例中，分層結構進一步包含選自III-V族元件、III-N元件、氧化物光子元件、電子元件及射頻元件之群組的元件組合，其元件組合在扭轉磊晶稀土氧化物層、稀土磷屬化物層及稀土氧化物層的一個或多個的上表面之上。在一些實施例中，元件組合進一步包含鈣鈦礦氧化物、BaTiO3 基調變器(BasTiO3 based modulator)、InP基發射器(InP based emitter)、III-N高電子移動率電晶體(high electron mobility transistor, HEMT)、極性、非極性或半極性III-N元件、磊晶金屬及ScScx Al1-x N濾波器中的一個或多個。在一些實施例中，基板係為具有N型態矽部分的P型態矽基板，其N形態矽部分在基板之上表面對齊第一區域，且分層結構進一步包含在稀土磷屬化物層之上的InP基發射器，以及其中扭轉磊晶稀土氧化物層係由Gd1-y Ery O3 組成，且其中在扭轉磊晶稀土氧化物層的Er原子係配置成將從InP基發射器發射的光波之第一波長轉換成可由N形態矽部分偵測之第二波長。
在一些實施例中，基板包含第一多孔部分以及第二多孔部分，第一多孔部分位在N型態矽部分之下且對齊N型態矽部分，其中第一多孔部分形成可讓第二波長通過的第一分佈式布拉格反射器，以及第二多孔部分位在第一多孔部分之下且對齊第一多孔部分，其中第二多孔部分形成可讓第一波長通過的第二分佈式布拉格反射器。
在一些實施例中，分層結構進一步包含在扭轉磊晶稀土氧化物層之上的光子元件，以及在稀土磷屬化物層之上的電子元件。在一些實施例中，光子元件係第一磊晶金屬、調變器及在調變器之上的第二磊晶金屬之堆疊，以及電子元件係III-V族電子場效電晶體。
在某些態樣中，分層結構包含基板、在基板之上的扭轉磊晶稀土氧化物層、以及第一磊晶金屬、形成調變式光學路徑的層及在此層之上的第二磊晶金屬之堆疊，其中此堆疊係在扭轉磊晶稀土氧化物層上的第一區域之上，以及分層結構包含在扭轉磊晶稀土氧化物層上的第二區域之上的波導。
在一些實施例中，分層結構進一步包含圍繞扭轉磊晶稀土氧化物層、堆疊及波導之至少一側的包覆材料，其中對應至形成調變式光學路徑或波導之此層的第一折射率係大於對應至包覆材料的第二折射率。
本文描述之實施例提供一種允許混合的光子元件及電子元件整合在相同平台上之分層結構。舉例來說，分層結構藉由在>100>之另一個矽層之上的>111>之矽層形成的絕緣層上覆矽(silicon-on-insulator, SOI)基板上使用稀土氧化物(REO)及稀土磷屬化物之混合物，且含有兩個方向之SOI晶圓係用於產生在晶圓上空間分離的離散之光子/電子結構。在此方式中，混合的光子及電子元件可以整合至共享共用磊晶平台之結構。
本文描述之實施例也提供一種在矽晶圓上生長的扭轉磊晶晶體稀土氧化物(crystalline rare earth oxide, cREO)基之模板。傳統上，鈣鈦礦可以利用SrTiO3 緩衝在矽>100>基板上生長，但STO緩衝係不能與鈣鈦礦晶格匹配。或者鈣鈦礦可以用>110>方向切割的(M1M2)2 O3 之形式生長在REO基板上，其中M1及M2係選擇與特定鈣鈦礦氧化物晶格匹配之稀土，但REO基板係通常在尺寸上被限制。為了提供用於在矽基板上生長鈣鈦礦之穩定的及晶格匹配之緩衝，扭轉磊晶技術可以用在>100>之矽基板上產生cREO層，且cREO層係以>110>方向生長。在>100>矽(Si)上以>110>方向使用cREO層可以降低用於鈣鈦礦生長的不匹配問題。
第1圖係繪示根據本文描述之例示性實施例的共享共用磊晶平台之混合光子及電子結構的分層結構100之示例。結構100包括>100>之方向之矽基板102，在矽基板102之上兩個不重疊之分層堆疊係生長在不同區域。舉例來說，在第一區域，>110>之扭轉磊晶稀土氧化物(REO)層104係生長在矽基板102之上。
在矽基板102上在與第一區域不重疊之第二區域，可以生長>100>之稀土(RE)磷屬化物層106。扭轉磊晶REO層104及RE磷屬化物層106可以作為基底以分別地在重疊區域上建立各種元件。在一些實施例中，第二區域可以是與第一區域空間相隔一距離。或者，第二區域可以鄰接第一區域。
第2圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之另一個不重疊的元件層的分層結構200之示例。在第2圖中所示的分層結構200係與第1圖之分層結構100相似，除了分層結構200在矽基板102之第三區域具有附加的不重疊分層堆疊。在一些實施例中，在基板102之第三區域，SOI基板係形成在矽基板102上。在一些實施例中，SOI基板係生長在絕緣層202之上。在這些實施例中，絕緣層202可以由氧化矽(SiO2 )組成。具有>111>方向的矽層204可以生長在絕緣層202之上。在一些實施例中，絕緣層202可以是P型態矽，其可以作為光導/波導。在一些實施例中，矽基板102及/或矽層204之部分可以轉變成多孔矽部分，且可以因此形成多孔矽至多孔矽(porous-Si-to-porous-Si)鍵。在一些實施例中，來自>100>之矽層102及>111>之矽層204的多孔部分可以有助於形成單一多孔矽晶圓202。在此方法中，可以形成由>111>矽-多孔矽->100>矽組成的矽晶圓 。此矽晶圓可以用於生長本發明內文各處討論之磊晶層。cREO層206係生長在矽層204之上。在矽基板102之不同區域的三個不重疊之元件層的生長係只用於例示性目的。在一些實施方式中，在若干不重疊區域之任意數量的不重疊層可以生長在矽基板102之上。舉例來說，在一些實施例中，少於三個不重疊分層結構可以生長在矽基板102之上，且在一些其他的實施例中，大於三個不重疊分層結構可以生長在矽基板102之上。
第3圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構300之示例。分層結構300係與分層結構200相似，除了在分層結構300中，生長在絕緣層202之上的矽層304 可以具有>100>之方向，以代替如第2圖中所示的>111>。第二RE磷屬化物層304可以生長在矽層302之上。第二RE磷屬化物層304可以與在矽基板102上原來存在的RE磷屬化物層106相似或不同。
第4圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構400之示例。結構400包括>111>之方向的矽基板102替代如第1圖至第3圖中所示之>100>方向。在分層結構400中，在矽基板402之上，兩個不重疊的分層堆疊係生長在不同區域。舉例來說，在第一區域，具有>111>之方向的cREO層406係生長在基板402之上。
在矽基板102上與第一區域係不重疊之第二區域，絕緣層202(如在第2圖至第3圖中描述)係生長在基板402之上。如第3圖中描述，具有>100>之方向的矽層302可以生長在絕緣層202之上。矽層302之表面可以進一步分割成多個不重疊區域。在矽層302之第一不重疊層，RE磷屬化物層304可以生長在矽層302之上。相似地，在矽層302之第二不重疊區域，可以生長扭轉磊晶REO層404。層302、304及406之組合係與如在106中描述的分層結構100相似。
第5圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構500之示例。分層結構500係與在第2圖中描述的分層結構200相似，除了矽層204係使用多孔矽製程進行改質(modification)，以增強裝置之電子應用或聲學應用。在第5圖中，矽層204之部分的改質產生在矽層204及cREO層206之間的多孔矽層502。矽層204之改質可以與執行在絕緣層202之改質相似或不同。絕緣層202係在第2圖中進一步詳細描述。
第5圖之分層結構500之矽基板102也可以包括在矽基板102之內的矽及多孔矽層504之交替層。當這些層504在基板之內，可以與在這三個分層結構之上生長的三個不重疊區域之任意一個對齊。
第6圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構600之示例。分層結構600係與分層結構500相似，除了分層結構600不包括交替的矽及多孔矽層504。在分層結構600中，每個矽層102及204之電摻雜濃度可以使用附加的矽修改。在一些實施例中，附加的矽可以作為改質矽基板102至P型態基板之電摻雜。具有>111>方向之N型態矽層604可以插入在基板102中。在一些實施例中，矽基板102及N型態矽層604之電摻雜濃度可以相反。與矽基板102相似，矽層200可以使用附加的矽轉換成P型態層。N型態矽層602可以生長在改質的P型態矽層204之上。在一些實施例中，矽層204及602之電摻雜可以是相反型態，且P型態矽層可以生長在N型態矽層之上。
第7圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例。在第7圖中之分層結構702係與第3圖之分層結構300相似，除了在分層結構700中，第3圖之矽基板102係以具有>100>之方向的鍺基板706替代。基板之改變可以導致在鍺基板706之第一區域中生長的絕緣層202之組成改變。在一些實施例中，絕緣層202可以由多孔矽、或是鍺或多孔矽及鍺之組合構成。在一些實施例中，絕緣層202可以由在第2圖中描述之SiO2 構成。具有>100>方向之矽層302可以生長在絕緣層202之上。矽層302可以做為在矽層302之上的扭轉磊晶REO層404的基底。分層結構702允許用在鍺基板706之上的矽層302。在鍺基板706之第二不重疊區域中，稀土磷屬化物層106可以如第1圖中所示生長。
分層結構704係也相似於第3圖之分層結構300，除了在分層結構300中的矽層302係代替成有>100>之方向的鍺層708。在此實施例中，鍺層係在矽基板上生長，矽基板可讓各種基板生長電子及聲學元件。
第8圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例。第8圖允許用於在矽層之上的兩個基板層(矽，或者不同方向的鍺)之生長。在一些實施例中，RE合金可用於任意>100>Si、>111> Si或>100>Ge上的離散磊晶整合。在第8圖中描述的分層結構800係相似於第2圖之分層結構200，除了分層結構800包括在矽層204上之附加的不重疊區域，且第二絕緣層802生長在此區域。生長絕緣層802的製程係已在第2圖中詳細描述，矽層804係生長在絕緣層802上，且扭轉磊晶REO層806係磊晶生長在矽層804之上。
第9圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例。第9圖構建在第2圖之分層結構200上。分層結構200之表面cREO層206、扭轉磊晶REO層104及RE磷屬化物層106可以做為基底，以生長由III-V族合金、III-N合金及各種其他的氧化物構成之不同的光子或電子元件層902。在一些實施例中，不同的元件層902可以生長在分層結構900之不同的不重疊結構之上。在這些實施例中，多個電子及光子元件可以同時生長在矽基板102之上。
第10A圖至第10B圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的包括鈣鈦礦材料及光子元件之堆疊的不同示例之示意圖1000a與1000b。舉例來說，如在第10A圖中所示，在>100>的矽基板102之上，>110>的扭轉磊晶REO層1010與鈣鈦礦層1012之第一堆疊1002可以生長在矽基板102上的第一區域。在一些實施例中，扭轉磊晶cREO層1010可以由Sm1-y Scy O3 構成。在一些實施例中，鈣鈦礦材料1012可以包括BaTiO3 基調變器。
在一些實施例中，基板102、扭轉磊晶REO層1010及鈣鈦礦層1012之堆疊可以作為獨立的分層結構形成。在此種方式中，鈣鈦礦層1012可以生長在有晶格匹配的REO層1010之上。
在一些實施例中，稀土磷屬化物層1014及整合在稀土磷屬化物層1014之頂部上的光子元件1016之第二堆疊1004可以生長在矽基板102上的第二區域。在一些實施例中，稀土磷屬化物層1014可以由GdN1-x Asx 構成。在一些實施例中，光子元件可以包括III-V族層，例如，InP基發射器1016。在一些實施例中，IV族層，例如，SiGeSn 210，可以生長在第二堆疊之內的稀土磷屬化物層206之上。
在示意圖1000a與1000b中所示的結構繪示用於其他層及/或元件之整合的雙方向稀土基緩衝(例如，緩衝1010及緩衝1014)。稀土緩衝上方的兩個材料係與各自的稀土緩衝晶格匹配，例如，BaTiO3 基調變器1012係與扭轉磊晶cREO層1010晶格匹配，且InP基發射器1016係與RE磷屬化物1014晶格匹配。
第10B圖係繪示根據本文描述的實施例在基板上 分別地整合磊晶金屬電極至在第10A圖中描述的結構之不同示例的示意方塊圖1000b。如推疊1011所示，其相似於在第10A圖中的多個層1002之第一堆疊，第一磊晶金屬1032(例如，具有>221>之方向)係生長在扭轉磊晶cREO層1010及BaTiO3基調變器1012之間。第二磊晶金屬層1034可以生長在第一堆疊1011之內的BaTiO3 基調變器1012之上。在第一堆疊311可以形成一垂直調變器，因為在BaTiO3 基調變器1012中的光電效應(electro optic effect)可以是強定向的，以便對準金屬電極1032及1034。下磊晶金屬1032之示例可以是鉬(Mo)。在一些實施例中，上金屬層1034可以是與金屬層1032不同的金屬，且可以不是磊晶的(例如，層1036)。
第11圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的包括光子元件之堆疊的不同示例之示意圖1100。第11圖之分層結構1110構建在第2圖之分層結構200上。分層結構1110在分層結構200之cREO層206之上生長極性III-N層1102。在一些實施例中，極性III-N層1102可以是III-N之HEMT 1106。此外，第11圖之分層結構1110在扭轉磊晶REO層104之上生長非極性或半極性III-N結構。在一些實施例中，非極性或半極性III-N層可以是構建在矽基板102上的III-N光子元件1108。
在一些實施例中，層1102可以由具有>111>之結晶方向的SiGeSn構成。
在一些實施例中，不會生長扭轉磊晶REO層104及在扭轉磊晶REO層之頂部上的II-N光子元件1101/1108 ，而是RE磷屬化物層及在RE磷屬化物層之上的III-V族層之堆疊可以生長在扭轉磊晶REO層104之區域的矽基板102之上。
第12圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的相異光子元件之堆疊的不同示例之示意圖1200。分層結構1200構建在第1圖之分層結構100上。分層結構100在矽基板102之第一區域具有RE磷屬化物層106，且在矽基板102之第二不重疊區域具有扭轉磊晶REO層104。III-V族光子元件層1202係生長在RE磷屬化物層106之上，以在矽基板102上產生第一光子元件1206。III-N光子元件層1204係生長在扭轉磊晶REO層104之上，以在矽基板102之上產生第二光子元件。
第13圖係繪示根據本文描述之實施例的在矽基板上分別地在不同裝置之分離的堆疊上生長磊晶金屬層的不同示例之示意圖。第13圖之分層結構1302構建在第2圖之分層結構200上。磊晶金屬層1306係生長在第2圖之分層結構200之cREO層206之上。在分層結構1304中，磊晶金屬層1308係生長在第2圖之分層結構200的扭轉磊晶REO層104之上。
第14圖係繪示根據本文描述之實施例的在矽基板上分別地整合III-N元件層至在第13圖中描述的結構之不同示例的示意方塊圖1400。如在分層結構1400所示，其相似於在第13圖中之多層的第一堆疊，Scx Al1-x N形式的III-N層係生長在第14圖之分層結構1400之磊晶金屬層1306之上。
第15A圖係繪示根據本文描述之實施例的在矽基板上分別地整合磊晶金屬電極至在第10A圖中描述的結構之不同示例的示意方塊圖1500a。如在方塊圖1500a所示，其相似於在第10A圖中的多層之第一堆疊1002，第一磊晶金屬1502(例如，具有>221>之方向)係生長在扭轉磊晶cREO層1010及BaTiO3 基調變器1012之間。
第15B圖係繪示根據本文描述之實施例的使用磊晶術在矽晶圓上之選擇性製程以製作各種光子及/或電子元件之空間整合的示意方塊圖1500b。如方塊圖1500b所示，使用磊晶術之光子學及電子學的各種組合可以生長在有晶格匹配的不同扭轉磊晶cREO層上。舉例來說，在矽晶圓102上，含有扭轉磊晶cREO及BaTiO3 基調變器之第一堆疊1511，以及含有稀土磷屬化物層及InP基發射器之第二堆疊1512可以生長在空間分離的區域。此外，稀土磷屬化物層可以生長在不同區域，其用於不同的光子元件，像是發射器、偵測器及/或其類似元件及不同的電子元件，像是場效電晶體(FET)、雙極性元件及/或其類似元件之整合。舉例來說，堆疊1502表示在Si基板102上之第三區域生長的稀土磷屬化物層，以及在稀土磷屬化物層之上生長的III-V族光子元件1506。舉另一個示例來說，堆疊1504表示在Si基板102上之第四區域生長的稀土磷屬化物層，以及在稀土磷屬化物層之上生長的III-V族電子元件1508。
第16圖係繪示根據本文描述之實施例的相似於在第10圖中描述之基於矽基板的空間整合結構的光學特性之示意方塊圖1600。在一些實施例中，在多孔矽基板1602之第一區域，RE磷屬化物層106係生長在多孔矽基板1602之上。在一些實施例中，RE磷屬化物層可以由GdN1-x1 Asx1 構成。InP基發射器1202之層係生長在RE磷屬化物層106之上。在多孔矽基板1602之第二區域，可以生長>110>之附加的扭轉磊晶cREO層1614。舉例來說，扭轉磊晶cREO層1614可以由Gd1-y Ery O3 構成。多孔矽基板1602可以添加PIN二極體，使得具有>100>之方向的P型態矽部分及N型態矽1618部分可以與cREO層1614對齊。
結合Er的cREO層1614，可以用於從InP基發射器發射的光之上轉換(upconversion)。舉例來說，在1550nm之第一波長1606的光1604可以藉由在扭轉磊晶cREO層1614之內的Er原子1610轉換至可見波長1612。在此方式中，在第二波長1612的光可以藉由矽二極體偵測。
第17圖係繪示根據本文描述之實施例的使用多孔矽作為基板以生長用於鈣鈦礦之扭轉磊晶cREO層的示意方塊圖1700。方塊圖1700表示>100>之多孔矽基板102，其基板的一部分係改質成多孔的。可以選擇多孔矽部分以具有不同孔隙率。舉例來說，可以選擇多孔部分1704之第一孔隙率以通過第一波長，且可以選擇多孔部分1702之第二孔隙率以通過第二波長。因此，當在第一波長的光係經由在扭轉磊晶cREO層1614，例如，如在第16圖繪示的上轉換而轉換至第二波長，第二波長的轉換後的光可以通過多孔部分1702，但是在多孔部分904會被反射。因為兩個波長的光可以被反射回至cREO層1614或PIN二極體(例如，N型態矽1618)，可以在cREO層1614得到第一波長或第二波長的光。
矽基多孔部分1702及1704可以與在矽晶圓之內的N型態矽414對齊。多孔部分1702及1704可以形成分佈式布拉格反射器(DBR)。在各種實施例中，多孔矽部分1702及1704之區域可以放置在生長在基板上的任意元件下方。多孔Si的DBR之進一步整合及實施方式可以在2018年1月18日提交的美國專利申請之共同擁有和共同未決的美國臨時申請案No. 62/618,985中找到，其全部內容通過引用明確併入本文。
第18A圖至第18C圖係繪示根據本文描述之實施例的調變器及一個或多個波導整合至REO緩衝之示意方塊圖。在第18A圖中，圖1800a表示平面圖1804在截面「X」之截面圖。在圖1820中，第一磊晶金屬1806、調變光學路徑1808及第二金屬層1810之第一堆疊可以生長在REO層104之頂部上的第一區域，其REO層104係生長在矽基板102之上。波導1812可以生長在REO層104之頂部上的空間分離之第二區域。包覆材料1802可以用於圍繞及填充在第一堆疊及第二堆疊之間的空間。具體地，可選擇第一堆疊或第二堆疊之折射率大於包覆材料1802之包覆折射率(cladding refractive index)。>110>的REO層104之折射率可以小於波導1812之芯折射率(core refractive index)。在1820所示的結構係形成在>100>之矽基板上，其結構允許與Si電子元件整合。
在圖1804，其說明分層結構1800之平面圖，光可以通過波導1812，而光係分開成兩束以通過調變光學路徑1808。光的第一束可以進入調變光學路徑1808以調變成第一調變光束1814。光的第二束可以進入光學路徑1816。在一些實施例中，光的第二束被調變成第二調變光束1816。可以混合兩個調變光束1814及1816以形成組合光束1818。在圖1804的「X」之截面圖可以與圖1820相似。
在第18B圖中的圖1800b表示多個波導1812a、1812b及1812c可以整合在REO層104之上。舉例來說，多個波導可以供應被動光子學功能(passive photonic functions)，例如，分束器(splitter)、組合器(combiner)、多路調變器(multiplexer)、解多路調變器(de-multiplexer)、光點尺寸轉換器(spot-size)及/或其相似功能。
在第18C圖中的圖1800c表示整合光子及電子元件至在單一晶圓上之REO層104之上的另一示例。舉例來說，REO層104的在單一晶圓上之選擇區域可以用於電子及光子元件磊晶。光子元件像是調變器、偵測器、波導及分束器等等可以整合至層1806、1808及1810之堆疊。電子元件，像是電子FET 1822，可以整合至相同REO層104之中。
第19圖係繪示根據本文描述之實施例的在矽基板上之電子及光子元件的整合之示意方塊圖。如在第18A圖中所示，光子元件1902可以生長在矽基板102之第一區域。相似地、電子元件1904可以生長在矽基板102之第二區域。光子元件可以由扭轉磊晶REO層104、在扭轉磊晶REO層104之上的磊晶金屬層1806、在磊晶金屬層1806之上的調變光學路徑1808及在調變光學路徑1808之上的金屬層1810構成。相似地，在矽基板102之第二不重疊區域，RE磷屬化物層106可以生長在矽基板102之上。RE磷屬化物層106可以作為基底，以生長III-V族電子元件1906。在此種方式中，矽基板102可以同時地生長光子元件1902及電子元件1904兩者。
第20圖係繪示根據實施例的與磊晶金屬層混合之電子/RF結構的示意圖2000。在結構2000中，層2004由Alx Sc1-x N構成，例如，作為Al(Sc)N基射頻濾波器，係生長在第一堆疊之內的REO層之上，以及GaAs 2006係生長在第二堆疊之內的稀土磷屬化物層之上。在第一堆疊之內，具有>111>之方向的REO層作為緩衝，而附加的磊晶金屬層2002及Alx Sc1-x N層2004可以生長在SOI基板的>111>矽部分之上。在第二堆疊之內，稀土磷屬化物可以作為緩衝，其用於GaAs層2006及在GaAs層2006之上磊晶生長的任意後續III-V族功率放大器。
第21圖係繪示根據實施例的與在第20圖中繪示的那些分層結構相似的分層結構中之矽基板上的兩個區域之內形成的兩個堆疊之間的光學交互作用之示意圖2100。具體地，如在第21圖中所示，在第二堆疊之內從III-V族層發射的光2103可以到達在第一堆疊之內的REO層，而光2103接著通過至具有>111>之方向的矽層。在REO層2120，上轉換可以用於轉換光至在SOI基板的Si二極體之可偵測波長。舉例來說，在REO層2102，稀土元素可以吸收在特定波長的光2013，且傳送較短波長的光2106。稀土元素之示例選項可以是Er，其與在1550nm之波長的光交互作用，然後產生波長範圍從980nm至530nm的光。>111>Si層(例如，相似於在第1圖中的層106)含有P-N接面2104-2105，其可以作為二極體，且可反應所傳送的較短波長的光2106。
第22圖至第24圖係繪示根據實施例與在第1圖至第21圖及第23圖至第27圖中繪示的那些分層結構相似之分層結構的不同應用的示意佈局圖。在第22圖中的圖2200表示在收發器(transceiver)之PIC晶片佈局。舉例來說，光子元件像是雷射2208、電子元件像是分接監視器2210(tap monitors)、電子吸收調變器2212(electron-absorption modulator, EAM)、多模介面2213(multi-mode interface, MMI)及/或其類似元件例如在第1圖至第21圖中所示的相似方式可以整合至相同的磊晶平台。當光子元件及電子元件共享相同的磊晶平台，電路晶片之尺寸或維度可以是小的，例如，用於多路傳輸至一個光纖中的四個雷射，有1.5 X 2.5 mm的晶片面積。
在第23圖中的圖2300及在第24圖中的圖2400表示截面佈局之替代實施例，其用於構建在第22圖中所示的電路佈局2200，包括相似於在第1圖中所示之結構的結構之重複。舉例來說，圖2300表示電路晶片2200在位置「X」2202之截面圖，其(四個)雷射2208可以整合至III-V族合金2304、2308、2312及2316的(四個)區域中。用於表面安裝部分2318(例如，對應至在第22圖中的2213)可以是允許構件在PIC上放置的氧化物之分隔區(island)，並且與鄰近元件電性隔離。舉例來說，表面安裝部分2318可以包括用於連接的磊晶金屬的層。SOI部分2320(例如，對應至在第22圖中的層2201)可以是設計成用於上游處理之區域，例如，藉由使用多孔製程將Si轉換成P型態Si以光學隔離/引導相鄰的雷射。
用於另一個示例，圖2400表示電路晶片2200在位置「Z」2206之截面圖，其中雷射(例如，2208)可以整合至III-V族區域2404中，且EAM(例如，2212)可以分別地整合至SiGeSn層2406中。波導(在第22圖中未示出)可以使用>111>之矽層在2408處插入。
第25圖至第26圖係繪示根據實施例的示意製程2500至2600以形成在第10A圖中繪示的示意結構1000a。製程2500可以開始在有SOI基板的步驟2502。舉例來說，如在第2圖中討論的，SOI基板可以包括>100>之第一矽基板102、以及由SiO2 構成的絕緣層202及>111>之第二矽層204。在步驟2504，遮罩2512係形成在SOI基板之頂部上的區域。在步驟2506，REO層2514可以生長在SOI基板上未被遮罩2512遮蔽的區域。在步驟2508，光子元件(例如，SiGeSn)藉由生長在REO層2514之上而可整合至結構中。在步驟2510，可以移除遮罩2512，以曝露在SOI基板上先前被遮掩的可用區域。
持續在第26圖中的製程2600，在步驟2602，另一個遮罩2610用於從附加的製程步驟中保護包括步驟2510之光子元件形成的第一堆疊，且從形成在SOI基板上的第二堆疊中分離第一堆疊。在步驟2604，以此種方式修改SOI基板，使得絕緣層及絕緣層之頂部上的第二矽層係藉由阱蝕刻技術(well-etching technique)移除，以對齊藉由遮罩2610定義的區域。在此種方式中，係曝露在原來的矽基板102上的可用區域。在步驟2606，係進一步調整絕緣層及第二矽層的大小，使得遮罩2610延伸以形成屏蔽，其將形成的絕緣層之第一堆疊、第二矽層、REO層及光子元件從在遮罩2610之另一側上形成的其他層分離。因此，在藉由原來的矽基板102上的遮罩2610分離之曝露的可用區域中，生長稀土磷屬化物層2614，且III-V族層2612係生長在稀土磷屬化物層2614之上。在步驟2608，係移除遮罩2610，且相似於在第10A圖中繪示之分層結構的兩個堆疊係形成在矽基板102上。
值得注意的是，在第25圖至第26圖中，兩個層堆疊係從包括基板102、104及106之矽基板102及/或SOI基板形成。然而，多個堆疊，或層堆疊之多個重複可以用相似的方式(例如，藉由重複製程2500至2600)形成，以形成用於光子元件及電子元件，例如在第22圖至第23圖中所示的電路佈局之截面圖900至1000的共用磊晶平台。
第27圖係繪示根據實施例的在第25圖至第26圖中繪示之製程期間在矽基板上生長不同層的不同方法之示意圖2702。在一些實施例中，在第25圖中的步驟2502之SOI晶圓的製造之前，在第25圖中的第一矽基板102之部分可經由多孔矽製程改質以形成多孔部分2704，使得多孔部分2704與生長在基板之上的元件對齊及交互作用，例如，稀土磷屬化物及多孔部分2704之頂部上的InP。在另一個示例中，在第25圖中的步驟2506之任意稀土基材料的沉積之前，可以經由多孔矽製程改質第二矽晶圓204之部分，以形成多孔部分2708，使得多孔部分2708與生長在矽層之上的元件對齊及交互作用，例如，REO層及光子元件。
如本文描述，「一層」意指覆蓋表面之大致上均勻的厚度的材料。「一層」可以是連續的或者不連續的(亦即，材料之區域之間具有間隙)。舉例來說，「一層」可以完全地或部分地覆蓋表面，或分割成離散區域，其共同地定義此層(亦即，使用選擇性區域磊晶形成的區域)。
「單晶整合(Monolithically-integrated) 」意指通常藉由設置在表面上之沉積層以形成在基板之表面上。
「設置在…上」指的是「存在於底下的材料或層上」。此層可包含確保合適的表面所必須的中介層，像是過渡層。舉例來說，當材料係描述成「設置在基板上」，這可以指的是(1)此材料與基板係緊密接觸，或(2)此材料係藉由存在於基板上之一個或多個過渡層與基板接觸。
「單晶(Single-crystal) 」指的是晶體結構包含大致上只有一種晶胞。然而，單晶層可表現出某些晶體缺陷，像是疊差(stacking faults)、錯位(dislocations)或其他常見的晶體缺陷。
「單域(Single-domain) 」指的是晶體結構包含大致上只有一個晶胞的結構，且大致上只有一個方向的晶胞。換句話說，單域晶體不表現出雙晶域(twinning domain)或反相域(anti-phase domain)。
「單相(Single-phase) 」指的是晶體結構係單晶且單域兩者。
「基板」指的是在其上形成沉積層之材料。例示性基板包含，但不限制於：主體矽晶圓，其晶圓中包含均勻厚度之單晶矽；複合晶圓，像是絕緣層上覆矽(silicon-on-insulator)晶圓，其包含設置在二氧化矽之層上的矽層，二氧化矽層設置在主體矽操作晶圓(bulk silicon handle wafer)上；或任意其他在其上可作為基底層的材料，或在其中形成元件之材料。這些其他適合的材料的示例，作為應用的功能，其用於作為基板層及主體基板包括，但不限制於鍺、鋁、砷化鎵、磷化銦、矽石(silica)、二氧化矽、硼矽酸鹽玻璃(borosilicate glass)、耐火玻璃(pyrex)及藍寶石。基板可具有單一主體晶圓，或多個子層。具體地，矽基板可包含多個不連續的多孔部分。多個不連續的多孔部分可具有不同密度，且可以是水平分佈或垂直分層。
「錯切基板(miscut substrate) 」指的是其基板包含表面晶格結構，其結構係以一角度指向關聯的基板的晶體結構。舉例來說，6∘錯切>100>矽晶圓包含>100>矽晶圓，其以藉由6∘之角度對>100>之晶體方向朝向另一個主要晶體方向，像是>110>。通常，但不必須，錯切將達到接近20∘。除非特別指出，慣用語「錯切基板」包括具有任意主要晶體方向的錯切晶圓。也就是說，>111>晶圓朝向>011>方向錯切、>100>晶圓朝向>110>方向錯切及>011>晶圓朝向>001>方向錯切。
「半導體」指的是任意固體物質，其具有介於絕緣體之導電性及大部分金屬的導電性之間的導電性。示例半導體層係由矽構成。半導體層可包含單一主體晶圓或多個子層。具體地，矽半導體層可包含多個不連續的多孔部分。多個不連續的多孔部分可具有不同密度，且可以是水平分佈或垂直分層。
「絕緣層上覆半導體(Semiconductor-on-Insulator) 」指的是包含單晶半導體層、單相介電層及基板的複合物，其中介電層矽放置在半導體層及基板之間。此結構係使人聯想到先前技術絕緣層上覆矽(「SOI」)複合物，其通常包括單晶矽基板、非單相介電層(例如，非晶二氧化矽等等)及單晶矽半導體層。介於先前技術SOI晶圓及本發明之絕緣層上覆半導體複合物之間的幾個重要的區別是：
絕緣層上覆半導體複合物包括具有單相型態的介電層，而SOI晶圓沒有。實際上，典型SOI晶圓之絕緣層甚至不是單晶。
絕緣層上覆半導體複合物包括矽、鍺或矽鍺「主動」層，而先前技術SOI晶圓使用矽主動層。換句話說，示例絕緣層上覆半導體包括，但不限制於絕緣層上覆矽、絕緣層上覆鍺及絕緣層上覆矽鍺。
本文描述的及/或描述成「配置在第二層上」、「在第二層上」或「在第二層之上」的第一層可緊鄰第二層，或可以是一個或多個中間層在第一及第二層之間。本文描述的及/或描述成「直接在第二層或基板上」或「直接在第二層或基板之上」的第一層係緊鄰第二層或基板，而不具有中間層的存在，除了可能的由於第一層與第二層或基板的混合可形成的中間合金層。此外，本文描述的及/或描述成「在第二層或基板上」、「在第二層或基板之上」、「直接在第二層或基板上」或「直接在第二層或基板之上」的第一層可覆蓋全部的第二層或基板或第二層或基板的部分。
在層生長期間，基板係放置在基板座上，且因此頂表面或上表面係離基板座最遠的基板或層之表面，而底表面或下表面係離基板座最近的基板或層之表面。本文描述的及描述的任意結構可以是在所描述的結構之上及/或之下具有附加層的較大的結構之部分。為清楚起見，儘管這些附加層可以是揭露的結構的部分，本文之圖式可省略這些附加層。此外，即使此結構未在圖式中描述，描述的結構可以用單元重複。
從以上描述中顯而易見的是，在不脫離本揭露的範圍的情況下，可以使用各種技術來實現本文描述的概念。 所描述的實施例在所有態樣都被認為是說明性的而非限制性的。 還應當理解，本文描述的技術和結構不限制於本文描述的特定示例，而是可以在不脫離本揭露的範圍的情況下以其他示例實現。 類似地，雖然在圖式中以特定順序描繪了操作，但是這不應該被理解為要求以所示的特定順序或按順序執行這些操作，或者執行所有示出的操作以實現期望的結果。
100、200、300、400、500、600、700、702、704、800、900、1110、1112、1200、1208、1302、1304、1400‧‧‧分層結構
102、402‧‧‧基板
104、404、806、1010、1614‧‧‧扭轉磊晶稀土氧化物層
106、304、1014、2614‧‧‧稀土磷屬化物層
202、802‧‧‧絕緣層
204、302、804、2201‧‧‧矽層
206、406‧‧‧晶體稀土氧化物層
502、504‧‧‧多孔矽層
602、604‧‧‧N型態矽層
706‧‧‧鍺基板
708‧‧‧鍺層
902、1204‧‧‧光子或電子元件層
1000a、1000b、1100、1300、1500a、1500b、1600、1700、1800b、1900、2100、2300、2400、2702、2706‧‧‧示意圖
311、1002、1011、1511‧‧‧第一堆疊
1004、1512‧‧‧第二堆疊
1012‧‧‧鈣鈦礦層
1016、1202‧‧‧InP基發射器
1032、1034、1306、1308、1502、1806、2002‧‧‧磊晶金屬層
1036、1810‧‧‧金屬層
1102‧‧‧極性III-N層
1104、1108‧‧‧III-N光子元件
1106‧‧‧HEMT
1206、1902‧‧‧光子元件
1402、2004‧‧‧ScxAl1-xN層
1504‧‧‧堆疊
1506、1508、1906‧‧‧III-V族光子元件
1602‧‧‧多孔矽基板
1604、2103、2106‧‧‧光束
1606‧‧‧第一波長
1608‧‧‧上轉換器
1610‧‧‧Er原子
1612‧‧‧第二波長
1618、414‧‧‧N型態矽
1702、1704、2704、2708‧‧‧多孔部分
1800a‧‧‧截面圖
1802‧‧‧包覆材料
1804‧‧‧平面圖
1808‧‧‧調變光學路徑
1812、1812a、1812b、1812c、2408‧‧‧波導
1814‧‧‧第一調變光束
1816‧‧‧第二調變光束
1818‧‧‧組合光束
1820、2000‧‧‧結構圖
1822‧‧‧電子FET
2006‧‧‧GaAs層
2102、2514‧‧‧REO層
2104、2105‧‧‧P-N接面
2200‧‧‧電路晶片
2202‧‧‧位置「X」
2206‧‧‧位置「Z」
2208‧‧‧雷射
2210‧‧‧分接監視器
2212‧‧‧電子吸收調變器
2213‧‧‧多模介面
2304、2308、2312、2316‧‧‧III-V族合金
2318‧‧‧表面安裝部分
2320‧‧‧SOI部分
2404‧‧‧III-V族區域
2406‧‧‧SiGeSn層
2500、2600‧‧‧製程
2502、2504、2506、2508、2510、2602、2604、2606、2608‧‧‧步驟
2512、2610‧‧‧遮罩
2516‧‧‧s/c #1
2612‧‧‧III-V族層
本揭露之進一步的特性，參考以下詳細描述，結合圖式，其性質及各種優點將變得顯而易見，其中：
第1圖係繪示根據本文描述之例示性實施例的共享共用磊晶平台之混合光子及電子結構的分層結構之示例；
第2圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之另一個不重疊的元件層的分層結構200之示例；
第3圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構之示例；
第4圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構400之示例；
第5圖係繪示根據本文描述之例示性實施例在第1圖中描述的基板上之不重疊的元件層的分層結構之示例；
第6圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例；
第7圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例；
第8圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例；
第9圖係繪示根據本文描述之例示性實施例的基板上之不重疊的元件層的分層結構之示例；
第10A圖至第10B圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的包括鈣鈦礦材料及光子元件之堆疊的不同示例之示意圖；
第11圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的包括光子元件之堆疊的不同示例之示意圖1100；
第12圖係繪示根據本文描述之實施例的在矽基板上分別地生長空間分離的相異光子元件之堆疊的不同示例之示意圖1200；
第13圖係繪示根據本文描述之實施例的在矽基板上分別地在不同元件之分離的堆疊上生長磊晶金屬層的不同示例之示意圖；
第14圖係繪示根據本文描述之實施例的在矽基板上分別地整合III-N元件層至在第13圖中描述的結構之不同示例的示意方塊圖1400；
第15A圖至第15B圖係繪示根據本文描述之實施例的在矽基板上整合磊晶金屬電極至此結構之不同示例的示意方塊圖；
第16圖係繪示根據本文描述之實施例的基於矽基板之空間整合結構的光學特性之示意方塊圖；
第17圖係繪示根據本文描述之實施例的多孔矽作為基板以生長用於鈣鈦礦之扭轉磊晶cREO層的示意方塊圖；
第18A圖至第18C圖係繪示根據本文描述之實施例的調變器及一個或多個波導整合至REO緩衝之示意方塊圖；
第19圖係繪示根據本文描述之實施例的在矽基板上之電子及光子元件的整合之示意方塊圖；
第20圖係繪示根據實施例的與磊晶金屬層混合之電子/RF結構的示意圖；
第21圖係繪示根據實施例的與在第20圖中繪示的那些分層結構相似的分層結構中之矽基板上的兩個區域之內形成的兩個堆疊之間的光學交互作用之示意圖；
第22圖至第24圖係繪示根據實施例的分層結構之不同應用的示意佈局圖；
第25圖至第26圖係繪示根據實施例的示意製程以形成在第10A圖至第10B圖中繪示的示意結構；以及
第27圖係繪示根據實施例的在第25圖至第26圖中繪示之製程期間操作矽基板的不同方法之示意圖。

Claims (21)

  1. 一種分層結構，其包含： 一基板； 一扭轉磊晶稀土氧化物層，該扭轉磊晶稀土氧化物層在該基板之一第一區域之上；以及 一稀土磷屬化物層在該基板之一第二區域之上，其中該第一區域及該第二區域係不重疊。
  2. 如申請專利範圍第1項所述之分層結構，其中該基板係一矽基板，其具有>100>之一結晶方向； 其中該扭轉磊晶稀土氧化物層具有>110>之一結晶方向；以及 其中該稀土磷屬化物層具有>100>之一結晶方向。
  3. 如申請專利範圍第2項所述之分層結構，其進一步包含： 一界面層，該界面層在該基板之一第三區域之上，其中該第三區域係與該第一區域及該第二區域分離； 其中該界面層係由二氧化矽或晶圓接合材料構成； 一矽層，該矽層在該界面層之上。
  4. 如申請專利範圍第3項所述之分層結構，其中該矽層具有>111>之一結晶方向，且該分層結構進一步包含： 一稀土氧化物層，該稀土氧化物層在該矽層之上具有>111>之一結晶方向。
  5. 如申請專利範圍第3項所述之分層結構，其中該矽層具有>100>之一結晶方向，且該分層結構進一步包含： 一另一個稀土磷屬化物，該另一個稀土磷屬化物在該矽層之上具有>100>之一結晶方向。
  6. 如申請專利範圍第1項所述之分層結構，其中該基板係一矽基板，該矽基板具有>111>之一結晶方向，且該分層結構進一步包含： 一堆疊，該堆疊為一界面層及在該界面層之上具有>100>的一結晶方向的一矽層之堆疊，其中該堆疊覆蓋該第一區域及該第二區域，且係介於該基板、該扭轉磊晶稀土氧化物層，以及該稀土磷屬化物層之間；以及 一稀土氧化物層，該稀土氧化物層在該基板之一第三區域之上具有>111>之一結晶方向，該第三區域係與該第一區域或該第二區域分離。
  7. 如申請專利範圍第2項所述之分層結構，其中該基板及該矽層之任意一個包含一多孔矽部分。
  8. 如申請專利範圍第2項所述之分層結構，其中該基板及該矽層之任意一個包含一第一電摻雜類型之一第一部份及一第二電摻雜類型之一第二部分；以及 其中，藉由添加一附加的矽磊晶層至該基板或該矽層，以改變該基板或該矽層之電摻雜，產生不同的電摻雜類型之該第一部份及該第二部分。
  9. 如申請專利範圍第1項所述之分層結構，其中該基板係一鍺基板，該鍺基板具有>100>之一結晶方向。
  10. 如申請專利範圍第1項所述之分層結構，其中該基板係一矽基板，該矽基板具有>100>之一結晶方向，且該分層結構進一步包含： 一界面層，該界面層在該基板之一第三區域之上，其中該第三區域係從該第一區域及該第二區域分離；以及 一鍺層，該鍺層在該界面層之上具有>100>之一結晶方向。
  11. 如申請專利範圍第6項所述之分層結構，其中該扭轉磊晶稀土氧化物層、稀土磷屬化物層及稀土氧化物層之位置係可交換的。
  12. 如申請專利範圍第11項所述之分層結構，其進一步包含： 一另一個堆疊，該另一個堆疊為一另一個界面層及一另一個矽層之堆疊，其中該另一個堆疊係直接地在該矽層之上，且對齊該第一區域及該第二區域之一個；以及 其中，該扭轉磊晶稀土氧化物層、該稀土磷屬化物層及該稀土氧化物層之一個係在該另一個矽層之上。
  13. 如申請專利範圍第4項所述之分層結構，其進一步包含： 多個元件之組合，該多個元件係選自III-V族元件、III-N元件、氧化物光子元件、電子元件及射頻元件之一群組，該多個元件之組合在該扭轉磊晶稀土氧化物層、稀土磷屬化物層及稀土氧化物層中的一個或複數個之一上表面之上。
  14. 如申請專利範圍第13項所述之分層結構，其中該多個元件之組合進一步包含鈣鈦礦氧化物、一BaTiO3 基調變器、一InP基發射器、一III-N高電子移動率電晶體、一極性、非極性或半極性III-N元件、一磊晶金屬及一ScScx Al1-x N濾波器中的一個或複數個：。
  15. 如申請專利範圍第4項所述之分層結構，其進一步包含： 一磊晶金屬層，該磊晶金屬層在該扭轉磊晶稀土氧化物層之上對齊該第一區域，或者在該稀土氧化物層之上對齊該第三區域。
  16. 如申請專利範圍第2項所述之分層結構，其中該基板係一P型態矽基板，該P型態矽基板具有一N形態矽部分，該N形態矽部分在該基板之一上表面對齊該第一區域，且該分層結構進一步包含： 一InP基發射器，該InP基發射器在該稀土磷屬化物層之上；以及 其中該扭轉磊晶稀土氧化物層係由Gd1-y Ery O3 構成，且其中在該扭轉磊晶稀土氧化物層的Er原子係配置成將從該InP基發射器發射的光波之一第一波長轉換成該N形態矽部分可偵測到之一第二波長。
  17. 如申請專利範圍第16項所述之分層結構，其中該基板包含： 一第一多孔部分，該第一多孔部分在該N形態矽部分之下對齊該N形態矽部分，其中該第一多孔部分形成一第一分佈式布拉格反射器，其通過該第二波長；以及 一第二多孔部分，該第二多孔部分在該第一多孔部分之下對齊該第一多孔部分，其中該第二多孔部分形成一第二分佈式布拉格反射器，其通過該第一波長。
  18. 如申請專利範圍第1項所述之分層結構，其進一步包含： 一光子元件，該光子元件在該扭轉磊晶稀土氧化物層之上；以及 一電子元件，該電子元件在該稀土磷屬化物層之上。
  19. 如申請專利範圍第18項所述之分層結構，其中該光子元件係一第一磊晶金屬、一調變器及在該調變器之上的一第二磊晶金屬之堆疊；以及 該電子元件係一III-V族電子場效電晶體。
  20. 一種分層結構，其包含： 一基板； 一扭轉磊晶稀土氧化物層，該扭轉磊晶稀土氧化物層在該基板之上； 一堆疊，該堆疊為一第一磊晶金屬、形成一調變式光學路徑之一層及在該層之上的一第二磊晶金屬之堆疊，其中該堆疊係在該扭轉磊晶稀土氧化物層上的一第一區域之上；以及 一波導，該波導在該扭轉磊晶稀土氧化物層上的一第二區域之上。
  21. 如申請專利範圍第20項所述之分層結構，其進一步包含： 一包覆材料，該包覆材料圍繞該扭轉磊晶稀土氧化物層、該堆疊及該波導之至少一側； 其中對應至形成該調變式光學路徑或該波導之該層的一第一折射率，係大於對應至該包覆材料之一第二折射率。
TW108102057A 2018-01-19 2019-01-18 稀土基整合光子及電子分層結構 TW201943072A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862619522P 2018-01-19 2018-01-19
US62/619,522 2018-01-19
US201862623354P 2018-01-29 2018-01-29
US62/623,354 2018-01-29

Publications (1)

Publication Number Publication Date
TW201943072A true TW201943072A (zh) 2019-11-01

Family

ID=65324649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102057A TW201943072A (zh) 2018-01-19 2019-01-18 稀土基整合光子及電子分層結構

Country Status (6)

Country Link
US (1) US10605987B2 (zh)
EP (1) EP3718182A1 (zh)
JP (1) JP2021511540A (zh)
CN (1) CN111656627A (zh)
TW (1) TW201943072A (zh)
WO (1) WO2019143942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755962B (zh) * 2020-01-17 2022-02-21 台灣積體電路製造股份有限公司 嵌入於多模干涉儀中的鍺光偵測器及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3673324B1 (en) * 2017-08-22 2022-06-29 Rockley Photonics Limited Optical modulator and method of fabricating an optical modulator
US11054673B2 (en) 2018-05-11 2021-07-06 Raytheon Bbn Technologies Corp. Photonic devices
US11262604B2 (en) 2018-05-11 2022-03-01 Raytheon Bbn Technologies Corp. Photonic devices
EP3896850A1 (en) * 2020-04-14 2021-10-20 IQE plc Layered structure with regions of localized strain in crystalline rare earth oxides
WO2022180730A1 (ja) * 2021-02-25 2022-09-01 日本電信電話株式会社 光導波路
GB2606356A (en) * 2021-05-04 2022-11-09 Iqe Plc A layered structure
GB2622272A (en) * 2022-09-12 2024-03-13 Iqe Plc A semiconductor structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199451B2 (en) 2004-09-30 2007-04-03 Intel Corporation Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US20080217695A1 (en) * 2007-03-05 2008-09-11 Translucent Photonics, Inc. Heterogeneous Semiconductor Substrate
US8846504B1 (en) * 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
US9595805B2 (en) * 2014-09-22 2017-03-14 International Business Machines Corporation III-V photonic integrated circuits on silicon substrate
CN109690737A (zh) * 2016-04-13 2019-04-26 Iqe公开有限公司 经由单晶ren和reo缓冲层在硅上形成的iii族半导体外延
CN109478504B (zh) * 2016-06-02 2023-08-29 Iqe公司 用于应变管理的稀土磷属元素化物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755962B (zh) * 2020-01-17 2022-02-21 台灣積體電路製造股份有限公司 嵌入於多模干涉儀中的鍺光偵測器及其製造方法
US11378750B2 (en) 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer

Also Published As

Publication number Publication date
US20190227233A1 (en) 2019-07-25
CN111656627A (zh) 2020-09-11
WO2019143942A1 (en) 2019-07-25
JP2021511540A (ja) 2021-05-06
EP3718182A1 (en) 2020-10-07
US10605987B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
TW201943072A (zh) 稀土基整合光子及電子分層結構
CN109477936B (zh) 集成结构以及其制造方法
US9568676B2 (en) Method for producing an integrated optical circuit
US6677655B2 (en) Silicon wafer with embedded optoelectronic material for monolithic OEIC
US9360623B2 (en) Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
US9864134B2 (en) Semiconductor structure and method for manufacturing a semiconductor structure
WO2001097294A2 (en) Integrated electronic-optoelectronic devices and method of making the same
JPH09293893A (ja) 光半導体装置
JP2000022128A (ja) 半導体発光素子、および光電子集積回路素子
US20160301192A1 (en) Iii-v lasers with integrated silicon photonic circuits
Geng et al. High-speed InGaAs photodetectors by selective-area MOCVD toward optoelectronic integrated circuits
US6625187B1 (en) Semiconductor optical device and method of manufacturing the same
CN111244227B (zh) 一种硅基光子集成模块及其制备方法
Duan et al. Long wavelength multiple resonant cavities RCE photodetectors on GaAs substrates
JPH02306680A (ja) 光電子集積回路装置およびその製造方法
US7482184B2 (en) Manufacture of a layer of optical interconnection on an electronic circuit
US5610095A (en) Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same
US9989703B2 (en) Semiconductor structure and method for manufacturing a semiconductor structure
Sabnis et al. Intimate monolithic integration of chip-scale photonic circuits
CN111952155B (zh) 半导体装置及其制造方法和半导体集成电路
CN117254345B (zh) 一种模块化的硅基异质光电集成架构及方法
Lin Quantum efficiency enhancement of germanium-on-insulator photodetectors for integrated photonics on silicon