KR20060058111A - 반도체 장치 패키지 및 이를 제조하는 방법 - Google Patents

반도체 장치 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20060058111A
KR20060058111A KR1020067003063A KR20067003063A KR20060058111A KR 20060058111 A KR20060058111 A KR 20060058111A KR 1020067003063 A KR1020067003063 A KR 1020067003063A KR 20067003063 A KR20067003063 A KR 20067003063A KR 20060058111 A KR20060058111 A KR 20060058111A
Authority
KR
South Korea
Prior art keywords
semiconductor device
wire
interposer
bond
package
Prior art date
Application number
KR1020067003063A
Other languages
English (en)
Inventor
샤피듀얼 이슬람
다니엘 크욱 라우
로마리코 산토스 산 안토니오
아낭 수바지오
마이클 한난 맥커레한
에드문다 구트-오멘 리티릿
Original Assignee
어드밴스드 인터커넥트 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 인터커넥트 테크놀로지스 리미티드 filed Critical 어드밴스드 인터커넥트 테크놀로지스 리미티드
Publication of KR20060058111A publication Critical patent/KR20060058111A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78317—Shape of other portions
    • H01L2224/78318—Shape of other portions inside the capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

반도체 장치(다이) 패키키(50, 102, 110)용 리드 프레임(52, 100, 112)이 서술된다. 리드 프레임(52, 100, 112) 내의 리드들(60) 각각은 패키지(50, 102, 110)의 외부 표면(58) 근처에 배치되는 한 단부(66) 및 다이(14) 근처에 배치되는 또 다른 단부(68)를 갖는 인터포저(64)를 포함한다. 인터포저(64)의 대향 단부들로부터의 연장은 보드 연결 포스트(70) 및 지지 포스트(74)이다. 본드 사이트(78)는 지지 포스트(74)에 대향하는 인터포저(64)의 표면상에 형성된다. 각 리드들(60)은 본드 사이트(78)에의 와이어본딩, 테이프 본딩, 또는 플립-칩 부착을 통해서 다이(14) 상의 연관된 입력/출력(I/0) 패드(80)에 전기 연결된다. 와이어본딩이 사용되는 경우, I/O 패드(80)를 본드 사이트(78)에 전기 연결시키는 와이어는 I/O 패드(80) 및 본드 사이트(78) 둘 다에 웨지 결합될 수 있다. 지지 포스트(74)는 본딩 및 코팅 공정 동안 인터포저(64)의 단부(68)에 지지체를 제공한다.
리드 프레임, 인터포저, 지지 포스트, 본드 사이트, I/O 패드

Description

반도체 장치 패키지 및 이를 제조하는 방법{Semiconductor device package and method for manufacturing same}
관련 출원의 교차 참조
본 출원은 전체로 본 명세서에 참고 문헌으로 포함되는 2003년 8월 14일에 출원된 미국 가출원번호 60/494,982(대리인 문서번호 102479-100)의 권익을 주장한 것이다.
본 발명은 반도체 장치 패키지들에 관한 것이다. 보다 구체적으로는, 본 발명은 리드 프레임 기반 반도체 장치 패키지들(lead frame based semiconductor device package) 및 리드 프레임 기반 반도체 장치 패키지들을 제조하는 방법들에 관한 것이다.
리드 프레임 기반 반도체 장치 패키지들에서, 전기 신호들은 전기 도전성 리드 프레임에 의해 적어도 하나의 반도체 장치(다이) 및 인쇄 회로 보드와 같은 외부 회로간에서 전송된다. 리드 프레임은 다수의 리드들을 포함하는데, 각 리드는 내부 리드 단부 및 대향하는 외부 리드 단부를 포함한다. 내부 리드 단부는 다이 상의 입력/출력(I/0) 패드들에 전기적으로 연결되고 외부 리드 단부는 패키지 바디의 바깥에 단자를 제공한다. 외부 리드 단부가 패키지 바디면에서 끝나는 경우, 패 키지는 "노-리드(no-lead)" 패키지로서 알려진 반면에, 외부 리드들이 패키지 바디 주변을 넘어서 연장되는 경우, 패키지를 "리드된(leaded)" 것이라 칭한다. 널리 알려진 노-리드 패키지들의 예들로서 정사각형 패키지 바디의 바닥의 주변 주위에 배치된 4세트의 리드들을 갖는 QFN(quad flat no-lead) 패키지들 및 패키지 바디의 바닥의 대향 측들을 따라서 배치된 2세트들의 리드들을 갖는 DFN(dual flat no-lead) 패키지들을 들 수 있다. QFN 패키지의 제조 방법은 전체로 본 명세서에 참고문헌으로 포함되는 2002년 4월 29일자 출원된 미국 특허 출원 공개 번호 US2003/0203539 A1에 서술되어 있다.
다이를 내부 리브 단부에 연결시키는 것을 통상, 와이어 본딩, 테이프 자동 본딩(TAB), 또는 플립-칩 방법들을 사용하여 수행된다. 와이어본딩 또는 TAB 방법들에서, 내부 리드 단부들은 다이로부터 거리를 두고 끝나고 작은 직경의 와이어들 또는 도전성 테이프에 의해 다이의 최상부상에 I/O 패드들에 전기적으로 상호연결된다. 다이는 리드들에 의해 둘러싸이는 지지 패드에 의해 지지될 수 있다. 플립-칩 방법에서, 리드-프레임의 내부 리드 단부들은 다이 아래에서 연장되고, 이 다이 상의 I/O 패드들이 직접 전기 연결(예를 들어, 솔더 연결)을 통해서 내부 리드 단부들과 접촉하도록 다이가 플립된다.
와이어본딩을 사용하는 노-리드 패키지들에서, 리드들은 전형적으로 2가지 일반적 구성들 중 한 구성으로 형성된다. 도1에 도시된 제1 형태에서, 각 리드(10)는 실질적으로 패키지의 측면 근처에 배치된 포스트로 이루어진다. 지지 패드(12)는 전형적으로 다이(14)를 지지하는 리드들(10) 간에 배치된다. 리드들(10) 및 지 지 패드(12)는 리드(10) 및 지지 패드(12)로부터 바깥쪽으로 돌출하는 탭들(16)과 같은 록킹 피쳐들(locking features)을 포함할 수 있는데, 이는 패키지 내의 리드(10) 및 지지 패드(12)를 유지하도록 몰딩 화합물과 협동한다. 이 구성의 한가지 결점은 다이(14)상의 I/O 패드들을 리드들(10)에 연결시키는데 상대적으로 긴 길이의 본드 와이어(18)를 필요로 한다는 것이다. 길이가 긴 본드 와이어(18)를 사용하면, 다이(14) 및 리드(10)간의 전기 저항을 증가시킴으로써 패키지 성능에 악 영향을 미친다. 또한, 본드 와이어(18)는 상대적으로 값비싸고 부서지기 쉽기 때문에, 만은 량의 본드 와이어(18)를 사용하는 것은 바람직하지 않다. 이 문제는 동일한 크기 패키지에 대해서 점점 더 작은 다이 크기를 사용하는 산업 경향으로 인해 악화되는데, 이것이 소정 패키지 크기에 대해서 본드 와이어(18)의 길이를 증가시킨다.
도2에 도시된 와이어본드 노리드 패키지들에 대한 제2의 일반적인 구성에서, 리드(10)는 보드 연결 포스트로부터 다이 지지 패드(12)를 향하여 연장되는 인터포저(interposer)(20)를 포함한다. 인터포저(20)는 필요로 되는 본드 와이어(18)의 길이를 감소시켜, 도1의 구성의 문제들 중 일부를 극복한다. 그러나, 도2의 구성 그 자체는, 다이를 리드들에 결합할 때 인터포저(20) 상의 본드 사이트들의 동일평활성(coplanarity)을 유지하는 것이 어렵다는 문제가 있다.
플립 칩 결합 방법들을 사용하는 노-리드 패키지들은 통상 지지 패드(12) 없이 도2에 도시된 구성과 유사한 구성을 사용한다. 인터포저들(20)은 다이(14) 아래로 연장되고, 다이(14) 상의 I/O 패드들은 인터포저들(20) 상의 본드 패드에 납땜 되도록 다이는 플립된다. 플립-칩 본딩 방법들을 위하여 이 구성의 사용은 또한 다이(14)를 리드들(10)에 결합시킬 때 인터포저들(20) 상의 본드 사이트들의 동일평활성을 유지하는 문제를 제공한다.
와이어본딩이 사용되는 경우에, 본드 와이어들(18)은 전형적으로 3가지 와이어본딩 기술들, 즉 초음파 본딩, 열압축 본딩 및 열음파 본딩 중 하나를 사용하여 부착된다.
초음파 본딩에서, 압력 및 초음파 진동의 버스트들의 조합은 야금 콜드 용접을 형성하도록 적용된다. 초음파 본딩은 소위 "웨지 본드(wedge bond)"로 형성된다. 웨지 본드에서, 이 본드는 와이어(18)의 측 표면을 따라서 발생되는데, 이 와이어(18)는 일반적으로 도2의 (190에 도시된 바와 같이 리드(10)의 표면에 대체로 평행하여 연장된다.
열압축 본딩(thermocompression bonding)에서, 압력 및 상승 온도의 조합은 용접을 형성하기 위하여 적용된다. 다른 한편으로, 열음파 본딩은 압력, 상승된 온도 및 초음파 진동 버스트들의 조합을 사용하는데, 이는 통상 I/O 패드에 "볼 본드(ball bond)" 및 리드(10)에 웨지 본드를 형성한다. 볼 본드에서, 본드는 와이어(18)의 단부에서 발생되는데, 이 와이어(18)는 일반적으로, 도2에 (21)로 도시된 바와 같은 연결 사이트에서 I/O 패드의 표면에 수직하여 연장한다. 실질적으로, 모든 열압축 및 열음파 본딩은 금 또는 금 합금 와이어를 사용하여 수행된다.
현대 패키징 기술들에서, 상호연결된 리드 프레임들의 매트릭스는 다수의 패키지들이 동시에 제조되도록 하는데 사용된다. 이와 같은 기술들은 일반적으로 솔 더, 에폭시, 이중면 접착 테이프 등을 사용하여 매트릭스로 각 리드 프레임의 중앙 지지 패드(12)에 다이(14)를 고착시키는 것을 포함한다. 그 후, 각 리드 프레임용 리드들(10)은 연관된 다이(14) 상의 I/O 패드들에 와이어본딩된다. 와이어본딩 후, 다이(14), 본드 와이어들(18) 및 리드들(10)의 적어도 일부는 예를 들어 트랜스퍼 또는 사출 성형 프로세스를 사용하여 플락스틱으로 캡슐화된다. 그 후, 이 패키지들은 블레이드, 워터 젯 등으로 소잉(sawing)함으로써 싱귤레이트(singulate)되어, 외부 회로와의 전기 연결을 위해 노출된 각 패키지의 리드들(10)의 부분들을 제거한다.
이와 같은 현대 캡슐화 기술들에서 초음파 본딩을 사용하면 여러가지 이유 로 인해 문제가 있게 된다. 예를 들어, 현대 프레임들 상에 형성되는 리드들(10)은 매우 얇음으로, 알루미늄 웨지 본딩 프로세스에 의해 손쉽게 파괴된다. 이와 같은 제한들로 인해, 알루미늄 웨지 본딩의 사용은 개별화된 용접 패키지들을 위하여 보존되는데, 이는 고체 본딩 포스트들을 제공하고 이 패키지는 알루미늄 웨지 본딩 공정 동안 정확하게 회전되고 위치될 수 있다.
종래 기술의 상술된 결점들 및 단점들과 이외 다른 결점들 및 단점들은 제1 패키지 면의 적어도 일부를 형성하는 몰딩 화합물, 상기 몰딩 화합물에 의해 적어도 부분적으로 커버되는 반도체 장치, 및 상기 몰딩 화합물에 의해 적어도 부분적으로 커버되는 도전성 재료의 리드 프레임을 포함하는 반도체 장치 패키지에 의해 극복되거나 경감된다. 리드 프레임은 다수의 리드들을 포함한다. 각 리드들은 보드 연결 포스트를 갖는 인터포저 및 상기 인터포저로부터 연장하는 지지 포스트를 포함한다. 보드 연결 포스트 및 지지 포스트 둘 다는 제1 패키지 면에서 끝나고, 상기 인터포저는 상기 제1 패키지 면으로부터 이격된다. 각 리드에서, 본드 사이트는 지지 포스트에 대향하는 인터포저의 표면상에 형성된다. I/O 패드들 중 적어도 하나는 본드 사이트에서 인터포저에 전기적으로 연결된다. I/O 패드들은 본드 사이트에 본딩되는 와이어 또는 테이프이거나 I/O 패드들은 플립-칩 유형 커넥션을 형성하는 본드 사이트에 전기적으로 직접 연결될 수 있다.
일 실시예에서, 몰딩 화합물은 제1 패키지 면에 인접한 제2 패키지 면의 적어도 일부를 형성하고, 보드 연결 포스트의 단부 표면에 인접한 보드 연결 포스트의 측 표면은 제2 패키지 면에서 보이도록 되어 있다. 보드 연결 포스트의 측 표면 및 보드 연결 포스트의 단부 표면 간의 코너는 제거되어 릴리프를 형성하는데, 상기 릴리프는 보드 연결 포스트의 단부 표면으로부터 측정된 약 1 밀 내지 약 2 밀의 높이를 갖는다.
본 발명의 또 다른 양상에서, 반도체 장치를 패키징하는 방법은: (a) 도전성 재료로 리드 프레임을 형성하는 단계로서, 상기 리드 프레임은 다수의 리드들을 포함하는데, 각 리드들은 대향하는 제1 및 제2 단부들을 갖는 인터포저, 상기 제1 단부에 인접한 인터포저로부터 연장하고 상기 인터포저로부터 떨어진 자유단을 갖는 보드 연결 포스트, 상기 보드 연결 포스트로부터 이격되고 상기 제2 단부에 인접한 인터포저로부터 연장하고 상기 인터포저로부터 떨어진 자유단을 갖는 지지 포스트, 및 상기 지지 포스트에 대향하는 인터포저의 표면상에 형성되는 본드 사이트를 포함하는, 상기 리드 프레임 형성 단계; (b) 상기 지지 포스트 및 상기 보드 연결 포스트의 자유단들을 지지하는 단계; (c) 상기 지지 포스트 및 상기 보드 연결 포스트의 자유단들을 지지하면서 상기 반도체 장치상의 I/O 패드들을 본드 사이트들에 전기적으로 연결시키는 단계; 및 (d) 상기 지지 포스트 및 보드 연결 포스트의 자유 단들을 지지하면서 몰딩 화합물로 반도체 장치의 적어도 일부 및 리드 프레임의 적어도 일부를 커버하는 단계를 포함한다.
I/O 패드들을 본드 사이트들에 전기적으로 연결하는 것은 I/O 패드들을 본드 사이트들에 와이어 본딩하거나 I/O 패드들을 본드 사이트들에 전기적으로 직접 연결하여 플립-칩 유형 커넥션을 형성한다. 지지 포스트 및 본드 연결 포스트의 자유단을 지지하는 것은 지지 포스트 및 본드 연결 포스트의 자유 단들을 표면에 고착시키는 것을 포함할 수 있다. 일 실시예에서, 리드 프레임을 형성하는 단계는: (a) 도전성 재료로 리드 프레임 프리커서를 형성하는 단계로서, 상기 리드 프레임 프리커서는 다수의 리드 프리커서들을 포함하는데, 각 리드 프리커서들은 도전성 재료의 스트립인, 상기 리드 프레임 프리커서 형성 단계; 및 (b) 상기 다수의 리드들을 형성하기 위하여 각 리드 프리커서들에 걸쳐서 채널을 배치하는 단계를 포함한다. 이 방법은 수지로 채널을 충전하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 양상에서, 반도체 장치 패키지는 제1 패키지 면의 적어도 일부를 형성하는 몰딩 화합물, 상기 몰딩 화합물에 의해 적어도 부분적으로 커버되는 반도체 장치 및 상기 몰딩 화합물에 의해 적어도 부분적으로 커버되는 도전성 재료의 리드 프레임을 포함한다. 이 리드 프레임은 다수의 리드들을 포함하는데, 이 리드 각각은 자신 상에 형성된 본드 사이트를 갖는다. 각 본드 사이트는 I/O 패드 및 본드 사이트 둘 다에 웨지 결합되는 와이어에 의해 반도체 장치상의 대응하는 I/O 패드에 전기 연결된다. 이 와이어는 알루미늄 또는 알루미늄계 합금으로 제조될 수 있고 I/O 패드 및 본드 사이트 간에서 연장되는 와이어의 일부의 직격의 약 1.2 내지 1.5 배의 웨지 폭을 가질 수 있다. 일 실시예에서, 리드 프레임은 몰딩 화합물이 리드 프레임에 가해진 후 리드들을 분리시키도록 에칭된다.
본 발명의 또한 다른 양상에서, 반도체 장치를 패키지하는 방법은: 도전성 재료로 리드 프레임을 형성하는 단계로서, 상기 리드 프레임은 다수의 리드들을 포함하는, 상기 리드 프레임 형성 단계; 상기 반도체 장치상의 I/O 패드들을 상기 리드들 상의 본드 사이트들에 전기 연결하는 단계; 및 몰딩 화합물로 상기 반도체 장치의 적어도 일부 및 상기 리드 프레임의 적어도 일부를 커버하는 단계를 포함한다. I/O 패드들을 본드 사이트들에 전기 연결하는 것은: 와이어를 I/O 패드에 웨지 본딩하고 와이어를 본드 사이트에 웨지 본딩하는 것을 포함한다. 이 와이어는 알루미늄 또는 알루미늄계 합금으로 제조될 수 있고 I/O 패드 및 본드 사이트 간에서 연장되는 와이어의 일부의 직경의 약 1.2 내지 약 1.5 배의 웨지 폭을 가질 수 있다. 일 실시예에서, 리드 프레임은 몰딩 화합물이 리드 프레임에 가해진 후 리드들을 분리시키도록 에칭된다.
본 발명의 한 가지 이상의 실시예들의 상세한 설명이 첨부 도면들 및 이하의 설명에 개시되어 있다. 본 발명의 다른 특징들, 목적들 및 장점들은 상세한 설명, 도면 및 청구범위로부터 명백하게 될 것이다.
본 발명은 유사한 소자들에 유사한 참조번호들이 병기된 첨부 도면들과 관련한 이하의 상세한 설명으로부터 더욱 충분하게 이해될 것이다.
도1은 종래 기술의 와이어본딩된 노-리드 패키지의 일부를 도시한 단면도.
도2는 종래 기술의 다른 와이어본딩된 노-리드 패키지의 일부를 도시한 단면도.
도3은 본 발명의 실시예를 다른 쿼드, 노-리드, 와이어본딩된 반도체 장치 패키지를 도시한 단면도.
도4는 도3의 반도체 장치 패키지의 리드 프레임의 하부 사시도.
도5는 다이에 와이어본딩된 도4의 리드 프레임의 상부 사시도.
도6은 도3의 반도체 장치 패키지의 부분 절단 상부 사시도.
도7은 도3의 반도체 장치 패키지의 하부 사시도.
도8은 본 발명의 또 다른 실시예를 따른 듀얼 노-리드 와이어본딩된 반도체 장치 패키지를 위하여 다이에 와이어본딩된 리드 프레임의 상부 사시도.
도9는 도8의 리드 프레임을 사용하는 반도체 장치 패키지의 부분 절단 상부 사시도.
도10은 도9의 반도체 장치 패키지의 하부 사시도.
도11은 본 발명의 또 다른 실시에를 따른 쿼드, 노-리드 프립-칩 반도체 장치 패키지의 단면도.
도12는 도11의 반도체 장치 패키지의 리드 프레임의 상부 사시도.
도13은 본 발명의 또 다른 실시예를 따른 듀얼, 노-리드 플립-칩 만도체 장치 패키지용 다이에 본딩된 리드 프레임의 상부 사시도.
도14a 및 도14b는 대안적인 리드 구성의 단면도들.
도15a 및 도15b는 또 다른 대안적인 리드 구성의 단면도들.
도16은 도14a의 대안적인 리드 구성을 사용하는 와이어본딩된 반도체 장치 패키지의 단면도.
도17은 도16의 반도체 장치 패키지의 리드 프레임의 상부 사시도.
도18은 도16의 반도체 장치 패키지의 부분 절단 상부 사시도.
도19는 도16의 반도체 장치 패키지의 하부 사시도.
도20은 도14b의 대안적인 리드 구성을 사용하는 플립-칩 반도체 장치 패키지의 단면도.
도21은 도20의 반도체 장치 패키지의 리드 프레임의 상부 사시도.
도22는 도20의 반도체 장치 패키지의 부분 절단 상부 사시도.
도23은 도20의 반도체 장치 패키지의 하부 사시도.
도24는 지지 포스트들의 자유 단들을 커버하는 전기 절연 코팅을 도시한 쿼드, 노-리드 반도체 장치 패키지의 하부 사시도.
도25는 지지 포스트들의 자유단들을 커버하는 전기 절연 코팅을 도시한 듀얼 노-리드 반도체 장치 패키지의 하부 사시도.
도26a-h는 캡슐화된 집적 회로 칩 패키지에서 와이어본딩을 위한 웨지 본딩 순서를 도시한 도면.
도27은 칩의 I/0 패드 상에 웨지 본드의 사시도.
도28은 리드의 본드 사이트 상의 웨지 본드의 사시도.
도29a-도29i는 어셈블리의 각종 스테이지들에서 대안적인 반도체 장치 패키지를 도시한 도면.
도3을 참조하면, 쿼드 노-리드 와이어본딩된 반도체 장치 패키지(50)의 단면도가 도시되어 있다. 반도체 장치 패키지(50)는 패키지(50)의 외부 면들(56 및 58)의 일부를 형성하는 몰딩 화합물(54)에 의해 커버되는 리드 프레임(52) 및 반도체 장치(다이)(14)를 포함한다. 리드 프레임(52)은 다수의 리드들(60) 및 상기 리드들(60) 간에 배치된 다이 패드(62)를 포함한다. 각 리드들(60)은 다이(14)에 인접하여 배치된 또 다른 단부(68) 및 패키지(50)의 외부면(58)에 인접하여 배치된 한 단부(66)를 갖는 인터포저(64)를 포함한다. 단부(66)에 인접한 각 인터포저(64)로부터 연장되는 것은 보드 연결 포스트(70)이며, 이는 포장 면(56)에서 끝나는 자유단(72)을 갖는다. 대향 단부(68)에 인접한 각 인터포저(64)로부터 연장하는 것은 지지 포스트(74)인데, 이는 보드 연결 포스트(70)로부터 이격되고 포장 면(56)에서 끝나는 자유 단(76)을 갖는다. 각 리드들(60)은 지지 포스트(74)에 대향되는 인터포저(64)의 표면상에 형성되는 본드 사이트(78)를 포함한다. 각 리드들(60)은 I/O 패드(80) 및 본드 사이트(78) 간에 연결된 본드 와이어(18)를 통해서 다이(14) 상의 연관된 입력/출력(I/O) 패드(80)에 전기 연결된다. 보드 연결 포스트(70)의 자유단(72)은 인쇄 회로 기판 또는 또 다른 반도체 장치 패키지와 같은 외부 회로에 전기 연결될 수 있다. 전기 신호들은 I/O 패드(80), 본드 와이어(18), 인터포저(64) 및 보드 연결 포스트(70)를 통해서 다이(14) 및 외부 회로 간에 전송된다. 이하에 더욱 상세하게 설명된 바와 같이, 지지 포스트(74)는 본딩 및 코팅 프로세스들 동안 인터포저(64)의 단부(68)에 지지된다. 또한, 인터포저(64), 지지 포스트(74) 및 보드 연결 포스트(70)에 의해 한정된 채널(82)은 몰딩 화합물(56)을 수용하여 패키지(50) 내에서 각 리드(60) 록킹을 지원한다. 보드 연결 포스트(70)는 또한 인터포저(64)의 단부(66)로부터 오프셋되어, 단부(66)가 몰딩 화합물(54) 내에서 리드(60)를 앵커링하는 탭으로서 작용하도록 한다.
도4를 참조하면, 리드 프레임(52)의 하부 사시도가 도시된다. 도시된 실시예에서, 7개의 리드들(60)은 다이 지지 패드(62)의 4변들 각각 상에 배치된다. 그러나, 리드들(60)의 수 및 위치는 특정 애플리케이션을 위해 필요로 되는 바와 같이 수정될 수 있다는 것을 인지할 것이다. 리드들(60)은 서로로부터 이격되고 다이 지지 패드(62)로부터 이격되어, 리드들(60)을 서로로부터 그리고 다이 지지 패드(62)로부터 전기적으로 격리시킨다. 각 인터포저들(64)은 인접 리드들(60) 간의 피치를 조정하도록 형상화된다. 예를 들어, 각 변상의 최중앙 인터포저(64)는 실질적으로 직선인 반면에, 각 변상의 최외곽 인터포저(64)는 각을 이룬 형상으로 된다.
다이 패드(62)의 각 코너로부터 연장되는 것은 타이 바(90)인데, 이는 몰딩 화합물(54) 내에서 다이 패드(62)를 앵커링하도록 작용한다(도3).
리드 프레임(52)은 임의의 적절한 도전성 재료, 바람직하게는 구리 또는 구리계 합금의 시트로 형성될 수 있다. 구리계 합금이란 이 재료가 구리의 중량 당 50% 이상을 포함한다는 것을 의미한다. 리드 프레임(52)을 형성하는 도전성 재료의 시트는 약 0.10mm 내지 약 0.25mm 간의 두께를 갖고, 더욱 바람직하게는 약 0.15mm 내지 약 0.20mm의 두께를 갖는다. 다이 지지 패드(62), 리드들(60) 및 타이 바들(90)을 포함하는 리드 패드의 피쳐들 각각에 대한 프리커서들은 스탬핑, 화학적 에칭, 레이저 어블레이션 등과 같은 임의의 알려진 방법을 사용하여 형성될 수 있다. 그 후, 이들 피쳐들 각각에 형성된 각종 리세스들은 화학적 에칭 또는 레이저 어블레이션과 같은 제어된 공제 프로세스(subtractive process)를 사용하여 형성될 수 있다. 예를 들어, 지지 포스트(74) 및 보드 연결 포스트(70)의 자유단들(76, 72)을 형성하도록 하는 각 표면은 화학적 레지스트로 코팅될 수 있고, 언코딩된 표면은 채널들(82)을 형성하는데 유효한 시간 동안 적절한 에천트에 노출될 수 있다. 동일한 방법은 다이 지지 패드(62)의 하부 표면(92)으로부터 타이 바들(90)을 리세스하도록 사용될 수 있다. 채널들(82)은 리드 프레임(52)의 두께(즉, 리드 프레임을 형성하도록 사용되는 재료의 두께)의 약 40% 내지 약 75% 간의 깊이로 리드 프리커서들에 걸쳐서 바람직하게 에칭되고, 더욱 바람직하게는, 이 두께의 약 50% 내지 약 60% 간에서 에칭된다. 이 바람직한 범위 내의 채널 깊이들은 몰딩 화합물(54)을 수용하도록 채널(82) 내에서 충분한 클리어런스를 허용하면서 충분한 전기 도전율을 갖는 인터포저들(64)을 제공한다(도3).
각종 리세스들(예를 들어, 채널들(82))이 형성된 후, 지지 포스트들(74) 및 보드 연결 포스트들(70)의 자유단들(76, 72) 및 칩 지지 패드(62)의 하부 표면(92)은 표면(94)에 고착된다. 도시된 실시예에서, 표면(94)은 접착성 테이프 상에 형성 되는데, 이는 지지 포스트들(74) 및 보드 연결 포스트들(70)의 자유단들(76, 72) 및 지지 패드(92)의 하부 표면(92) 상에 형성된 실질적으로 동일평면의 표면들과 접촉하여 고착된다. 도4는 단일 리드 프레임(52)을 도시하는 반면에, 다수의 상호 연결된 리드 프레임들(52)이 제공된다는 것을 인지할 것인데, 상기 상호연결된 리드 프레임들(52)에는 통상적으로 제조 프로세스의 최종 단계로서 블레이드, 워터 젯 등으로 소잉함으로써 싱귤레이트되는 상호연결된 프레임들(52)이 제공된다.
도5를 참조하면, 리드 프레임(52)의 상부 사시도가 도시되는데, 이 리드 프레임(52)은 다이(14)에 와이어본딩된다. 이 다이(14)는 솔더, 에폭시, 이중면 접착 테이프 등과 같은 임의의 간편한 방법을 사용하여 지지 패드(62)에 고착된다. 다이(14)는 지지 패드(62)에 고착된 후, 와이어들(18)은 다이(14) 상의 I/O 패드들 및 각 리드들(60) 상의 본드 사이트들(78) 간에 개별적으로 연결된다. 지지 포스트들(74)은 리드들(60) 각각에서 본드 사이트들(78)의 동일 평활성을 유지하여, 본드 사이트들(78)에 와이어들을 정확하게 본딩시킴으로, 패키지의 제조 결함들을 감소시킨다. 게다가, 지지 포스트들(74)은 본드 사이트(78)로부터 표면(94)으로 와이어(18)의 본딩과 연관된 힘을 전달한다. 지지 포스트들(74) 및 본드 사이트(78)가 지지되기 때문에, 본 발명의 리드들(60)은 종래 기술의 리드 프레임 설계들에서 가능한 것보다 더 넓은 각종 본딩 방법들 및 와이어 재료들을 사용하도록 한다. 이하에 설명되는 바와 같이, 와이어본딩은 압력 및 초음파 진동 버스트들의 조합이 야금콜드 용접을 형성하도록 적용되는 초음파 본딩, 압력 및 상승된 온도의 조합이 용접을 형성하도록 적용되는 열압축 본딩 및 압력, 상승된 온도 및 초음파 진동 버스트 들의 조합이 용접을 형성하도록 적용되는 열음파 본딩을 사용하여 수행될 수 있다.
이하에 더욱 상세하게 설명되는 바와 같이, 패키지 특징들의 부분적인 에칭에 의해 형성되는 로버스트 중간체(intermediate)는 초음파 본딩을 사용하여 본드 패드 및 리드 둘 다에 웨지 본드를 형성하도록 한다. 본딩에 사용되는 와이어의 유형은 금, 금계 합금, 알루미늄, 또는 알루미늄계 합금으로 제조되는 것이 바람직하다.
와이어본딩에 대한 대안으로서, 테이프 자동 본딩(TAB)이 사용될 수 있다.
I/O 패드들(80)이 자신들의 본드 사이트들(78)에 와이어본딩된 후, 다이(14), 리드 프레임(52) 및 본드 와이어들(18)은 도6에 도시된 바와 같이 몰딩 화합물(54)로 커버된다. 몰딩 화합물(54)은 트랜스퍼 또는 사출 성형 프로세스와 같은 임의의 종래 기술을 사용하여 가해질 수 있다. 몰딩 화합물(54)은 약 250℃ 내지 약 300℃ 사이의 범위에서 흐름 온도를 갖는 전기 절연성 재료, 바람직하게는 에폭시와 같은 중합체 몰딩 수지이다. 몰딩 화합물(54)은 또한 저온 열 유리 복합물일 수 있다.
몰딩 화합물(54)을 가하는 동안, 표면(94)에 접착되는 지지 포스트들(74) 및 보드 연결 포스트들(70)은 인터포저(64)의 이동을 방지하고, 리드들(60)간의 간격을 유지하고 본드 사이트(78)에서 와이어본드가 왜곡되거나 파괴되지 않도록 한다. 게다가, 인터포저들(64) 아래에 형성된 채널들(82)(도3)은 몰딩 화합물(54)을 수용하는데, 이는 패키지 (50) 내에서 보드 연결 포스트(70), 지지 포스트(74) 및 인터포저(64)를 앵커링 한다.
본드 사이트들(78), 다이(14) 및 리드 프레임(52)이 코팅된 후, 접착된 표면(94)은 제거되고, 필요한 경우, 접착된 패키지들(50)은 블레이드, 워터 젯 등으로 소잉함으로써 싱귤레이트된다. 도3 및 도7을 참조하면, 접착된 표면(94) 및 싱귤레이션의 제거 후, 각 패키지(50)의 리드 프레임(52)의 부분들이 노출된다. 특히, 지지 포스트들(74)의 자유단들, 보드 연결 포스트들(70)의 자유단들(72), 인터포저들(64)의 단부들(66) 및 타이 바들(90)의 단부들 및 지지 패드(62)의 하부 표면(92)이 노출될 수 있다. 전형적인 배열에서, 보드 연결 포스트들(70)의 자유단들(72) 만이 외부 전기 회로에 연결되도록 사용될 것이다. 그러나, 지지 포스트들(74)의 자유단들(76) 및 인터포저들(64)의 단부들(66)은 또한 바람직한 경우 외부 회로에 연결될 수 있다.
도8을 참조하면, 다이(14)에 와이어본딩된 대안적인 리드 프레임(100)의 상부 사시도가 도시된다. 도8에 도시된 리드 프레임(100)은 도9 및 도10에 도시된 이중 노-리드 와이어본딩된 반도체 장치 패키지(102)를 제조하는데 사용된다. 도9는 반도체 패키지(102)의 부분 절단 상부 사시도를 도시하고, 도10은 반도체 패키지(102)의 하부 사시도를 도시한다. 도8 내지 도10의 패키지(102)는 리드 프레임(100)이 이중 타입 반도체 패키지에 대해서 설계되었다는 것을 제외하면 도3-7과 관련하여 서술된 패키지(50)와 실질적으로 유사하다. 리드 프레임(100)은 2세트의 8개의 리드들(60)을 포함하는데, 리드들(60)의 각 세트는 다이 지지 패드(62)의 대대향 측들에 인접하여 배치된다. 8개의 리드들(60)의 2 세트들이 도시되었지만, 각 세트는 임의 수의 리드들(60)을 포함할 수 있다는 것을 인지할 것이다. 다이 지지 패드(62)는 2개의 타이 바들(90)을 포함하는데, 이는 다이 지지 패드(62)의 대향 단부들로부터 연장된다. 반도체 패키지(102)를 제조하는 방법은 도3-7과 관련하여 서술된 방법과 동일하다.
도11을 참조하면, 쿼드 노-리드 플립 칩 반도체 장치 패키지(110)의 단면도가 도시된다. 도11의 패키지(110)는 도11의 다이(14)가 플립 칩 방법을 사용하여 리드 프레임(112)에 연결되어 다이 지지 패드가 사용되지 않는다는 것을 제외하면 도3에 도시된 패키지(50)와 실질적으로 유사하다.
도12는 다이(14)가 본딩된 쿼드 노-리드 플립-칩 패키지(110)를 위한 리드 프레임(112)의 상부 사시도이다. 리드 프레임(112)은 4변들 각각 상에 배치된 7개의 리드들(60)을 포함하도록 도시된다. 그러나, 임의 수의 리드들(60)이 각 사이트상에 사용될 수 있다는 것을 인지할 것이다.
지지 패드에 부착되고 본드 사이트들(78)에 와이어본딩되거나 테이프 본딩되는 것이 아니라 도11 및 도12에 도시된 바와 같이 본드 사이트들(78)에 다이(14)가 전기적으로 직접 연결되는 것을 제외하면, 패키지(110)를 제조하는 방법은 도3-7과 관련하여 서술된 방법과 실질적으로 유사하다. "직접(directly)" 전기 연결이란, 개재하는 와이어본드 또는 테이트 자동 본딩 테이프를 사용함이 없이 플립 칩 방법에 의해 상호연결된다는 것을 의미한다. 적절한 부착물들은 금, 주석 및 납으로 이루어진 그룹으로부터 선택된 1차 구성요소인 땜납들을 포함한다. 지지 포스트들(74)은 각 리드들(60)에서 본드 사이트들(78)의 동일평활성을 유지하여 다이(14)를 본드 사이트들(78)에 정확하게 결합시키고 패키지(110)의 제조시에 결함들을 감소 시킨다. 지지 포스트들(74)은 또한 표면에 본드 사이트(78)에 다이(14)의 결합과 연관된 어떤 힘을 전달한다. 게다가, 표면(94)에 부착되는 보드 연결 포스트들(70) 및 지지 포스트들(74)은 몰딩 화합물(54)을 가하는 동안 인터포저(64)의 이동을 방지함으로 리드들(60) 간의 간격을 유지하고 다이(14) 및 리드 프레임(112) 간의 본드가 왜곡되거나 파괴되지 않도록 한다. 게다가, 인터포저들(64) 아래에 형성된 채널들982)은 몰딩 화합물(54)을 수용하는데, 이는 인터포저들(64), 지지 포스트들(74) 및 보드 연결 포스트들(70)을 패키지(110) 내에서 앵커링한다.
도13을 참조하면, 이중 노-리드 플립 칩 반도체 패키지를 위한 대안적인 리드 프레임(120)의 상부 사시도가 도시된다. 도13에서, 인접 리드 프레임들(120)의 일부는 싱귤레이션 앞에 도시되어 있는데, 외부 프레임 부분들(122)은 각 리드 프레임(120)을 연결한다. 라인들(124)은 싱귤레이션 동안 파괴되는 리드 프레임(120)의 부분을 나타낸다. 본원에 서술된 임의의 실시예들은 싱귤레이션 전 리드 프레임들을 상호연결하는 이와 같은 외부 리드 프레임 부분들(122)을 포함할 수 있다는 것을 인지할 것이다. 도13에 도시된 리드 프레임(120)은 본원에 서술된 방법과 관련하여 사용되어 이중, 노-리드 플립-칩 반도체 장치 패키지를 제조한다. 리드 프레임의 동일한 설계는 플립-칩 및 와이어 본딩된 패키지들 둘 다에 대해서 사용될 수 있는데, 플립-칩 패키지를 위한 리드 프레임(120)은 도8-10과 관련하여 서술된 리드 프레임(100)으로부터 다이 지지 패드만을 제거함으로써 수정된다.
도3-13의 실시예들 각각에서, 보드 연결 포스트(74)는 인터포저(64)의 단부(66)로부터 오프셋되어, 단부(66)는 몰딩 화합물(54) 내에서 리드(60)를 앵커링하 는 탭으로서 작용하도록 한다. 도14 및 도15는 리드(60)의 대안적인 구성들을 도시한 것인데, 여기서 자유단(72)에 인접한 보드 연결 포스트(64)의 변(124)은 패키지의 면(58)에서 보이도록 될 수 있다. 이 배열은, 변(124)이 패키지의 측면(58) 상에서 보이도록 되어 있기 때문에 패키지가 인쇄 회로 보드에 설치된 표면일 때 보드 연결 포스트들(70)을 인쇄 회로 기판상에 설치된 리드들과 적절한 정렬 및 연결을 보장하도록 하는데 유용하다. 인터포저(64)는 화학적 에칭 또는 레이저 어블레이션과 같은 제어된 공제 프로세스를 사용하여 리세스(126)를 포함하도록 형상화될 수 있다. 도15a 및 도15b에 도시된 바와 같이, 자유단(72) 및 변(124) 간의 보드 연결 포스트(70)의 코너는 릴리프(128)를 형성하도록 제거될 수 있다. 자유단(72)에 수직하여 측정될 때 릴리프(128)는 높이면에서 약 1밀 내지 약 2밀 사이에 있다. 이 릴리프(128)는 변(124)이 패키지의 표면 설치를 용이하게 하기 위하여 가시 필렛(visible fillet)을 제공하도록 하면서 싱귤레이션 프로세스 동안 버르 형성(burr formation)을 제거 또는 스며들도록(forgive or smear) 제공된다.
도14 및 도15에 도시된 대안적인 리드(60) 배열이 본원에 서술된 실시예들 중 임의 실시예에 사용될 수 있다는 것을 인지할 것이다. 예를 들어, 도16은 도14a 도시된 대안적인 리드(60) 구성을 사용하는 쿼드, 노-리드, 와이어본딩된 반도체 장치 패키지(50)의 단면도이다. 도17은 도14a의 대안적인 리드(60) 구성을 사용하는 패키지(50)의 리드 프레임(52)의 상부 사시도이다. 도18은 도14a의 대안적인 리드(60) 구성을 사용하는 패키지(50)의 부분 절단 상부 사시도이고 도19는 도14a의 대안적인 리드(60) 구성을 사용하는 패키지(50)의 하부 사시도이다. 또 다른 예에 서, 도16은 도14b에 도시된 대안적인 리드(60) 구성을 사용하는 쿼드, 노-리드, 플립-칩 반도체 장치 패키지(110)의 단면도이다. 도17은 도14b의 대안적인 리드(60) 구성을 사용하는 패키지(110)의 리드 프레임(112)의 상부 사시도이다. 도18은 도14b의 대안적인 리드(60) 구성을 사용하는 패키지(110)의 부분 절단 상부 사시도이고, 도19는 도14b의 대안적인 리드(60) 구성을 사용하는 패키지(110)의 하부 사시도이다.
본원에 서술된 임의의 실시예들에서, 패키지의 하부 표면(56)에서 지지 포스트들(74)의 자유단들(76)을 전기적으로 격리시키는 것이 바람직하다. 이는 자유단들(76)에 전기 절연 코팅을 도포함으로써 성취될 수 있다. 도24는 지지 포스트들(74)의 자유단들(76)을 커버하는 전기 절연 코팅(130)을 갖는 쿼드 노-리드 반도체 장치 패키지의 하부 사시도이다. 도25는 지지 포스트들(74)의 자유단들(76)을 커버하는 전기 절연 코팅(130)을 갖는 이중 노-리드 반도체 장치의 하부 사시도이다. 전기 절연 코팅(130)은 스크린 인쇄, 잉킹, 또는 테이핑에 의해 도포될 수 있다.
도26a-h는 상기 장치 패키지들(50 또는 102)에서 리드들(60) 상의 각 본드 사이트들(78)에 I/O 패드들(80)을 와이어본딩하는데 사용하기 위한 웨지 본딩 방법의 각종 스테이지들을 도시한 것이다. 이 방법은 I/O 패드(80) 및 본드 사이트(70)에 소위 "웨지 본드(wedge bond)"(200)를 형성한다. 웨지 본드(200)는 와이어(18)의 측 표면이 I/O 패드(80)eHSMS 본드 사이트(70)에 부착되는 본드인데, 와이어(18)는 일반적으로 도26h에 도시된 바와 같이 I/O 패드(80) 또는 본드 사이트(70)의 표면에 대체 평행하게 연장한다.
도26a에 도시된 바와 같이, 이 방법은 본딩 웨지(스타일러스)(202)를 사용하는데, 이는 실질적으로 자유단 상에 형성된 평활한 본딩 페이스(204)를 갖는 폴리헤드론 구조이다. 본딩면(204)에 인접하여 V-형상의 노취가 배치되는데, 이는 본딩 웨지(202)의 와이어 가이드 부분(206)을 규정한다. 와이어 가이드 부분(206)은 이 공저에서 사용되는 와이어(18)를 수납하기 위하여 관통되어 배치된 구멍을 포함한다. 본딩 웨지(202)는 또한 와이어(18)가 통과하는 와이어 클램프(208)를 포함한다. 본딩 웨지(202)는 컴퓨터 제어된 시스템에 의해 조정될 수 있으며, 이는 매트릭스에 대해서 본딩 웨지(20)를 이동시켜 I/O 패드(80) 및 이와 연관된 본드 사이트(78) 간의 축을 따라서 본등 웨이지(202)를 정렬시킨다. 하나 이상의 본딩 웨지(202)는 프레임들의 매트릭스에서 각 프레임의 와이어본딩을 수행함과 동시에 동작할 수 있다는 것을 인지할 것이다.
웨지 본딩 방법에서 사용되는 와이어(18)는 알루미늄 와이어 또는 알루미늄 계 합금일 수 있다. 알루미늄계 합금이란, 알루미늄의 중량 당 50% 이상을 함유한다는 것을 의미한다. 예를 들어, 알루미늄 와이어는 실리콘(예를 들어, 1% 실리콘)으로 도핑되어, 와이어의 하니스(harness)를 I/O 패드(80) 또는 본드 사이트(78) 재료와 더욱 밀접하게 정합시킨다. 다른 와이어 재료들(예를 들어, 금 또는 금계 합금들)이 사용될 수 있다.
웨지 본딩 공정에서, 본드 와이어(18)는 I/O 패드(80) 또는 본드 사이트(78)의 표면으로 안내되어, 도26b 및 도26e에 도시된 바와 같이 본딩 웨지(202)에 의해 표면상으로 가압된다. 와이어(18)가 본딩 웨지(202) 및 I/O 패드(80) 또는 본드 사 이트(78) 간에 확고하게 클램프되는 동안, 초음파 진동들의 버스트는 본딩 웨지(202)에 가해진다. (즉, 본딩 에지(202), 본드 와이어(13), I/O 패드(80) 또는 본드 사이트(78)에 가해지는 외부 열원 없이), 초음파 진동들이 주변 온도에서 수행되면, 이 프로세스는 초음파 본딩이라 칭한다. 초음파 본딩으로 인해, 압력 및 진동의 조합은 와이어(13) 및 I/O 패드(80) 또는 본드 사이트(78) 간의 야금 콜드 용접을 성취한다. 초음파 진동들의 버스트가 본딩 웨지(202)에 가해지는 동안 열이 본딩 웨지(202), 본드 와이어(918), I/O 패드(80) 또는 본드 사이트(78)에 가해지는 경우, 이 프로세스를 열음파 본딩이라 칭한다. 그러나, 종래 열음파 본딩과 달리, 웨지 본드(200)는 I/O 패드(80) 및 본드 사이트(78)에 형성된다.
도26b-도26g에서, 와이어(18)가 리드(60) 상의 본드 사이트(78)에 본딩되기 전 I/O 패드(80)에 본딩되는 웨지 본딩 방법이 개시된다. 대안적으로, 와이어(18)는 I/O 패드(80)에 본딩되기 전 본드 사이트(78)에 본딩될 수 있다.
도26b를 참조하면, 와이어(18)는 초음파 또는 열음파 본딩을 사용하여 I/O 패드(80)에 웨지 본딩된다. 웨지 본드(200)가 I/O 패드(80)에 형성된 후, 클램프(208)는 와이어(18)를 릴리스하고 본딩 웨지(202)는 도26c 및 도26d에 도시된 바와 같이 I/O 패드(80)로부터 벗어나서 리드(60) 상의 연관된 본드 사이트(78)를 향하여 이동한다. 그 후, 본딩 웨지(202)는 본드 사이트(78)상으로 낮추어지고, 와이어(18)는 초음파 또는 열음파 본딩을 사용하여 본드 사이트(78)에 웨지 본딩된다. 와이어(18) 및 본드 사이트(78) 간에 웨지 본드(200)가 형성된 후, 본딩 웨지(202)는 와이어(18)를 닉(nick)하거나 절단하기 위하여 락(rock)되고(도26f) 본딩 웨지 (202)는 와이어(18) 부분에 인접한 클램프(208)를 갖는 리드(60)로부터 벗어나서 이동한다(도26g). 이 결과는 도26h에 도시된 바와 같이 와이어(18) 및 I/O 패드(80) 간에 형성되고 와이어(18) 및 리드(60)간에 형성된 웨지 본드(200)이다.
도27은 I/O 패드(80) 상에 형성된 웨지 본드(200)의 사시도이고, 도28은 리드(60)의 본드 사이트(78) 상의 웨지 본드(200)의 사시도이다. 도27 및 도28에 도시된 바와 같이, 웨지 본드(200)에서, 와이어(18)의 측 표면은 I/O 패드(80) 또는 본드 사이트(78)에 부착되는데, 와이어(18)는 I/O 패드(80) 또는 본드 사이트(78)의 표면에 대체로 평행하게 연장된다. 와이어(18)는 웨지 본드(200)를 따라서 평활화되는데, 이 평활화된 부분의 길이는 웨지 길이로서 규정된다(220로 표시). I/O 패드(80) 또는 본드 사이트(78)의 표면의 면에 평행한 방향으로 와이어(18)에 대해 횡으로 측정된 바와 같은 와이어(18)의 플랫화된 부분의 최대 폭은 웨지 폭으로서 규정되고(222로 표시) 및 플랫화된 부분을 지나서 연장하는 와이어(18)의 자유 단부의 길이는 테일 길이로서 알려져 있다(224로 표시). 웨지 폭(222)은 전형적으로 I/O 패드(80) 및 본드 사이트(78) 간에서 연장하는 와이어(18)의 플랫화되지 않은 부분의 직경의 약 1.2 내지 약 1.5 배 사이이다.
I/O 패드(80) 및 리드(60) 상에 웨지 본드(200)를 형성하는 시퀀스는 I/O 패드(80) 및 리드(60) 중 어느 것이 더 긴 테일 길이(224)를 갖는지를 결정한다는 것이 발견되었다. 특히, 와이어의 끝이 발생하는 지점(I/O 패드(80) 및 리드(60))이 더 짧은 테일 길이(224)를 갖는다는 것이 발견되었다. 따라서, 상술된 바와 같이, 웨지 본드(200)가 우선 I/O 패드(80) 상에 형성되고 나서, 리드(60) 상에 형성되는 경우, 리드(60)에서의 테일 길이(224)는 I/O 패드(80)에서의 테일 길이(224)보다 짧다. 유용하게도, 리드(60)에서 보다 짧은 테일 길이(224)를 가지면 와이어(18)의 테일 부분이 리드(60)의 단부를 지나서 돌출하지 않는다는 것이 보장되게 되고, 결과적으로 패키지 폭은 최소화될 수 있다.
상술된 장치 패키지들(50 및 102)은 특히 웨지 본딩 방법에 매우 적합한데, 그 이유는 장치 패키지들(50 및 102) 내의 지지 포스트들(74)이 웨지 본드(200)의 형성 동안 리드들(60)에 대한 손상을 방지하는 본드 사이트(78)에 대한 지지부를 제공하기 때문이다. 상기 방법이 다른 유형들의 패키지들에서 또한 사용될 수 있는 것이 고려된다. 예를 들어, 도29a-29i는 어셈블리의 다양한 스테이지들에서, 상기 방법과 함께 사용하는데 매우 적합한 대안적인 반도체 장치 패키지(300)를 도시한다.
도29a-29i에서, 각각의 리드 프레임(302)은 와이어본딩 이전에 단지 부분적으로 에칭된다. 리드 프레임(302)은 자신의 상부면 상에서 에칭되어 지지 패드(62) 및 리드들(60)이 금속 기판(304)에 의해 연결된 채로 유지되도록 한다. 금속 기판(304)은 웨지 본딩 프로세스 동안 리드들(60)에 고체 구조 및 지지부를 제공함으로써, 리드들(60)에 대한 손상을 방지한다. 다른 실시예에서, 리드 프레임은 리드들(60)이 지지 패드(60)에 연결되지 않는 동안, 리드들이 결과적인 패키지에서 사용될 두께보다 큰 두께를 갖도록 부분적으로 에칭될 수 있다. 부가적인 두께는 웨지 본딩 프로세스 동안 리드들(60)에 대한 손상을 방지하기 위하여 필요로 되는 고체 구조 및 지지부를 제공할 것이다.
도29a는 리드 프레임(302)(도29g)의 프리커서 스테이지의 평면도이며, 도29b는 리드 프레임(302)의 프리커서 스테이지의 단면도이다. 다수의 프레임들(302)은 동시적인 어셈블리를 허용하도록 연결되는 것이 바람직하다. 대안으로, 리드 프레임들(302)이 개별적으로 어셈블링될 수 있는 것이 고려된다. 리드 프레임(302)은 한 시트의 적절한 컨덕터로 형성될 수 있고, 구리 또는 구리계 합금인 것이 바람직하다.
각각의 리드 프레임(302)에 형성된 다양한 피처들은 화학적인 에칭 또는 레이저 어블레이션(laser ablation)과 같은 제어된 공제 프로세스를 사용하여 형성되는 것이 바람직하다. 예를 들어, 리드들(60) 및 지지 패드(62)의 상부면들을 형성하기 위한 각각의 표면은 화학적인 레지스트로 코팅되고 나머지 표면은 상기 나머지 표면 아래의 두께를 감소시키는데 효율적인 시간 동안 적절한 에천트에 노출되어, 리드들(60) 및 지지 패드(62)의 희망하는 높이가 달성된다. 이 프로세스는 리드(60) 및 지지 패드(62)를 발생시키며, 이들 모두는 기판(304)으로부터 연장한다.
도29c를 참조하면, 리드들(60) 상의 본드 사이트들(78)은 와이어 본딩을 용이하게 하기 위한 재료로 도금될 수 있다. 예를 들어, 본드 사이트들(78)은 와이어(18)에 사용된 재료에 대응하는 재료로 도금될 수 있다(가령, 본드 사이트들(78)은 알루미늄 또는 알루미늄계 합금 와이어(18)가 사용되는 알루미늄 또는 알루미늄계 합금으로 도금될 수 있다).
도29d를 참조하면, 다음으로, 솔더, 에폭시, 양면 접착성 테이프 등과 같은 임의의 종래의 방법을 사용하여 다이(14)가 지지 패드(62)에 고정된다. 다이(14)가 지지 패드(62)에 고정된 이후에, 와이어들(18)은 도29e에 도시된 바와 같이, 다이(14) 상의 I/O 패드들(80) 및 각각의 리드들(60) 상의 본드 사이트들(78) 사이에서 개별적으로 연결된다.
도29f를 참조하면, 와이어 본딩이 완료된 이후에, 다이(14), 리드 프레임(302)의 상부, 및 본드 와이어들(18)은 몰딩 화합물(54)로 커버된다. 몰딩 화합물(54)은 트랜스퍼 또는 사출 성형 프로세스와 같은 임의의 종래의 기술을 사용하여 도포될 수 있다. 몰딩 화합물(54)은 절기 절연 재료이며, 대략 250℃ 내지 300℃ 사이의 범위의 유동 온도를 갖는 에폭시와 같은 폴리머 몰딩 수지인 것이 바람직하다. 몰딩 화합물(54)은 또한 저온 열 유리 복합물일 수 있다.
몰딩 화합물(54)이 도포된 이후에, 기판(304) 재료는 화학적인 에칭 또는 레이저 어블레이션과 같은 제어된 공제 프로세서를 사용하여 제거된다. 이 단계의 결과가 도29g에 도시되어 있다. 기판(304) 재료를 제거하면 리드(60)가 지지 패드(60)로부터 전기적으로 분리된다. 노출된 표면들은 외부 회로로의 전기 연결을 용이하게 하기 위하여 도금될 수 있다. 또한, 솔더 볼들(306)이 도29h에 도시된 바와 같이, 외부 회로와의 전기 연결을 용이하게 하기 위하여 노출된 표면들에 부착될 수 있다.
그 다음에, 부착된 패키지들은 도29i에 도시된 바와 같이 패키지들(300)을 형성하기 위하여 블레이드, 워터 젯 등으로 소잉함으로써 싱귤레이팅(singulating)된다.
I/O 패드들(80)을 리드들(60) 상의 각각의 본드 사이트들(78)에 와이어본딩 하는 웨지 본딩의 방법을 사용하면, 종래 기술들에 비하여 많은 장점이 제공된다. 예를 들어, 결과적인 웨지 폭(22)(도27)은 전형적으로 와이어(18) 직경의 2-3배인 볼 본드의 폭보다 상당히 적은, 사용된 와이어(18) 직경의 대략 1.2-1.5배이다. 폭이 더 작아지면 볼 본딩에 비하여 리드 피치(즉, 인접한 리드들간의 간격)의 감소가 허용된다. 결과적으로, 웨지 본딩 방법을 사용하면 볼 본딩에 의한 것에 비하여 패키지에서 사용된 리드들(60)의 수가 상당히 감소될 수 있다.
게다가, 웨지 본딩의 방법은 볼 본딩 특성들에 의한 것에 비하여 와이어 루프 높이가 더 작아지는 것을 허용한다. 도26h에 도시된 바와 같이, 와이어 루프 높이는 와이어(18)가 접촉 사이트(가령, I/O 패드(80)) 위로 연장하는 높이("h")이다. 와이어가 일반적으로 접촉 사이트들과 평행하게 연장하기 때문에, 루프 높이("h")는 도2에서 21로 도시된 바와 같이 와이어가 접촉 사이트로부터 수직으로 연장하는 볼 본딩에 필요로 되는 높이에 비하여 상대적으로 작아질 수 있다. 이것은 더 얇은 플라스틱 패키지들 및 적층된 다수의 다이 패키지들을 달성하는데 있어서 상당한 장점이다.
더구나, 웨지 본딩의 방법은 실온에서 초음파 본딩을 사용하여 수행될 수 있으므로, 볼 본딩 방법들에 의한 것에 비하여 패키징 프로세스의 신뢰도를 향상시킨다. 특히, 볼 본딩은 리드 프레임들 및 다이스를 150-360℃에 노출시키는 것을 필요로 한다. 오늘날 매트릭스 및 어레이-매트릭스 포맷들로 사용되고 있는 많은 수의 와이어본드들에 의하여, 와이어본딩을 수행할 시간, 및 이로 인해 요소들이 고온들을 겪게 될 시간이 너무 충분하여, 다이스(14)에서 결점들을 초래할 수 있다. 고온을 사용할 필요성을 제거함으로써, 웨지 본딩의 방법은 이러한 결점들의 소스를 제거한다.
최종적으로, 웨지 본딩의 방법은 전형적으로 볼 본딩 기술들에 사용되는 금 와이어보다 훨씬 적은 비용이 드는 알루미늄 또는 알루미늄계 와이어의 사용을 허용하기 때문에, 패키지를 제조하기 위한 비용을 감소시킬 수 있다.
본 발명의 다수의 실시예들이 서술되었다. 그럼에도 불구하고, 본 발명의 정신과 범위를 벗어남이 없이 다양한 변경들이 행해질 수 있다는 것이 이해될 것이다. 따라서, 다른 실시예들은 다음의 청구항들의 범위 내에 존재한다.
본원의 특정 실시예에 관해 서술된 특성들, 특징들, 대안들, 변경들, 및 장점들 중 어느 하나는 또한 본원에 서술된 임의의 다른 실시예에 적용되고, 사용되거나 통합될 수 있다.

Claims (33)

  1. 반도체 장치 패키지(50, 102, 110)에 있어서,
    제1 패키지 면(56)의 적어도 일부를 형성하는 몰딩 화합물(54);
    상기 몰딩 화합물(54)로 적어도 부분적으로 커버되는 반도체 장치(14)로서, 다수의 I/O 패드들(80)을 포함하는, 상기 반도체 장치(14); 및
    상기 몰딩 화합물(54)에 의해 적어도 부분적으로 커버되는 전기 도전성 재료의 리드 프레임(52, 100, 112)으로서, 다수의 리드들(60)을 포함하는, 상기 리드 프레임(52, 100, 112)을 포함하고,
    상기 리드들(60) 각각은:
    대향하는 제1 및 제2 단부들(66, 68)을 갖는 인터포저(interposer;64)로서, 상기 제1 패키지 면(56)으로부터 이격되는, 상기 인터포저(64);
    상기 제1 단부(66)에 인접한 상기 인터포저(64)로부터 연장하고, 상기 제1 패키지 면(56)에서 끝나는 보드 연결 포스트(board connecting post;70);
    상기 보드 연결 포스트(70)로부터 이격되는 지지 포스트(support post;74)로서, 상기 제2 단부(68)에 인접한 상기 인터포저(64)로부터 연장하고, 상기 제1 패키지 면(56)에서 끝나는, 상기 지지 포스트(74); 및
    상기 지지 포스트(74)에 대향하는 상기 인터포저(64)의 표면상에 형성되는 본드 사이트(78)로서, 상기 I/O 패드들(80) 중 적어도 하나가 상기 본드 사이트(78)에서 상기 인터포저(64)에 전기적으로 연결되는, 상기 본드 사이트를 포함하 는, 반도체 장치 패키지(50, 102, 110).
  2. 제1항에 있어서, 상기 I/O 패드들(80) 중 적어도 하나는 상기 본드 사이트(78)에 와이어 본딩되거나 테이프 본딩(tape bonded)되는, 반도체 장치 패키지(50, 102).
  3. 제2항에 있어서, 상기 I/O 패드들(80) 중 적어도 하나는 상기 I/O 패드(80)에 웨지 본드(wedge bond) 및 상기 본드 사이트(78)에 웨지 본드를 형성하는 와이어에 의해 상기 본드 사이트(78)에서 상기 인터포저(64)에 전기적으로 연결되는, 반도체 장치 패키지(50, 102).
  4. 제3항에 있어서, 상기 와이어는 알루미늄 또는 알루미늄계로 제조되는, 반도체 장치 패키지(50, 102).
  5. 제1항에 있어서, 상기 I/O 패드들(80) 중 적어도 하나는 플립-칩 유형 커넥션(flip-chip type connection)을 형성하기 위해 상기 본드 사이트(78)에 직접 납땜되는, 반도체 장치 패키지(110).
  6. 제2항에 있어서, 상기 몰딩 화합물(54)은 상기 제1 패키지 면(56)에 인접한 제2 패키지 면(58)의 적어도 일부를 형성하고, 상기 보드 연결 포스트(70)의 단부 표면(72)에 인접한 상기 보드 연결 포스트(70)의 측 표면(124)은 상기 제2 패키지 면(58)에서 보이도록 되어 있는, 반도체 장치 패키지(50, 102, 110).
  7. 제6항에 있어서, 상기 보드 연결 포스트(70)의 상기 측 표면(124)과 상기 보드 연결 포스트(124)의 상기 단부 표면(72) 사이의 코너는 릴리프(relief;128)를 형성하도록 제거되고, 상기 릴리프(128)는 상기 보드 연결 포스트(124)의 상기 단부 표면(72)으로부터 측정된 약 1밀(mil) 내지 약 2밀의 높이를 갖는, 반도체 장치 패키지(50, 102, 110).
  8. 제1항에 있어서, 상기 리드들(60) 각각은 스트립을 가로질러 배치된 채널(82)을 갖는 재료의 스트립으로 형성되는, 반도체 장치 패키지(50, 102, 110).
  9. 제8항에 있어서, 상기 채널(82)은 상기 몰딩 화합물(54)로 충전되는, 반도체 장치 패키지(50, 102, 110).
  10. 반도체 장치(14)를 패키징하는 방법에 있어서,
    전기 도전성 재료로 리드 프레임(52, 100, 112)을 형성하는 단계로서, 상기 리드 프레임(52, 100, 112)은 다수의 리드들(60)을 포함하고, 상기 리드들(60) 각각은:
    대향하는 제1 및 제2 단부들(66, 68)을 갖는 인터포저(64);
    상기 제1 단부(66)에 인접한 상기 인터포저(64)로부터 연장하는 보드 연결 포스트(70)로서, 상기 인터포저(64)로부터 떨어진 단부 표면(72)을 갖는, 상기 보드 연결 포스트(70);
    상기 보드 연결 포스트(70)로부터 이격되고, 상기 제2 단부(68)에 인접한 상기 인터포저(64)로부터 연장하는 지지 포스트(74)로서, 상기 인터포저(64)로부터 떨어진 단부 표면(76)을 갖는, 상기 지지 포스트(74); 및
    상기 지지 포스트(74)에 대향하는 상기 인터포저(70)의 표면상에 형성되는 본드 사이트(78)를 포함하는, 상기 리드 프레임 형성 단계;
    상기 지지 포스트(74) 및 상기 보드 연결 포스트(70)의 상기 단부 표면들(72, 76)을 지지하는 단계;
    상기 지지 포스트(74) 및 상기 보드 연결 포스트(70)의 상기 단부 표면들(72, 76)을 지지하면서, 상기 반도체 장치(14)상의 I/O 패드들(80)을 상기 본드 사이트들(78)에 전기적으로 연결시키는 단계; 및
    상기 지지 포스트(74) 및 상기 보드 연결 포스트(70)의 상기 단부 표면들을 지지하면서, 상기 반도체 장치(14)의 적어도 일부와 상기 리드 프레임(52, 100, 112)의 적어도 일부를 몰딩 화합물(54)로 커버하는 단계를 포함하는, 반도체 장치 패키징 방법.
  11. 제10항에 있어서, 상기 I/O 패드들(80)을 상기 본드 사이트들(78)에 전기적으로 연결시키는 단계는:
    각 I/O 패드(80)를 연관된 본드 사이트(78)에 와이어 본딩 또는 테이프 본딩하는 단계를 포함하는, 반도체 장치 패키징 방법.
  12. 제11항에 있어서, 각 I/O 패드(80)를 연관된 본드 사이트(78)에 상기 와이어 본딩하는 단계는:
    와이어(18)를 상기 I/O 패드(80)에 웨지 본딩하는 단계; 및
    상기 와이어(18)를 상기 본드 사이트(78)에 웨지 본딩하는 단계를 포함하는, 반도체 장치 패키징 방법.
  13. 제12항에 있어서, 상기 와이어(18)는 알루미늄 또는 알루미늄계로 제조되는, 반도체 장치 패키징 방법.
  14. 제10항에 있어서, 상기 I/O 패드들(80)을 상기 본드 사이트들(78)에 전기적으로 연결시키는 단계는:
    플립-칩 유형 커넥션을 형성하기 위하여 상기 I/O 패드들(80)을 상기 본드 사이트들(78)에 직접 전기적으로 연결시키는 단계를 포함하는, 반도체 장치 패키징 방법.
  15. 제10항에 있어서, 상기 지지 포스트(74) 및 상기 보드 연결 포스트(70)의 상기 단부 표면들(72, 76)을 지지하는 단계는:
    상기 지지 포스트(74) 및 상기 보드 연결 포스트(70)의 상기 단부 표면들(72, 76)을 표면(94)에 접착시키는 단계를 포함하는, 반도체 장치 패키징 방법.
  16. 제10항에 있어서, 상기 몰딩 화합물(54)은 제1 패키지 면(56)의 적어도 일부를 형성하고, 상기 지지 포스트(74) 및 상기 본드 연결 포스트(70)의 상기 단부 표면들(72, 76)은 상기 제1 패키지 면(56)과 동일평면인, 반도체 장치 패키징 방법.
  17. 제16항에 있어서, 상기 몰딩 화합물(54)은 상기 제1 패키지 면(56)에 인접한 제2 패키지 면(58)의 적어도 일부를 형성하고, 상기 보드 연결 포스트(70)의 상기 단부 표면(72)에 인접한 상기 보드 연결 포스트(70)의 측 표면(124)은 상기 제2 패키지 면(58)에서 보이도록 되어 있는, 반도체 장치 패키징 방법.
  18. 제17항에 있어서, 상기 보드 연결 포스트(70)의 상기 측 표면(124)과 상기 보드 연결 포스트(70)의 상기 단부 표면(72) 사이의 코너는 릴리프(128)를 형성하도록 제거되며, 상기 릴리프(128)는 상기 보드 연결 포스트(70)의 상기 단부 표면(72)으로부터 측정된 약 1밀 내지 약 2밀의 높이를 갖는, 반도체 장치 패키징 방법.
  19. 제10항에 있어서, 상기 리드 프레임들(52, 100, 112)를 형성하는 단계는:
    전기 도전성 재료로 리드 프레임 프리커서(lead frame precursor)를 형성하 는 단계로서, 상기 리드 프레임 프리커서는 다수의 리드 프리커서들을 포함하며, 상기 리드 프리커서들 각각은 상기 도전성 재료의 스트립인, 상기 리드 프레임 프리커서 형성 단계; 및
    상기 다수의 리드들(60)을 형성하기 위해 상기 리드 프리커서들 각각을 가로질러 채널(82)을 배치하는 단계를 포함하는, 반도체 장치 패키징 방법.
  20. 제19항에 있어서,
    상기 몰딩 화합물(54)로 각 리드 내의 상기 채널(82)을 충전하는 단계를 더 포함하는, 반도체 장치 패키징 방법.
  21. 반도체 장치 패키지(50, 102, 300)에 있어서,
    제1 패키지 면(56)의 적어도 일부를 형성하는 몰딩 화합물(54);
    상기 몰딩 화합물(54)에 의해 적어도 부분적으로 커버되는 반도체 장치(14)로서, 다수의 I/O 패드들(80)을 포함하는, 상기 반도체 장치(14); 및
    상기 몰딩 화합물(54)에 의해 적어도 부분적으로 커버되는 전기 도전성 재료의 리드 프레임(52, 100, 302)을 포함하고, 상기 리드 프레임(52, 100, 302)은 다수의 리드들(60)을 포함하고, 상기 리드들(60) 각각은 그 위에 형성된 본드 사이트(78)를 포함하며, 각 본드 사이트(78)는 와이어(18)에 의해 연관된 I/O 패드(80)에 전기적으로 연결되며, 상기 와이어(18)는 상기 I/O 패드(80)에 웨지 본드 및 상기 본드 사이트(78)에 웨지 본드를 형성하는, 상기 리드 프레임을 포함하는, 반도체 장치 패키지(50, 102, 300).
  22. 제21항에 있어서, 상기 와이어(18)는 알루미늄 또는 알루미늄계로 제조되는, 반도체 장치 패키지(50, 102, 300).
  23. 제21항에 있어서, 상기 리드들(60) 각각은 :
    대향하는 제1 및 제2 단부들(66, 68)을 갖는 인터포저(64)로서, 상기 제1 패키지 면(56)으로부터 이격되는, 상기 인터포저(64);
    상기 제1 단부(66)에 인접한 상기 인터포저(64)로부터 연장하고, 상기 제1 패키지 면(56)에서 끝나는 보드 연결 포스트(70); 및
    상기 보드 연결 포스트(70)로부터 이격되는 지지 포스트(74)로서, 상기 지지 포스트(74)는 상기 제2 단부(68)에 인접한 상기 인터포저(64)로부터 연장하고 상기 제1 패키지 면(56)에서 끝나며, 상기 본드 사이트(78)는 상기 지지 포스트(74)에 대향하는 상기 인터포저(64)의 표면상에 형성되는, 상기 지지 포스트(74)를 더 포함하는, 반도체 장치 패키지(50, 102).
  24. 제21항에 있어서, 상기 몰딩 화합물(54)이 상기 리드 프레임(302)에 도포된 후, 상기 리드 프레임(302)이 상기 리드들(60)을 분리하도록 에칭되는, 반도체 장치 패키지(300).
  25. 제21항에 있어서, 상기 와이어(18)는 상기 I/O 패드(80)와 상기 본드 사이트(78) 사이에서 연장하는 상기 와이어(18)의 일부의 직경의 약 1.2 내지 약 1.5배의 웨지 폭을 갖는, 반도체 장치 패키지(50, 102, 300).
  26. 반도체 장치(14)를 패키징하는 방법에 있어서,
    전기 도전성 재료로 리드 프레임들(52, 100, 302)을 형성하는 단계로서, 상기 리드 프레임(50, 100, 302)은 다수의 리드들(60)을 포함하며, 상기 리드들(60) 각각은 그 위에 형성되는 본드 사이트(78)를 포함하는, 상기 리드 프레임 형성 단계;
    상기 반도체 장치(14) 상의 I/O 패드들(80)을 상기 본드 사이트들(78)에 전기적으로 연결시키는 단계로서:
    와이어(18)를 상기 I/O 패드(80)에 웨지 본딩하는 단계; 및
    상기 와이어(18)를 상기 본드 사이트(78)에 웨지 본딩하는 단계를 포함하는, 상기 전기적 연결 단계; 및
    상기 반도체 장치(14)의 적어도 일부와 상기 리드 프레임(52, 100, 302)의 적어도 일부를 몰딩 화합물(54)로 커버하는 단계를 포함하는, 반도체 장치 패키징 방법.
  27. 제26항에 있어서, 상기 와이어(18)는 알루미늄 또는 알루미늄계로 제조되는, 반도체 장치 패키징 방법.
  28. 제26항에 있어서, 각 리드는:
    대향하는 제1 및 제2 단부들(66, 68)을 갖는 인터포저(64);
    상기 제1 단부(66)에 인접한 상기 인터포저(64)로부터 연장하는 보드 연결 포스트(70)로서, 상기 인터포저(64)로부터 떨어진 단부 표면(72)을 갖는, 상기 보드 연결 포스트(70); 및
    상기 보드 연결 포스트(70)로부터 이격되고, 상기 제2 단부(68)에 인접한 상기 인터포저(64)로부터 연장하는 지지 포스트(74)로서, 상기 지지 포스트(74)는 상기 인터포저(64)로부터 떨어진 단부 표면(76)을 갖고, 상기 본드 사이트(78)는 상기 지지 포스트(74)에 대향하는 상기 인터포저(64)의 표면상에 형성되며, 상기 지지 포스트는 상기 와이어(18)를 상기 본드 사이트(78)에 웨지 본딩하는 동안 상기 본드 사이트(78)를 지지하는, 상기 지지 포스트(74)를 포함하는, 반도체 장치 패키징 방법.
  29. 제26항에 있어서, 상기 웨지 본딩은 초음파 본딩을 포함하는, 반도체 장치 패키징 방법.
  30. 제26항에 있어서, 상기 웨지 본딩은 열음파 본딩(thermosonic bonding)을 포함하는, 반도체 장치 패키징 방법.
  31. 제26항에 있어서, 상기 와이어(18)가 상기 본드 사이트(78)에 웨지 본딩되기 전에, 상기 와이어(18)가 상기 I/O 패드(80)에 웨지 본딩되는, 반도체 장치 패키징 방법.
  32. 제26항에 있어서, 상기 반도체 장치(14) 상의 상기 I/O 패드들(80)을 상기 본드 사이트들(78)에 전기적으로 연결시킨 후에, 상기 리드들(60)을 분리시키기 위하여 상기 리드 프레임(302)을 에칭하는 단계를 더 포함하는, 반도체 장치 패키징 방법.
  33. 제26항에 있어서, 상기 와이어(18)는 상기 I/O 패드(80)와 상기 본드 사이트(78) 사이에서 연장하는 상기 와이어(18)의 일부의 직경의 약 1.2 내지 약 1.5 배의 웨지 폭을 갖는, 반도체 장치 패키징 방법.
KR1020067003063A 2003-08-14 2004-08-11 반도체 장치 패키지 및 이를 제조하는 방법 KR20060058111A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49498203P 2003-08-14 2003-08-14
US60/494,982 2003-08-14

Publications (1)

Publication Number Publication Date
KR20060058111A true KR20060058111A (ko) 2006-05-29

Family

ID=34193261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003063A KR20060058111A (ko) 2003-08-14 2004-08-11 반도체 장치 패키지 및 이를 제조하는 방법

Country Status (7)

Country Link
US (1) US7563648B2 (ko)
EP (1) EP1654753A4 (ko)
JP (1) JP2007509485A (ko)
KR (1) KR20060058111A (ko)
CN (1) CN101375382B (ko)
TW (1) TWI350573B (ko)
WO (1) WO2005017968A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755179B2 (en) * 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US20070063333A1 (en) * 2005-09-20 2007-03-22 Texas Instruments Incorporated Semiconductor package with internal shunt resistor
US8022512B2 (en) 2006-02-28 2011-09-20 Unisem (Mauritus) Holdings Limited No lead package with heat spreader
US7816186B2 (en) 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
TWI286375B (en) * 2006-03-24 2007-09-01 Chipmos Technologies Inc Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US7741704B2 (en) 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
CN101958300B (zh) * 2010-09-04 2012-05-23 江苏长电科技股份有限公司 双面图形芯片倒装模组封装结构及其封装方法
TW201241970A (en) * 2011-04-08 2012-10-16 Advanced Semiconductor Eng Semiconductor package with recesses in the edged leadas
JP5706254B2 (ja) * 2011-07-05 2015-04-22 株式会社東芝 半導体装置
CN102263080B (zh) * 2011-07-29 2015-06-17 天水华天科技股份有限公司 带双凸点的四边扁平无引脚三ic芯片封装件及其生产方法
CN102263081A (zh) * 2011-07-29 2011-11-30 天水华天科技股份有限公司 带双凸点的四边扁平无引脚双ic芯片封装件及其生产方法
CN102254893A (zh) * 2011-07-29 2011-11-23 天水华天科技股份有限公司 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN102376671A (zh) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 引线框架以及应用其的倒装芯片式半导体封装结构
CN102446781B (zh) * 2011-12-08 2014-09-24 华中科技大学 相变存储器芯片的封装方法
JP6498118B2 (ja) * 2012-09-20 2019-04-10 シレゴ・テクノロジー・インコーポレーテッドＳｉｌｅｇｏ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ デバイスおよび方法
US9142491B2 (en) * 2012-09-28 2015-09-22 Conexant Systems, Inc. Semiconductor package with corner pins
ITMI20130473A1 (it) * 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US9437458B2 (en) * 2013-11-12 2016-09-06 Infineon Technologies Ag Method of electrically isolating leads of a lead frame strip
US9324642B2 (en) 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip
US9287238B2 (en) 2013-12-02 2016-03-15 Infineon Technologies Ag Leadless semiconductor package with optical inspection feature
JP2016062962A (ja) * 2014-09-16 2016-04-25 株式会社東芝 ワイヤボンディング装置、及び半導体装置
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9847281B2 (en) 2015-06-30 2017-12-19 Stmicroelectronics, Inc. Leadframe package with stable extended leads
DE102015224257A1 (de) * 2015-12-03 2017-06-08 Continental Teves Ag & Co. Ohg Elektrische Leiterbahn, Verfahren und Verwendung
CN105789167A (zh) * 2016-03-15 2016-07-20 昂宝电子（上海）有限公司 集成电路芯片封装装置、和引线框架
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
CN107195612A (zh) * 2017-06-20 2017-09-22 南京矽邦半导体有限公司 一种基于加长半蚀刻拱形内引脚qfn框架及其封装芯片
US11538768B2 (en) * 2019-10-04 2022-12-27 Texas Instruments Incorporated Leadframe with ground pad cantilever
CN113192920A (zh) * 2021-05-21 2021-07-30 南京矽邦半导体有限公司 一种qfn封装的引脚结构
US20230063278A1 (en) * 2021-08-27 2023-03-02 Texas Instruments Incorporated Laser-cut lead-frame for integrated circuit (ic) packages
CN117133746B (zh) * 2023-10-26 2024-01-30 成都电科星拓科技有限公司 用于双面焊接的方形扁平无引脚封装芯片结构及封装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0348018B1 (en) 1982-03-10 1999-05-19 Hitachi, Ltd. Method of manufacture of a resin encapsulated semiconductor device
JP2852134B2 (ja) * 1991-02-20 1999-01-27 日本電気株式会社 バンプ形成方法
US5890644A (en) * 1996-01-26 1999-04-06 Micron Technology, Inc. Apparatus and method of clamping semiconductor devices using sliding finger supports
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
JP2002118222A (ja) 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US6437429B1 (en) 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US7033517B1 (en) * 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지

Also Published As

Publication number Publication date
WO2005017968A2 (en) 2005-02-24
TW200520120A (en) 2005-06-16
US7563648B2 (en) 2009-07-21
CN101375382A (zh) 2009-02-25
EP1654753A4 (en) 2009-01-21
JP2007509485A (ja) 2007-04-12
TWI350573B (en) 2011-10-11
CN101375382B (zh) 2011-04-20
US20070161157A1 (en) 2007-07-12
EP1654753A2 (en) 2006-05-10
WO2005017968A3 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
US7563648B2 (en) Semiconductor device package and method for manufacturing same
US8058104B2 (en) Reversible leadless package and methods of making and using same
US7262491B2 (en) Die pad for semiconductor packages and methods of making and using same
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7489021B2 (en) Lead frame with included passive devices
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
US7410834B2 (en) Method of manufacturing a semiconductor device
US6984878B2 (en) Leadless leadframe with an improved die pad for mold locking
US20090189261A1 (en) Ultra-Thin Semiconductor Package
EP1556894A2 (en) Thermal enhanced package for block mold assembly
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
US20120248589A1 (en) Lead frame with coined inner leads
JP2001284370A (ja) 半導体装置の製造方法
JPH05136320A (ja) リードフレームの製造方法
KR19990069440A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid