CN105789167A - 集成电路芯片封装装置、和引线框架 - Google Patents

集成电路芯片封装装置、和引线框架 Download PDF

Info

Publication number
CN105789167A
CN105789167A CN201610147390.4A CN201610147390A CN105789167A CN 105789167 A CN105789167 A CN 105789167A CN 201610147390 A CN201610147390 A CN 201610147390A CN 105789167 A CN105789167 A CN 105789167A
Authority
CN
China
Prior art keywords
pin
package device
chip package
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610147390.4A
Other languages
English (en)
Inventor
张学豪
李军
赵时峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201610147390.4A priority Critical patent/CN105789167A/zh
Priority to TW105111667A priority patent/TW201733033A/zh
Publication of CN105789167A publication Critical patent/CN105789167A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供了一种集成电路芯片封装装置、和引线框架。集成电路芯片封装装置包括：集成电路芯片；引线框架；以及塑料封装体。其中，引线框架包括多个引脚和载片台，载片台被设置在相对于多个引脚所在平面下沉的平面上并且与多个引脚中的一个或多个引脚连接在一起。根据本发明实施例的集成电路芯片封装装置和引线框架具有较好的散热性能，因此可以支持应用功率较大的功率类集成电路芯片。

Description

集成电路芯片封装装置、和引线框架
技术领域
本发明涉及半导体领域，更具体地涉及一种集成电路芯片封装装置、和引线框架。
背景技术
集成电路芯片(简称芯片)是把一定数量的常用电子元件，例如，电阻、电容、晶体管等，以及这些元件之间的连线通过半导体工艺集成在半导体晶片或介质基片上，然后封装在一个管壳内形成的微型结构。集成电路芯片具有体积小、重量轻、引出线和焊接点少、寿命长、可靠性高、性能好等优点，同时成本低、便于大规模生产。
集成电路芯片不仅在民用电子设备，例如，收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路芯片来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，电子设备的稳定工作时间也可大大提高。
一般，集成电路芯片的制造过程主要包括以下几个阶段：集成电路芯片的设计阶段、集成电路芯片的制作阶段、集成电路芯片的封装阶段、以及集成电路芯片的测试阶段。当集成电路芯片制作完成后，集成电路芯片上通常有多个焊垫。在集成电路芯片的封装阶段，通常会把集成电路芯片上的这些焊垫与对应的引线框架互相电连接。集成电路芯片通常是通过焊线、或者以植球结合的方式连接到引线框架上，使得集成电路芯片的这些焊垫与引线框架的接点电连接，从而实现集成电路芯片的封装结构内部的电气连接。
发明内容
随着功率类集成电路芯片越来越多地被使用，如何实现功率类集成电路芯片的高散热性能的封装成为半导体行业普遍关心的问题。因此，本发明提供了一种新颖的集成电路芯片封装装置、和引线框架。
根据本发明实施例的集成电路芯片封装装置，包括：集成电路芯片；引线框架；以及塑料封装体。其中，引线框架包括多个引脚和载片台，载片台被设置在相对于多个引脚所在平面下沉的平面上并且与多个引脚中的一个或多个引脚连接在一起。
根据本发明实施例的引线框架，包括多个引脚；以及载片台，其中载片台被设置在相对于多个引脚所在平面下沉的平面上，并且与多个引脚中的一个或多个引脚连接在一起。
根据本发明实施例的集成电路芯片封装装置和引线框架具有较好的散热性能，因此可以支持应用功率较大的功率类集成电路芯片。
附图说明
从下面结合附图对本发明的具体实施方式的描述中可以更好地理解本发明，其中：
图1A示出了根据本发明实施例的引线框架的俯视图；
图1B示出了图1A所示的引线框架沿A-A的侧面图；
图2A示出了根据本发明实施例的集成电路芯片封装装置的俯视图；
图2B示出了图2A所示的集成电路芯片封装装置沿B-B的截面图；
图3A示出了根据本发明另一实施例的集成电路芯片封装装置的俯视图；
图3B示出了图3A所示的集成电路芯片封装装置沿C-C的截面图；
图4示出了根据本发明实施例的功率类集成电路芯片的封装结构的俯视图；
图5示出了图4所示的功率类集成电路芯片的封装过程的流程图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。
随着功率类集成电路芯片越来越多地被使用，如何实现功率类集成电路芯片的高散热性能的封装成为半导体行业普遍关心的问题。因此，本发明提供了一种新颖的集成电路芯片封装装置、和引线框架。
下面结合附图，详细描述根据本发明实施例的引线框架和集成电路芯片封装装置。
图1A示出了根据本发明实施例的引线框架的俯视图。如图1A所示，引线框架1A包括引脚1、引脚2、…、引脚8共8个引脚、以及载片台1A-1；载片台1A-1与引脚5、引脚6、引脚7连接在一起；引脚5、引脚6、引脚7本身连接在一起。
图1B示出了图1A所示的引线框架沿A-A的侧面图。结合图1A和1B可以看出，载片台1A-1被设置在相对于引脚1至引脚8所在平面下沉的平面上，并且与引脚5、引脚6、引脚7连接在一起，而没有与其他引脚连接在一起。
当引线框架1A被应用到集成电路芯片封装装置中时，由于载片台1A-1与引脚5、引脚6、引脚7连接在一起，所以承载在载片台1A-1上的集成电路芯片与外界环境的散热通道有三个引脚。进一步地，由于引脚5、引脚6、引脚7本身连接在一起，所以进一步扩大了承载在载片台1A-1上的集成电路芯片与外界环境的散热通道。
本领域技术人员应该明白的是，引线框架1A可以根据实际需要包括例如，10个、12个、14个、16个等更多引脚，或者包括例如，6个、4个等更少引脚；载片台1A-1可以与引脚1至引脚8中的任意一个或多个引脚连接在一起，例如，与引脚1连接在一起、与引脚1和引脚3连接在一起等；引脚1至引脚8中的相邻的两个以上引脚本身可以连接在一起，例如，引脚1和引脚2连接在一起、引脚2和引脚3连接在一起、引脚6至引脚8连接在一起等。
在引线框架1A被应用到集成电路芯片封装装置中时，可以通过把载片台1A暴露在集成电路芯片封装装置的外部来进一步扩大承载在载片台1A上的集成电路芯片与外部环境的散热通道。为了使载片台1A暴露在集成电路芯片封装装置的外部，可以将集成电路芯片封装装置的厚度减小，例如，明显小于标准PDIP8(塑料双列直插式封装8)的厚度，所以可以节约封装材料的用量，减少封装成本。
在一些实施例中，引线框架1A的部分相邻引脚或者全部相邻引脚之间的间距可以比标准PDIP8(塑料双列直插式封装8)中的相邻引脚之间的间距大，例如处于1.0-3.6mm(毫米)的范围内，以预防某些应用条件尤其是潮湿环境下相邻引脚(特别是高压与低压引脚)间的打火问题，从而保证应用引线框架1A的集成电路芯片封装装置的可靠性、和安全性。另外，在一些实施例中，可以将载片台1A-1的尺寸做得更大(例如，其面积占集成电路芯片封装装置的塑料封装体的总面积的10％-90％，如40％以上)，从而承载更大尺寸的集成电路芯片，同时有更大暴露在集成电路芯片封装装置外部的散热面积。
图2A示出了根据本发明实施例的集成电路芯片封装装置的俯视图，其中该集成电路芯片封装装置应用了图1A和1B所示的引线框架。如图2A所示，该集成电路芯片封装装置为贴片式结构，包括引脚1、引脚2、…、引脚8共8个引脚、以及载片台；引脚5、引脚6、引脚7本身连接在一起。
图2B示出了图2A所示的集成电路芯片封装装置沿B-B的截面图。结合图2A和2B可以看出，载片台被设置在相对于引脚1至引脚8所在平面下沉的平面上，并且被暴露在集成电路芯片封装装置的外部。
本领域技术人员应该明白的是，虽然图2A和2B均未示出包括在集成电路芯片封装装置中的集成电路芯片本身和用于封装集成电路芯片和引线框架的塑料封装体，但是集成电路芯片封装装置必然包括至少一个集成电路芯片和塑料封装体。
在图2A所示的集成电路芯片封装装置中，由于载片台与引脚5、引脚6、引脚7连接在一起，所以包括在该集成电路芯片封装装置中的集成电路芯片与外界环境的散热通道有三个引脚。进一步地，由于引脚5、引脚6、引脚7本身连接在一起，所以进一步扩大了包括在该集成电路芯片封装装置中的集成电路芯片与外界环境的散热通道。
另外，如图2A所示，由于载片台被暴漏在集成电路芯片封装装置的外部，所以进一步扩大了包括在集成电路芯片封装装置中的集成电路芯片与外部环境的散热通道。为了使载片台暴露在集成电路芯片封装装置的外部，可以将集成电路芯片封装装置的厚度减小，例如，明显小于标准PDIP8的厚度，所以可以节约封装材料的用量，减少封装成本。
图3A示出了根据本发明另一实施例的集成电路芯片封装装置的俯视图。图3B示出了图3A所示的集成电路芯片封装装置沿C-C的截面图。图3A和3B所示的集成电路芯片封装装置为双列直插式结构，其他方面与结合图2A和2B描述的集成电路芯片封装装置类似，这里不再赘述。
以上结合附图描述的引线框架和集成电路芯片封装装置可以应用于功率类集成电路芯片，例如，电源类集成电路芯片、LED照明类集成电路芯片的封装。
图4示出了根据本发明实施例的功率类集成电路芯片封装装置的俯视图。如图4所示，载片台4-3被实现为更大的尺寸(可根据实际需求放大)，以承载更大的功率类集成电路芯片4-1；载片台4-3与引脚5、引脚6、引脚7连接在一起，使得功率类集成电路芯片4-1与外界环境的散热通道有三个引脚；引脚5、引脚6、引脚7本身连接在一起，进一步扩大了功率类集成电路芯片4-1与外界环境的散热通道。
图5示出了图4所示的功率类集成电路芯片封装装置的封装过程的流程图。如图5所示，该封装过程包括以下步骤：
S51，将功率类集成电路芯片4-1放置到载片台4-3上，将控制类集成电路芯片4-2放置到功率类集成电路芯片4-1上，并通过胶水将功率类集成电路芯片4-1与载片台4-2、控制类集成电路芯片4-3与功率类集成电路芯片4-1粘结在一起，其中用于粘结的胶水可以为任何形式的绝缘层或导电层，例如环氧树脂层或膜类材质；
S52，通过一组键合引线将功率类集成电路芯片4-1和控制类集成电路芯片4-2上的相应焊垫连接至引线框架4-3的引脚；
S53，通过一组键合引线将功率类集成电路芯片4-1与控制类集成电路芯片4-2上的焊垫互相连接；
S54，通过塑封壳将功率类集成电路芯片4-1、控制类集成电路芯片4-2、胶水、键合引线、以及引线框架塑封，同时使引线框架的引脚、和载片台4-3的背面暴露在功率类集成电路芯片封装装置的外部。
从以上结合附图的详细描述中可知，本发明提供了一种基于标准PDIP8的低成本、高散热性的集成电路芯片封装装置和用于其的引线框架。该集成电路芯片封装装置可以为贴片式结构，也可以为插件式结构，可根据需要灵活选择；该集成电路芯片封装装置的厚度比标准PDIP8封装的厚度明显减小，因而可节约封装材料的用量，减少封装成本；该集成电路芯片封装装置的相邻引脚之间的间距可以相比标准PDIP8中的间距增大，以预防某些应用条件尤其是潮湿环境下相邻引脚(特别是高压与低压引脚)间的打火问题，从而保证集成电路芯片封装装置的可靠性、和安全性；同时，该集成电路芯片封装装置对应的引线框架包括一个载片台，该载片台可与任意的一个或多个引脚连接在一起，从而形成相应数目的独立功能引脚，满足不同需求，同时载片台相对于引脚打凹下沉；另外，载片台可以与连接的引脚连接在一起，形成散热通道；同时，载片台可以被暴露在集成电路芯片封装装置的外部，形成进一步的散热通道。如此结构，有充分的散热通道，可实现集成电路芯片封装装置的高散热性能。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的主要技术创意。
本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (10)

1.一种集成电路芯片封装装置，包括：
集成电路芯片；
引线框架；以及
塑料封装体；其中
所述引线框架包括多个引脚和载片台，所述载片台被设置在相对于所述多个引脚所在平面下沉的平面上并且与所述多个引脚中的一个或多个引脚连接在一起。
2.如权利要求1所述的集成电路芯片封装装置，其中，所述载片台被暴露在所述集成电路芯片封装装置的外部。
3.如权利要求1所述的集成电路芯片封装装置，其中，所述多个引脚中的相邻的两个以上引脚连接在一起。
4.如权利要求1所述的集成电路芯片封装装置，其中，所述多个引脚中的部分相邻引脚、或者全部相邻引脚之间的间距处于1.0-3.6mm的范围内。
5.如权利要求1所述的集成电路芯片封装装置，其中，所述载片台被暴露在所述集成电路芯片封装装置的外部的面积占所述塑料封装体的总面积的10％-90％。
6.如权利要求1所述的集成电路芯片封装装置，其中，所述集成电路芯片封装装置为贴片式或双列直插式结构。
7.如权利要求1所述的集成电路芯片封装装置，其中，所述集成电路芯片封装装置是基于塑料双列直插式封装(PDIP)的塑料封装体外形。
8.一种引线框架，包括：
多个引脚；以及
载片台，其中
所述载片台被设置在相对于所述多个引脚所在平面下沉的平面上，并且与所述多个引脚中的一个或多个引脚连接在一起。
9.如权利要求8所述的引线框架，其中，所述多个引脚中的相邻的两个以上引脚连接在一起。
10.如权利要求8所述的引线框架，其中，所述多个引脚中的部分相邻引脚、或者全部相邻引脚之间的间距处于1.0-3.6mm的范围内。
CN201610147390.4A 2016-03-15 2016-03-15 集成电路芯片封装装置、和引线框架 Pending CN105789167A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610147390.4A CN105789167A (zh) 2016-03-15 2016-03-15 集成电路芯片封装装置、和引线框架
TW105111667A TW201733033A (zh) 2016-03-15 2016-04-14 積體電路晶片封裝裝置、和引線框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610147390.4A CN105789167A (zh) 2016-03-15 2016-03-15 集成电路芯片封装装置、和引线框架

Publications (1)

Publication Number Publication Date
CN105789167A true CN105789167A (zh) 2016-07-20

Family

ID=56392722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610147390.4A Pending CN105789167A (zh) 2016-03-15 2016-03-15 集成电路芯片封装装置、和引线框架

Country Status (2)

Country Link
CN (1) CN105789167A (zh)
TW (1) TW201733033A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969383A (zh) * 2003-04-11 2007-05-23 费查尔德半导体有限公司 用于引脚模塑封装的倒装芯片的有窗孔或凹槽的引脚框架结构
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN201392828Y (zh) * 2009-04-03 2010-01-27 登丰微电子股份有限公司 控制芯片封装结构
CN101673723A (zh) * 2008-09-11 2010-03-17 万国半导体股份有限公司 使用分立导电层重新选择键合线路径的半导体器件封装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969383A (zh) * 2003-04-11 2007-05-23 费查尔德半导体有限公司 用于引脚模塑封装的倒装芯片的有窗孔或凹槽的引脚框架结构
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN101673723A (zh) * 2008-09-11 2010-03-17 万国半导体股份有限公司 使用分立导电层重新选择键合线路径的半导体器件封装
CN201392828Y (zh) * 2009-04-03 2010-01-27 登丰微电子股份有限公司 控制芯片封装结构

Also Published As

Publication number Publication date
TW201733033A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
US10854575B2 (en) Three-dimensional (3D) package structure having an epoxy molding compound layer between a discrete inductor and an encapsulating connecting structure
US10566320B2 (en) Method for fabricating electronic package
US11056421B2 (en) Package structure for power converter and manufacture method thereof
US10217686B2 (en) Air-cavity package with enhanced package integration level and thermal performance
CN102479761B (zh) 集成电路装置
US9974158B2 (en) Air-cavity package with two heat dissipation interfaces
US10582617B2 (en) Method of fabricating a circuit module
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
CN104701308B (zh) 电子器件
US20070257377A1 (en) Package structure
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
US20080180921A1 (en) Electronic package structure
US20070052082A1 (en) Multi-chip package structure
US9748205B2 (en) Molding type power module
CN101266955B (zh) 半导体装置及其制造方法
US20150228602A1 (en) Semicondcutor chip and semionducot module
CN105789167A (zh) 集成电路芯片封装装置、和引线框架
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
US20150294957A1 (en) Chip packaging structure
CN204668301U (zh) 功率mos管芯片多联结构
CN210443546U (zh) 一种封装三极管
CN106409779B (zh) 顶部金属堆叠封装结构及其制造方法
CN204760372U (zh) 芯片封装结构
CN103762212B (zh) 应用于开关型调节器的集成电路组件
CN103354227B (zh) 堆叠封装器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160720