CN103354227B - 堆叠封装器件 - Google Patents

堆叠封装器件 Download PDF

Info

Publication number
CN103354227B
CN103354227B CN201310242861.6A CN201310242861A CN103354227B CN 103354227 B CN103354227 B CN 103354227B CN 201310242861 A CN201310242861 A CN 201310242861A CN 103354227 B CN103354227 B CN 103354227B
Authority
CN
China
Prior art keywords
substrate
attachment spacers
semiconductor wafer
conductiving glue
packaged device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310242861.6A
Other languages
English (en)
Other versions
CN103354227A (zh
Inventor
王宏杰
陆原
孙鹏
黄卫东
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310242861.6A priority Critical patent/CN103354227B/zh
Publication of CN103354227A publication Critical patent/CN103354227A/zh
Application granted granted Critical
Publication of CN103354227B publication Critical patent/CN103354227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明公开了一种堆叠封装器件，其包括：第一封装元件，其包括第一基板和安装于第一基板上的第一半导体晶片；第二封装元件，其包括第二基板和安装于第二基板上的第二半导体晶片；夹持于第一基板的下表面和第二基板的上表面之间的互连部件，其包括与第一基板的下表面上接触的第一各向异性导电胶层、与第二基板的上表面接触的第二各向异性导电胶层和夹持在第一和第二各向异性导电胶层之间的第三基板，两个各向异性导电胶层在垂直于第一基板的延伸方向的纵向上导电。这样的互连部件中的相邻两个连接垫片之间的间距可以很小，不需要使用焊接球和激光钻孔，不需要考虑短路的问题，其属于堆叠封装中的一种全新的互连方案。

Description

堆叠封装器件
技术领域
本发明涉及半导体封装领域，尤其涉及一种堆叠封装(Package on package，简称POP)器件。
背景技术
随着电子装置的尺寸减小，可以通过在一个半导体封装中堆叠多个芯片或堆叠多个单独的半导体封装来实现高集成密度。近来，针对移动电子设备应用等已经引进了堆叠式半导体封装。所述堆叠式半导体封装的一种是将逻辑封装器件和存储器封装器件堆叠设置的堆叠封装(POP)。利用POP技术，可以在一个半导体封装中包括不同类型的半导体芯片。
然而，现有技术中的多层堆叠封装器件通常采用焊接球将上层封装和下层封装进行电性互连，然而焊接球在回流以后会塌陷容易导致短路，并且下层封装需要达到一定的厚度，因此必须仔细考虑焊接球和其间距的最小尺寸。如果间距太小，则容易导致短路，如果间距太大，又导致堆叠封装的整体尺寸变大，如果采用小尺寸的焊接球，则可能不能满足下层封装的厚度要求。
目前可以使用穿透模塑通孔（TMV）技术来实现上下层封装的焊料互连，这种技术可以缩小封装的尺寸、厚度和翘曲，同时可以获得更高的互连密度、性能和可靠性。然而，这种工艺成本较高，实现较为复杂。
如何实现堆叠封装中上层封装和下层封装的高密度、高性能和高可靠性的互连是目前多层堆叠封装技术的一个重要课题。
发明内容
针对现有技术中存在的问题，本发明提出来一种堆叠封装器件，其采用一种新的互连部件来实现相邻两层封装之间的可靠和高密度电性互连。
为了解决上述问题，根据本发明的一个方面，本发明提出一种堆叠封装器件，其包括：第一封装元件，其包括第一基板和安装于第一基板上的第一半导体晶片，第一基板的下表面上布置有多个第一连接垫片；第二封装元件，其包括第二基板和安装于第二基板上的第二半导体晶片，第二基板的上表面上布置有多个第一连接垫片；夹持于第一基板的下表面和第二基板的上表面之间的互连部件，其包括与第一基板的下表面上的第一连接垫片电性接触的第一各向异性导电胶层、与第二基板的上表面上的第一连接垫片电性接触的第二各向异性导电胶层和夹持在第一各向异性导电胶层和第二各向异性导电胶层之间的第三基板，两个各向异性导电胶层在垂直于第一基板的延伸方向的纵向上导电。
作为本发明的一个优选的实施例，第三基板的面向第一各向异性导电胶层的表面上布置有与第一基板上的第一连接垫片相对应的第一连接垫片，并且第三基板上的第一连接垫片与第一各向异性导电胶层电性接触，第三基板的面向第二各向异性导电胶层的表面上布置有与第二基板上的第一连接垫片相对应的第二连接垫片，并且第三基板上的第二连接垫片与第二各向异性导电胶层电性接触。
作为本发明的一个优选的实施例，第三基板还包括布置于第三基板中的将第三基板上的第一连接垫片和第二连接垫片互相电性连接的电路线。
作为本发明的一个优选的实施例，所述互连部件位于第一基板和第二基板的周边，第一基板、第二基板和互连部件围成有一个空间，第二半导体晶片安装于第二基板的上表面并位于所述空间中。
作为本发明的一个优选的实施例，第一基板还包括：布置在第一基板的上表面上的多个第二连接垫片；其中第一半导体晶片与第一基板上的第二连接垫片电性相连。
作为本发明的一个优选的实施例，第二基板还包括：布置在第二基板的下表面上的多个第二连接垫片；布置在第二基板的上表面上的多个第三连接垫片，其中第二半导体晶片与第二基板上的第三连接垫片电性相连，第二基板的每个第二连接垫片与相应的外部连接端子电性相连。
作为本发明的一个优选的实施例，第一基板、第二基板和第三基板为印刷电路板。第一封装元件还包括第一密封部件，其形成于第一基板的上表面上，并覆盖和密封所述第一半导体晶片。第一半导体晶片为存储器晶片，第一半导体晶片通过键合线与第一基板上的第二连接垫片电性相连。第二半导体晶片为逻辑晶片，其通过焊接球与第二基板上的第三连接垫片电性相连。
与现有技术相比，本发明中的多层堆叠封装器件中，采用了全新的互连部件，该互连部件包括第一各向异性导电胶层、第二各向异性导电胶层和夹持在第一各向异性导电胶层和第二各向异性导电胶层之间的第三基板，这样的互连部件中的相邻两个连接垫片之间的间距可以很小，不需要使用焊接球和激光钻孔，不需要考虑短路的问题，其属于堆叠封装中的一种全新的互连方案。
附图说明
图1示出了本发明中的堆叠封装器件在一个实施例中的结构剖视示意图。
具体实施方式
下面结合附图对本发明做详细说明。
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
图1示出了本发明中的堆叠封装(POP)器件10在一个实施例中的结构剖视示意图。参考图1所示，所述堆叠封装器件10包括第一封装元件100、第二封装元件200和位于第一封装元件100和第二封装元件200之间并将两者电性互连在一起的互连部件300。
第一封装元件100包括第一基板110和安装于第一基板110上的第一半导体晶片120和130。第一基板110具有上表面114和与上表面114相对的下表面115。第一基板110包括布置在其下表面115上的多个第一连接垫片111和布置于其上表面114上的多个第二连接垫片112。第一基板110可以为印刷电路板(PCB)，其还包括布置于其中的将第二连接垫片112电性连接至第一连接垫片111的电路线(未示出)。
在图1中示出了两个第一半导体晶片(Die)120和130，在其他实施例中，也可以是一个或更多个第一半导体晶片。所述第一半导体晶片120可以通过粘合剂安装于第一半导体晶片130上，而第一半导体晶片130可以通过粘合剂安装于第一基板110的上表面114上。第一半导体晶片120和130通过键合线(bondingwire)150和160电性连接到第一基板110的第二连接垫片112上。所述第一半导体晶片130可以是存储器晶片，也可以是其他类型的晶片。在其他实施例中，还可以采用其他方式将第一半导体晶片电性连接于第一基板110的第二连接垫片112上，比如采用焊接球(solder ball)的方式。
第一封装元件100还包括有第一密封部件140，该第一密封部件140形成于第一基板110的上表面114上，并覆盖、包裹和密封所述第一半导体晶片120和130。所述第一密封部件140可以为成型材料，比如环氧模制化合物，其利用成型工艺覆盖和密封第一半导体晶片。
第二封装元件200包括第二基板210和安装于第二基板210上的第二半导体晶片220。第二基板210具有上表面(未标记)和与上表面相对的下表面(未标记)。第二基板210包括布置在其上表面上的多个第一连接垫片211、布置在其下表面上的多个第二连接垫片212，以及布置在其上表面上的多个第三连接垫片213。第二基板210可以为印刷电路板(PCB)，其还包括布置于其中的将第一连接垫片211和第三连接垫片213连接至第二连接垫片212的电路线(未示出)。第二基板210的每个第二连接垫片212与相应的外部连接端子400的一端电性相连，所述外部连接端子400的另一端可以与外部电路电性连接，比如移动电子设备的主板，也可以与其他封装元件连接以组成更多层的堆叠封装器件，外部连接端子400可以为焊接球。
第二半导体晶片220通过连接部件230与第二基板210上的各个第三连接垫片213电性相连，所述连接部件230可以为焊接球。在其他实施例中，也可以先将第二半导体晶片213通过粘合剂安装于所述第二基板210的上表面上，再通过键合线电性连接至第二基板210上的各个第三连接垫片213上。第二半导体晶片220可以是逻辑晶片，也可以是其他类型的晶片。第二封装元件200还包括第二密封部件240，其用于密封和覆盖第二半导体晶片220底部的连接部件230。在其他实施例中，所述第二密封部件240也可以密封和覆盖整个第二半导体晶片220及其底部的连接部件230，以提供对它们提供保护。所述第二密封部件240可以为成型材料或有机填充材料，比如环氧模制化合物。
所述互连部件300夹持于第一基板110的下表面115和第二基板210的上表面之间，其包括与第一基板110的下表面115上的第一连接垫片111电性接触的第一各向异性导电胶层310、与第二基板210的上表面上的第一连接垫片211电性接触的第二各向异性导电胶层330和夹持在第一各向异性导电胶层310和第二各向异性导电胶层330之间的第三基板320。两个各向异性导电胶层310和320在大致垂直于第一基板110的延伸方向的纵向(图1示出的a-a方向)上导电。各向异性导电胶层310和320可以通过制胶机制成。
第三基板320的面向第一各向异性导电胶层310的表面上布置有与第一基板110上的第一连接垫片111相对应的第一连接垫片321，并且第三基板320上的第一连接垫片321与第一各向异性导电胶层310电性接触。第三基板320的面向第二各向异性导电胶层330的表面上布置有与第二基板210上的第一连接垫片211相对应的第二连接垫片322，并且第三基板320上的第二连接垫片322与第二各向异性导电胶330层电性接触。第三基板320还包括布置于第三基板320中的将第三基板320的第一连接垫片321和第二连接垫片322互相电性连接的电路线。
这样，借助所述互连部件300可以将第一基板110上的第一连接垫片111和第二基板210上的第一连接垫片211电性互连在一起，进而将第一封装元件100和第二封装元件200电性互连在一起。所述互连部件300位于第一基板110和第二基板210的周边，第一基板110、第二基板210和互连部件300围成有一个空间，第二半导体晶片220安装于第二基板210的上表面并位于所述空间中。可以根据需要来控制所述互连部件300的厚度，比如可以调整各向异性导电胶层310和320以及第三基板320的厚度来调整整个互连部件300的厚度。
这样的互连部件300中的相邻两个连接垫片（比如两个第一连接垫片321）之间的间距可以很小，从而可以提高互连密度，同时互连的可靠性也较高，并且容易在工艺上实现。本发明中的互连方式中，不需要使用焊接球和激光钻孔，不需要考虑短路的问题，其属于堆叠封装中的一种全新的互连方案，并且具有较高的互连密度和可靠性。
虽然通过实施例描述了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (8)

1.一种堆叠封装器件，其特征在于，其包括：
第一封装元件，其包括第一基板和安装于第一基板上的第一半导体晶片，第一基板的下表面上布置有多个第一连接垫片；
第二封装元件，其包括第二基板和安装于第二基板上的第二半导体晶片，第二基板的上表面上布置有多个第一连接垫片；
夹持于第一基板的下表面和第二基板的上表面之间的互连部件，其包括与第一基板的下表面上的第一连接垫片电性接触的第一各向异性导电胶层、与第二基板的上表面上的第一连接垫片电性接触的第二各向异性导电胶层和夹持在第一各向异性导电胶层和第二各向异性导电胶层之间的第三基板，两个各向异性导电胶层在垂直于第一基板的延伸方向的纵向上导电，
第三基板的面向第一各向异性导电胶层的表面上布置有与第一基板上的第一连接垫片相对应的第一连接垫片，并且第三基板上的第一连接垫片与第一各向异性导电胶层电性接触，
第三基板的面向第二各向异性导电胶层的表面上布置有与第二基板上的第一连接垫片相对应的第二连接垫片，并且第三基板上的第二连接垫片与第二各向异性导电胶层电性接触，
第三基板还包括布置于第三基板中的将第三基板上的第一连接垫片和第二连接垫片互相电性连接的电路线。
2.根据权利要求1所述的堆叠封装器件，其特征在于，所述互连部件位于第一基板和第二基板的周边，第一基板、第二基板和互连部件围成有一个空间，第二半导体晶片安装于第二基板的上表面并位于所述空间中。
3.根据权利要求1所述的堆叠封装器件，其特征在于，第一基板还包括：
布置在第一基板的上表面上的多个第二连接垫片；
其中第一半导体晶片与第一基板上的第二连接垫片电性相连。
4.根据权利要求1所述的堆叠封装器件，其特征在于，第二基板还包括：
布置在第二基板的下表面上的多个第二连接垫片；
布置在第二基板的上表面上的多个第三连接垫片，
其中第二半导体晶片与第二基板上的第三连接垫片电性相连，第二基板的每个第二连接垫片与相应的外部连接端子电性相连。
5.根据权利要求1所述的堆叠封装器件，其特征在于，第一基板、第二基板和第三基板为印刷电路板。
6.根据权利要求1所述的堆叠封装器件，其特征在于，第一封装元件还包括第一密封部件，其形成于第一基板的上表面上，并覆盖和密封所述第一半导体晶片。
7.根据权利要求1所述的堆叠封装器件，其特征在于，第一半导体晶片为存储器晶片，第一半导体晶片通过键合线与第一基板上的第二连接垫片电性相连。
8.根据权利要求1所述的堆叠封装器件，其特征在于，第二半导体晶片为逻辑晶片，其通过焊接球与第二基板上的第三连接垫片电性相连。
CN201310242861.6A 2013-06-18 2013-06-18 堆叠封装器件 Active CN103354227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310242861.6A CN103354227B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310242861.6A CN103354227B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Publications (2)

Publication Number Publication Date
CN103354227A CN103354227A (zh) 2013-10-16
CN103354227B true CN103354227B (zh) 2016-08-17

Family

ID=49310576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310242861.6A Active CN103354227B (zh) 2013-06-18 2013-06-18 堆叠封装器件

Country Status (1)

Country Link
CN (1) CN103354227B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179068A (zh) * 2006-11-09 2008-05-14 三星电子株式会社 多堆叠封装及其制造方法
CN101385149A (zh) * 2006-02-15 2009-03-11 德克萨斯仪器股份有限公司 多管芯集成电路封装
CN202549824U (zh) * 2012-02-22 2012-11-21 苏州晶方半导体科技股份有限公司 芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101385149A (zh) * 2006-02-15 2009-03-11 德克萨斯仪器股份有限公司 多管芯集成电路封装
CN101179068A (zh) * 2006-11-09 2008-05-14 三星电子株式会社 多堆叠封装及其制造方法
CN202549824U (zh) * 2012-02-22 2012-11-21 苏州晶方半导体科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN103354227A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US7816183B2 (en) Method of making a multi-layered semiconductor device
KR100753415B1 (ko) 스택 패키지
US10181458B2 (en) Electronic package and fabrication method thereof
US20150179623A1 (en) Method for manufacturing semiconductor device
CN107978570A (zh) 芯片封装结构及其制造方法
US7615858B2 (en) Stacked-type semiconductor device package
CN102646663B (zh) 半导体封装件
CN110299354A (zh) 半导体封装
CN110534506A (zh) 半导体器件层叠封装件、半导体器件封装件及其制造方法
CN109216294A (zh) 半导体封装
US20070052082A1 (en) Multi-chip package structure
US6903464B2 (en) Semiconductor die package
KR102160786B1 (ko) 반도체 패키지
CN103426869B (zh) 层叠封装件及其制造方法
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN203871315U (zh) 电子设备
CN103354227B (zh) 堆叠封装器件
US20080164620A1 (en) Multi-chip package and method of fabricating the same
CN103354225B (zh) 堆叠封装器件
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
CN103354226B (zh) 堆叠封装器件
CN102820267A (zh) 插销式半导体封装堆栈结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant