KR101289803B1 - 회로 기판 및 그 제조 방법 - Google Patents
회로 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101289803B1 KR101289803B1 KR1020080045511A KR20080045511A KR101289803B1 KR 101289803 B1 KR101289803 B1 KR 101289803B1 KR 1020080045511 A KR1020080045511 A KR 1020080045511A KR 20080045511 A KR20080045511 A KR 20080045511A KR 101289803 B1 KR101289803 B1 KR 101289803B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- circuit board
- substrate
- via hole
- conductive film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 85
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 22
- 230000003746 surface roughness Effects 0.000 claims description 17
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 4
- 239000001569 carbon dioxide Substances 0.000 claims description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 73
- 239000010408 film Substances 0.000 description 17
- 238000010521 absorption reaction Methods 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 2
- 239000004327 boric acid Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 241000221561 Ustilaginales Species 0.000 description 1
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 1
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 1
- 235000011130 ammonium sulphate Nutrition 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
비아홀을 용이하게 형성할 수 있도록 본 발명은 절연성 소재로 형성된 기판, 상기 기판 상에 형성된 도전막, 상기 도전막상에 형성되고 니켈을 함유하는 도금층, 상기 기판, 상기 도전막, 상기 도금층을 관통하도록 형성된 비아홀을 포함하고, 상기 도금층의 니켈은 결정 성장 방향이 상기 기판의 두께 방향과 평행한 방향인 회로 기판 및 그 제조 방법을 제공한다.
Description
본 발명은 비아홀을 용이하게 형성할 수 있는 회로 기판의 제조 방법 및 그 제조 방법에 의하여 제조된 회로 기판에 관한 것이다.
각종 전자 제품은 다수의 부품을 필요로 한다. 소형의 전자 부품은 통상적으로 회로 기판에 장착된다. 회로 기판은 기판 및 회로 패턴을 포함한다. 절연체를 포함하는 기판상에 도전막을 형성하고, 도전막상에 회로 패턴을 형성한다.
구체적으로 회로 기판은 칩, 저항, 커패시터 등의 전자부품을 전기적으로 연결하는 회로 패턴을 형성하는 구리 박막과, 수지 소재의 기판으로 이루어진다. 회로 기판에는 회로 패턴과 전자 부품을 연결하기 위해 또는 서로 다른 층에 배치되는 회로 패턴들을 연결하기 위해 복수 개의 비아홀이 형성된다.
회로 기판에 비아홀을 형성하는 데에는 레이저 드릴이 사용된다. 이때 기판상에 형성된 구리 박막은 레이저 흡수율이 낮아서 레이저 드릴로 비아홀을 형성하는 공정의 효율이 감소한다. 또한 공정의 효율이 감소함에 따라 공정 시간이 길어진다. 공정 시간이 길어지면 생산성에 문제가 있을 뿐 아니라 미세한 비아홀의 정 확한 크기와 형태를 유지하는데도 한계가 있다.
또한, 레이저 흡수율이 낮아 기판 내부의 구리, 수지, 글라스 등이 기화되면서 발생하는 재(ash)나 타르(tarr) 등의 스미어(Smear)가 비아홀 주변 표면에 부착 된다.
최근에는 이러한 레이저 드릴을 이용한 비아홀 형성에 있어, 레이저의 흡수율을 높여주어 레이저 드릴의 가공성을 향상시키기 위해 회로 기판의 표면을 흑화 처리 하거나 레이저 흡수율이 노은 재료를 기판 표면에 박막으로 형성하기도 한다.
이러한 회로기판의 표면처리로는 금속원소를 이용한 흑화처리나 흑색 또는 갈색의 산화물을 표면에 형성하는 방법이 사용된다. 그러나, 이러한 종래의 표면처리는 통상 습식 공정을 수반하여 전체적인 공정의 관리 및 운영을 위해서는 추가적인 관리가 필요하고, 레이저 흡수율을 향상하는데 한계가 있다.
본 발명은 비아홀을 용이하게 제조할 수 있는 회로 기판의 제조 방법 및 그 제조 방법에 의하여 제조된 회로 기판을 제공할 수 있다.
본 발명은 절연성 소재로 형성된 기판, 상기 기판 상에 형성된 도전막, 상기 도전막상에 형성되고 니켈을 함유하는 도금층, 상기 기판, 상기 도전막, 상기 도금층을 관통하도록 형성된 비아홀을 포함하고, 상기 도금층의 니켈은 결정 성장 방향이 상기 기판의 두께 방향과 평행한 방향인 회로 기판을 개시한다.
본 밟명에 있어서 상기 도금층의 표면 거칠기(Ra)는 0.4㎛ 내지 0.6㎛일 수있다.
본 발명에 있어서 상기 도금층의 광택도가 0.5 내지 2일 수 있다.
본 발명에 있어서 상기 도금층의 두께는 0.01㎛ 내지 0.5㎛일 수 있다.
본 발명의 다른 측면에 따르면 절연성 소재로 형성된 기판을 준비하는 단계, 상기 기판 상에 도전막을 형성하는 단계, 상기 도전막상에 니켈을 도금하여 도금층을 형성하는 단계, 상기 기판, 도전막, 도금층을 관통하도록 비아홀을 형성하는 단계를 포함하고, 상기 도금층의 니켈은 상기 기판의 두께 방향과 평행한 방향으로 결정이 성장되는 회로 기판의 제조 방법을 개시한다.
본 발명에 있어서 상기 비아홀은 이산화탄소 가스 레이저를 이용하여 형성할 수 있다.
본 발명에 있어서 상기 도금층은 10ASD(A/dm2) 내지 30ASD(A/dm2)의 전류를 인가하여 형성할 수 있다.
본 발명에 있어서 전류를 3 초 내지 20초 동안 인가하여 형성할 수 있다.
본 발명에 관한 회로 기판 및 그 제조 방법은 레이저 흡광률을 효과적으로 향상하여 비아홀을 용이하게 형성할 수 있다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 회로 기판의 제조 방법을 순차적으로 도시한 순서도이다. 도 2 내지 도 9는 도 1의 각 단계의 회로 기판의 상태를 순차적으로 도시한 단면도들이다.
도 2는 본 발명의 일 실시예에 관한 회로 기판의 제조 방법에서 기판(11)을 준비하고, 기판(11)상에 도전막(12)을 형성한 단계를 도시하고 있다.
기판(11)은 절연성 소재로 형성된다. 기판(11)은 에폭시와 글라스의 혼합물로 구비된 FR4를 포함할 수 있는 데, 반드시 이에 한정되지 않고, PET, 폴리이미드 등의 폴리머재를 포함할 수 있다. 또한 기판(11)은 유연성을 갖는 소재로 형성될 수도 있다. 기판(11)은 무기재를 더 포함할 수 있으며, 별도의 심재(미도시)를 더 포함할 수 있다.
기판(11)상에 도전막(12)을 형성한다. 도전막(12)은 회로 기판에서 전기 신호를 전달하는 배선을 형성하는 부분으로 구리를 포함할 수 있다.
도 2를 참조하면 기판(11)의 양면에 도전막(12)이 형성되어 있으나, 본 발명은 반드시 이에 한정되는 것은 아니며, 일면에만 형성되어 있어도 무방하다.
도 3은 본 발명의 일 실시예에 관한 회로 기판의 제조 방법에서 도금층(20)이 형성된 것을 도시하고 있다.
도금층(20)은 도전막(12)상에 형성되고 니켈을 포함한다. 도금층(20)을 형성할 때 니켈의 결정 성장 방향이 일정한 방향으로 형성되도록 한다. 구체적으로 도금층(20)의 니켈의 결정 성장 방향이 기판(11)의 두께 방향과 평행한 방향이 되게 한다.
도 4는 도 3의 A의 확대도이다. 도 4를 참조하면 도금층(20)을 형성할 때 니켈의 결정 성장 방향이 기판(11)의 두께 방향과 평행하므로 도금층(20)은 일정한 거칠기를 갖는 요철 형태의 표면을 포함한다.
도 5는 도 3 및 도 4의 도금층(20)의 표면을 광학 현미경으로 5000배의 배율로 본 도면이다. 도 5를 참조하면 도금층(20)의 니켈의 결정 성장 방향을 구체적으로 알 수 있다. 도금층(20)의 니켈의 결정 성장 방향은 도금층(20)의 표면에 수직하다. 즉, 기판(11)의 두께 방향과 평행한 방향으로 니켈의 결정 성장 방향이 형성된 것을 알 수 있다. 또한 도 5에 도시된 바와 같이, 도금층(20)은 침상형의 구조를 가짐을 알 수 있다.
도금층(20)은 0.01㎛ 내지 0.5㎛의 두께로 형성하는 것이 바람직하다. 0.01㎛보다 작은 두께로 도금층(20)을 형성할 경우 충분한 표면 거칠기를 가질 수 없어 레이저의 반사가 용이하게 일어난다. 그러므로 도금층(20)은 0.01㎛이상의 두께로 형성한다.
또한 0.5㎛보다 큰 두께로 도금층(20)을 형성할 경우 니켈의 과다 성장으로 도금층(20)의 표면이 박리되기 쉽다. 그러므로 도금층(20)은 0.5㎛이하의 두께로 형성한다.
도금층(20)의 니켈 결정 성장 방향을 일정한 방향으로 조절하는 것은 다양한방법을 이용할 수 있다.
그 예로 다음과 같은 구성을 갖는 도금용 배쓰(bath)에서 도금할 수 있다. 30g/l의 니켈 설페이트(nickel sulfate) 또는 30g/l의 니켈 클로라이드(nickel chloride), 30g/l의 암모늄 설페이트(ammonium sulfate), 50g/l의 염화 나트륨(sodium chloride), 25g/l의 붕산 (boric acid)을 포함하는 성분들로 도금층(20)을 형성할 수 있다. 다만 이는 예시적인 것으로 다른 성분 및 다른 함량이 적용될 수 있다.
도금층(20)은 전해 도금법을 이용하여 형성할 수 있는데 10ASD(ampere per square decimeter) 내지 30ASD의 전류를 인가할 수 있다. 10ASD이상의 높은 전류를 인가하면 도금층(20)의 니켈의 결정 성장 방향을 표면과 수직한 방향으로 형성하는 것이 용이하다. 그러나 30ASD이상의 고전류를 인가하게 되면 과전류로 인하여 도금층(20)에 스파크가 일어나서 도금층(20)이 제대로 형성되지 않고 오픈 불량이 생기기도 한다.
도금층(20)을 위와 같이 전해 도금법으로 형성할 때 3초 내지 20초 이하의 시간 동안 전류를 인가하는 것이 바람직하다. 3초 이하에서는 니켈의 결정 성장이 충분하지 않기 때문이다. 또한 20초 이상에서는 스머트(smut)와 같은 불순물이 도금층(20)표면에 형성되어 오염을 발생하기 때문이다.
도금층(20)의 니켈의 결정 성장 방향을 조절하여 도금층(20)의 표면에 요철이 형성된다. 즉 도금층(20)의 표면은 일정한 거칠기 값을 갖는다. 도금층(20)의 표면 거칠기(roughness)는 0.4㎛ 내지 0.6㎛로 형성한다. 이 때 표면 거칠기는 평균 표면 거칠기(the average surface roughness;Ra)를 가리킨다.
도금층(20)의 표면 거칠기가 0.4㎛미만의 값을 갖는 경우에는 레이저가 입사되었을 때 반사가 잘 일어나게 되고, 도금층(20)의 표면 거칠기가 0.6㎛초과의 값을 갖는 경우에는 도금층(20)의 표면이 박리되는 현상이 발생하므로 도금층(20)의 표면 거칠기는 0.4㎛ 내지 0.6㎛로 하는 것이 바람직하다.
통상의 니켈을 도금하는 경우 니켈이 도금되어 형성되는 표면의 거칠기 값은 매우 작게 된다. 그 결과 니켈을 도금하여 형성된 표면은 매끄러워 그 표면에 광이 조사되면 광을 대부분 반사한다. 그러나 본 발명의 도금층(20)은 니켈의 결정 성장 방향을 기판(11)의 두께 방향과 평행하도록 조절하여 큰 표면 거칠기 값을 갖는다.
또한 도금층(20)이 이러한 큰 표면 거칠기 값을 가짐에 따라 광택도 역시 낮은 값을 갖게 된다. 도금층(20)은 0.5 내지 2의 광택도를 갖는다. 도금층(20)의 표면이 0.5 미만의 광택도를 갖는 경우 레이저가 흡수되는 양보다 반사되는 양이 많으므로 도금층(20)의 표면은 0.5 이상의 광택도를 갖도록 한다.
또한 도금층(20)의 표면이 2.0 초과의 광택도를 갖도록 형성하는 경우 도금 층(20)을 두껍게 형성해야 한다. 그러한 경우 도금층(20)의 표면층이 쉽게 박리되는 현상이 발생한다. 그러므로 도금층(20)의 광택도는 2.0 이하의 값을 갖도록 형성한다.
이로 인하여 도금층(20)은 후속 공정에서 레이저가 입사되는 경우에 레이저의 반사를 방지하고 흡수율을 향상하게 된다.
도 6은 본 발명의 일 실시예에 관한 회로 기판의 제조 방법에서 레이저 드릴을 이용하여 비아홀(25)을 형성한 단계를 도시하고 있다.
비아홀(25)은 반도체 칩, 저항, 및 커패시터 등의 전자부품이 회로 패턴에 전기적으로 연결되도록 하거나, 서로 다른 층에 배치되는 회로 패턴들이 서로 연결되도록 하기 위해 형성되는 부분이다.
비아홀(25)은 레이저를 조사하여 형성한다. 이때 CO2 레이저를 이용하여 도전막(12)과 기판(11)을 관통하는 비아홀(25)을 형성하게 된다. 레이저는 도전막(12)과 기판(11)에 도달하기 전에 먼저 도금층(20)의 표면에 도달한다.
이 때 CO2 레이저의 주요 파장은 10㎛ 근방이다. 그러나 종래에 CO2 레이저로 비아홀을 형성할 때 CO2 레이저가 입사되는 도전막(12)표면은 레이저 흡수율이 10%이하의 낮은 값을 보였다. 이러한 낮은 레이저 흡수율로 인하여 비아홀 가공 효율이 감소하고 비아홀 주변에 불필요한 오염 물질을 생산하여 원하는 정확한 크기의 비아홀을 형성하기 용이하지 않았다.
그러나 본 발명은 도금층(20)표면에 요철이 형성된다. 즉 도금층(20)의 니켈 의 결정 성장 방향을 기판(11)과 수직하도록 조절하여 요철면을 용이하게 형성한다. 이로인하여 CO2 레이저가 입사되는 도금층(20)의 표면 거칠기 값이 큰 거친 면을 형성한다. 결과적으로 레이저 흡수율을 향상할 수 있다.
레이저가 조사되는 표면의 레이저 흡수율을 향상하여 비아홀(25)가공 효율이 향상되고 비아홀(25)의 가공 시간이 현저하게 감소한다. 또한 짧은 시간 동안 집중적으로 레이저를 조사하여 비아홀(25)을 형성함에 따라 비아홀(25)주변에 버(bur) 또는 스미어(smear)의 발생을 최대한 억제할 수 있다. 이로 인하여 원하는 크기와 형태의 비아홀(25)을 용이하게 형성할 수 있다.
또한 도 6에 도시한 것과 같이 도금층(20)은 레이저가 입사되는 면뿐만 아니라 그 반대면에도 형성된다. 이를 통하여 비아홀(25)의 양 쪽 개구 중 레이저가 입사되는 방향의 반대 방향에 형성된 개구에도 버, 스미어 발생을 억제할 수 있다.
구체적으로 도 7 및 도 8을 통하여 본 발명의 비아홀을 종래의 비아홀과 비교할 수 있다. 도 7은 종래의 비아홀과 본 발명의 도 6의 비아홀(25)을 형성하고 난 후의 비아홀의 형상을 광학적으로 도시한 도면이다.
구체적으로 도 7의 (a), (b)는 종래의 비아홀을 도시하고 있다. (a)는 상부면 즉 레이저가 입사된 면을 나타낸다. (b)는 레이저가 입사된 면의 반대면을 나타낸다. (c), (d)는 본 발명의 도 6의 비아홀(25)을 도시하고 있다. (c)는 레이저가 입사된 면을 나타낸다. (d)는 레이저가 입사된 면의 반대면을 나타낸다.
도 7의 (a)와 (c)를 비교하면 종래의 비아홀에 비하여 본 발명의 비아홀(25) 은 계면이 매끈하게 형성되어 있다. 이는 본 발명의 도금층(20)으로 인하여 레이저 흡수율을 높여 비아홀(25)의 가공 효율을 향상하였기 때문이다.
또한 이러한 이유로 비아홀(25)의 주변에 오염물을 발생하지 않는다. 도 7의 (c)를 참조하면 도 7의 (a)에 도시된 버, 스미어와 같은 오염물이 발생하지 않고 깨끗한 표면이 비아홀(25)주변에 형성된 것을 알 수 있다.
마찬가지 이유로 인하여 레이저가 조사된 면의 반대면에서도 동일한 결과를 알 수 있다. 도 7의 (b)와 (d)를 비교하면 종래의 비아홀에 비하여 본 발명의 비아홀(25)은 계면이 매끈하게 형성되어 있다.
또한 도 7의 (d)를 참조하면 도 7의 (b)에 도시된 버, 스미어와 같은 오염물이 발생하지 않고 깨끗한 표면이 비아홀(25)주변에 형성된 것을 알 수 있다.
도 8은 종래의 비아홀과 도 6의 비아홀의 크기를 비교하기 위하여 도시한 그래프이다. 구체적으로 X는 종래의 비아홀이고 Y는 도 6의 비아홀(25)이다. 도 8을 참조하면 종래의 비아홀에 비하여 본 발명의 비아홀(25)은 크기가 작아진 것을 알 수 있다.
레이저를 이용하여 비아홀을 형성할 경우 종래에는 레이저가 조사되는 입사면의 레이저 흡수율이 좋지 않아 정확한 크기의 비아홀을 형성하기가 용이하지 않았다. 즉 원하는 크기의 비아홀을 형성하기 위하여 일정 시간 이상 동안 레이저를 조사하게 되는데 그 결과 비아홀은 원래 원하는 크기보다 커지는 경우가 많았다.
그러나 본 발명은 레이저가 입사되는 도금층(20)의 레이저 흡수율을 높여서 레이저로 비아홀을 형성하는 경우 짧은 시간 동안 레이저를 조사할 수 있다. 이를 통하여 원하는 크기 및 형태와 오차가 거의 없는 비아홀을 형성할 수 있다.
도 9는 본 발명의 일 실시예에 관한 회로 기판의 제조 방법에서 도전성 연결층(30)을 형성하여 회로 기판(100)을 제조하는 단계를 도시하고 있다.
비아홀(25)은 서로 다른 층에 있는 회로 패턴을 연결하기 위하여 전기 전도성이 있어야 하지만, 기판(11)은 절연성 소재를 포함하고 있다. 따라서 비아홀(25)로 노출된 기판(11)의 벽면에 전기 전도성을 부여하기 위해 도전성 연결층(30)을 형성한다.
무전해 도금법을 이용하여 비아홀(25)의 내벽면과 도전막(12)의 표면에 얇은 금속층으로 도전성 연결층(30)을 형성한다.
또한 무전해 도금법을 이용하여 형성된 얇은 금속층을 시드층(seed layer)으로서 전해 도금으로 또 다른 금속층을 형성하여 도전성 연결층(30)을 형성할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다
도 1은 본 발명의 일 실시예에 관한 회로 기판의 제조 방법을 순차적으로 도시한 순서도이다.
도 2 내지 도 9는 도 1의 각 단계의 회로 기판의 상태를 순차적으로 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
11: 기판 12: 도전막
20: 도금층 25: 비아홀
30: 전도성 연결층 100: 회로 기판
Claims (11)
- 절연성 소재로 형성된 기판;상기 기판 상에 형성된 도전막;상기 도전막상에 형성되고 니켈을 함유하는 도금층;상기 기판, 상기 도전막, 상기 도금층을 관통하도록 형성된 비아홀을 포함하고,상기 도금층은 침상형 구조를 가지며, 그 표면 거칠기가 상기 도전막의 표면거칠기보다 크며,상기 도금층의 니켈은 결정 성장 방향이 상기 기판의 두께 방향과 평행한 방향인 회로 기판.
- 제1 항에 있어서,상기 도금층의 표면 거칠기(Ra)는 0.4㎛ 내지 0.6㎛인 회로 기판.
- 제1 항에 있어서,상기 도금층의 광택도가 0.5 내지 2인 회로 기판.
- 제1 항에 있어서,상기 도금층의 두께는 0.01㎛ 내지 0.5㎛인 회로 기판.
- 절연성 소재로 형성된 기판을 준비하는 단계;상기 기판 상에 도전막을 형성하는 단계;상기 도전막상에 니켈을 도금하여 도금층을 형성하는 단계;상기 기판, 도전막, 도금층을 관통하도록 비아홀을 형성하는 단계를 포함하고,상기 도금층은 침상형 구조를 가지며, 그 표면 거칠기가 상기 도전막의 표면거칠기보다 크며,상기 도금층의 니켈은 상기 기판의 두께 방향과 평행한 방향으로 결정이 성장되는 회로 기판의 제조 방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제5 항에 있어서,상기 비아홀은 이산화탄소 가스 레이저를 이용하여 형성하는 회로 기판의 제조 방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제5 항에 있어서,상기 도금층은 10ASD(A/dm2) 내지 30ASD(A/dm2)의 전류를 인가하여 형성하는 회로 기판의 제조 방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제5 항에 있어서,상기 도금층은 3 초 내지 20초 동안 전류를 인가하여 형성하는 회로 기판의 제조 방법.
- 제5 항에 있어서,상기 도금층의 표면 거칠기(Ra)는 0.4㎛ 내지 0.6㎛로 형성하는 회로 기판의 제조 방법.
- 제5 항에 있어서,상기 도금층의 광택도를 0.5 내지 2로 형성하는 회로 기판의 제조 방법.
- 제5 항에 있어서,상기 도금층의 두께를 0.01㎛ 내지 0.5㎛로 형성하는 회로 기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080045511A KR101289803B1 (ko) | 2008-05-16 | 2008-05-16 | 회로 기판 및 그 제조 방법 |
| US12/432,898 US8278564B2 (en) | 2008-05-16 | 2009-04-30 | Circuit board viaholes and method of manufacturing the same |
| US13/542,233 US20120279775A1 (en) | 2008-05-16 | 2012-07-05 | Circuit board viaholes and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080045511A KR101289803B1 (ko) | 2008-05-16 | 2008-05-16 | 회로 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090119454A KR20090119454A (ko) | 2009-11-19 |
| KR101289803B1 true KR101289803B1 (ko) | 2013-07-26 |
Family
ID=41315063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080045511A KR101289803B1 (ko) | 2008-05-16 | 2008-05-16 | 회로 기판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8278564B2 (ko) |
| KR (1) | KR101289803B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10892671B2 (en) * | 2017-07-25 | 2021-01-12 | GM Global Technology Operations LLC | Electrically conductive copper components and joining processes therefor |
| CN109640518B (zh) * | 2019-01-30 | 2024-03-15 | 无锡深南电路有限公司 | 激光成孔方法、覆铜板和电路板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235517A (ja) * | 1991-06-19 | 1993-09-10 | Matsushita Electric Works Ltd | 銅セラミック回路板の製法 |
| JP2003309356A (ja) * | 2002-04-15 | 2003-10-31 | Daiwa Kogyo:Kk | メッキスルーホールの形成方法、及び多層配線基板の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE505404A (ko) * | 1946-06-26 | |||
| US4934968A (en) * | 1986-12-22 | 1990-06-19 | Amp Incorporated | Nickel plated contact surface having preferred crystallographic orientation |
| JPH01272183A (ja) * | 1988-04-25 | 1989-10-31 | Toshiba Corp | セラミックス回路基板 |
| TW317575B (ko) * | 1994-01-21 | 1997-10-11 | Olin Corp | |
| JP4348785B2 (ja) * | 1999-07-29 | 2009-10-21 | 三菱瓦斯化学株式会社 | 高弾性率ガラス布基材熱硬化性樹脂銅張積層板 |
| JP3258308B2 (ja) * | 2000-02-03 | 2002-02-18 | 株式会社日鉱マテリアルズ | レーザー穴開け性に優れた銅箔及びその製造方法 |
| JP3628585B2 (ja) * | 2000-04-05 | 2005-03-16 | 株式会社日鉱マテリアルズ | 銅張り積層板及び銅張り積層板のレーザーによる穴開け方法 |
| US20020182432A1 (en) * | 2000-04-05 | 2002-12-05 | Masaru Sakamoto | Laser hole drilling copper foil |
| JP3330925B2 (ja) | 2000-04-05 | 2002-10-07 | 株式会社日鉱マテリアルズ | レーザー穴開け用銅箔 |
| JP3690962B2 (ja) * | 2000-04-26 | 2005-08-31 | 三井金属鉱業株式会社 | キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板 |
| US6593843B1 (en) * | 2000-06-28 | 2003-07-15 | Tyco Electronics Corporation | Electrical devices containing conductive polymers |
| TW200404484A (en) * | 2002-09-02 | 2004-03-16 | Furukawa Circuit Foil | Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board |
| US6665185B1 (en) * | 2002-10-09 | 2003-12-16 | Ltx Corporation | Apparatus and method for embedded fluid cooling in printed circuit boards |
| JP4065215B2 (ja) * | 2003-05-13 | 2008-03-19 | 福田金属箔粉工業株式会社 | プリント配線板用銅箔 |
| WO2005079130A1 (ja) * | 2004-02-17 | 2005-08-25 | Nippon Mining & Metals Co., Ltd. | 黒化処理面又は層を有する銅箔 |
| KR100819800B1 (ko) | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
| TWI429339B (zh) * | 2008-12-31 | 2014-03-01 | Taiwan Tft Lcd Ass | 電路板用之基材、電路板以及電路板的製造方法 |
| JP2009235580A (ja) * | 2009-07-22 | 2009-10-15 | Furukawa Electric Co Ltd:The | レーザー穴開け用銅箔 |
-
2008
- 2008-05-16 KR KR1020080045511A patent/KR101289803B1/ko active IP Right Grant
-
2009
- 2009-04-30 US US12/432,898 patent/US8278564B2/en active Active
-
2012
- 2012-07-05 US US13/542,233 patent/US20120279775A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235517A (ja) * | 1991-06-19 | 1993-09-10 | Matsushita Electric Works Ltd | 銅セラミック回路板の製法 |
| JP2003309356A (ja) * | 2002-04-15 | 2003-10-31 | Daiwa Kogyo:Kk | メッキスルーホールの形成方法、及び多層配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120279775A1 (en) | 2012-11-08 |
| US20090283316A1 (en) | 2009-11-19 |
| KR20090119454A (ko) | 2009-11-19 |
| US8278564B2 (en) | 2012-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100934913B1 (ko) | 도전재 충전 스루홀 기판의 제조 방법 | |
| EP1830615B1 (en) | Multilayer wiring board and method for manufacturing same | |
| CN1029274C (zh) | 具有平面构图表面的多片组件和集成电路衬底 | |
| US20060144618A1 (en) | Fill plated structure of inner via hole and manufacturing method thereof | |
| JP3593234B2 (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
| US8409726B2 (en) | Printed circuit board with multiple metallic layers and method of manufacturing the same | |
| JP2009124098A (ja) | 電気部材及びそれを用いた印刷回路基板の製造方法 | |
| JP7139594B2 (ja) | ガラスコア、多層配線基板、及びガラスコアの製造方法 | |
| KR20210003219A (ko) | 배선 기판 | |
| JP2008021739A (ja) | 基板の製造方法 | |
| KR101289803B1 (ko) | 회로 기판 및 그 제조 방법 | |
| JP2010171170A (ja) | 銅回路配線基板およびその製造方法 | |
| JP2018078273A (ja) | 回路板およびその製造方法 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| CN1503729A (zh) | 可湿式蚀刻的叠层体、绝缘薄膜及使用其的电子电路部件 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4391671B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH11298141A (ja) | 電子装置の製造方法 | |
| JP4345742B2 (ja) | 配線基板及びその製造方法 | |
| JP2008308749A (ja) | 銅めっき方法 | |
| TW201448141A (zh) | 晶圓電鍍鎳金產品及其製備方法 | |
| US9780032B2 (en) | Wiring substrate | |
| KR20080092256A (ko) | 칩 온 필름 배선기판 및 그 제조방법 | |
| WO2021210150A1 (ja) | 回路基板の製造方法 | |
| TWI803002B (zh) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 7 |