WO2021210150A1 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
WO2021210150A1
WO2021210150A1 PCT/JP2020/016815 JP2020016815W WO2021210150A1 WO 2021210150 A1 WO2021210150 A1 WO 2021210150A1 JP 2020016815 W JP2020016815 W JP 2020016815W WO 2021210150 A1 WO2021210150 A1 WO 2021210150A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
circuit board
plating
layer
manufacturing
Prior art date
Application number
PCT/JP2020/016815
Other languages
English (en)
French (fr)
Inventor
浩久 寒河江
浩 島田
茂 名屋
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to PCT/JP2020/016815 priority Critical patent/WO2021210150A1/ja
Priority to JP2021513931A priority patent/JPWO2021210150A1/ja
Priority to TW110112834A priority patent/TW202211746A/zh
Publication of WO2021210150A1 publication Critical patent/WO2021210150A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Definitions

  • the present invention relates to a method for manufacturing a circuit board.
  • a heat radiating board in which a heat-generating electronic component such as a power semiconductor is mounted on one surface and a heat sink is provided on the other surface to dissipate heat from the electronic component.
  • a path for transferring heat from one surface to the other surface is required.
  • a large current board is known as a circuit board used for applying a large current.
  • a path for transmitting a current from the wiring pattern on one surface to the wiring pattern on the other surface or the wiring pattern between layers is required.
  • an in-hole plating layer provided on the inner wall of a through hole penetrating from one surface to the other surface is usually used.
  • the thickness of the in-hole plating layer is increased as the second aspect. If the thickness of the in-hole plating layer is thick, sufficient heat dissipation and conductivity can be obtained even if the number of through holes is small, and the cross-sectional area of the in-hole plating layer corresponding to the current and heat to be transmitted can be obtained. Can be secured.
  • the in-hole plating layer in order to increase the thickness of the in-hole plating layer, for example, it is conceivable to apply a larger current than usual to perform the plating treatment.
  • the in-hole plating layer is formed at the same time as the wiring layers on the front and back surfaces of the circuit board. Therefore, when a large current is applied to perform the plating process, the thickness of the wiring layers on the front and back surfaces of the circuit board also increases. .. As described above, if the wiring layers on the front and back surfaces of the circuit board become thick, it becomes difficult to produce a fine wiring pattern.
  • the in-hole plating layer 70 becomes thicker as the plating thickness is closer to the front surface 74 and the back surface 76 of the circuit board 72, and becomes thinner toward the intermediate portion between the front surface 74 and the back surface 76.
  • a lead layer exposed on the inner wall of the intermediate portion of the through hole is formed in one of the inner conductor layers in the circuit board, and this lead layer is used as an electrode for feeding power for plating to flow to the intermediate portion of the through hole.
  • a technique for forming a thick plating inside a through hole by increasing the amount of current has been proposed (see, for example, Patent Document 1). According to the technique of Patent Document 1, a thick plating layer can be formed on the wall surface of the through hole.
  • the lead layer must be separately formed in the intermediate layer of the circuit board, which increases the man-hours in manufacturing the circuit board.
  • the in-hole plating layer obtained in Patent Document 1 as shown in FIG. 1 of Patent Document 1, the thickness of the plating layer in the intermediate portion of the through hole is thick, and the plating near the front surface and the back surface of the circuit board is plated.
  • the layer is thin. That is, there are variations in the thickness of the in-hole plating layer. If the thickness of the in-hole plating layer varies as described above, it is still difficult to obtain sufficient heat dissipation and conductivity.
  • the plating growth of the high current portion near the front surface and the back surface of the circuit board is suppressed, and the low position located in the central portion between the front surface and the back surface of the circuit board.
  • a method of using a chemical solution that can preferentially promote plating growth in the current part has been proposed.
  • the throwing power [%] which is the process ability to uniformly deposit the plating on the entire metal surface of the object to be plated, and the plating processing time related to productivity are adjusted.
  • the resulting in-hole plating layer 78 has a thick plating layer in the middle portion of the through hole, and the thickness of the plating layer in the vicinity of the front surface 74 and the back surface 76 of the circuit board. Is easy to get thin.
  • any of the above methods is a new method or a special method, which causes an increase in cost due to new capital investment. Moreover, these methods are still lacking in achievements and are not being adopted at present. In addition, the quality of the in-hole plating layer obtained by these methods is not yet sufficient, and the current situation is that it has not been adopted from this point as well.
  • circuit board it is possible to easily obtain a circuit board having an in-hole plating layer having excellent thermal conductivity and electrical conductivity and high thickness uniformity without adopting a new method. Providing a method is desired.
  • the present invention has been made based on the above circumstances, and an object of the present invention is a circuit capable of easily manufacturing a circuit board having a path having excellent thermal conductivity and electrical conductivity.
  • the purpose is to provide a method for manufacturing a substrate.
  • a substrate is prepared, and a through hole is formed to form a through hole penetrating from the first surface of the substrate to the second surface opposite to the first surface.
  • Manufacture of a circuit board including a step, an in-hole plating step of forming an in-hole plating layer on the base plating layer on the inner wall surface of the through hole, and a resist layer removing step of removing the plating resist layer.
  • the method is provided.
  • the in-hole plating step is such that the in-hole plating layer is formed thicker than the base plating layer.
  • the in-hole plating step has a mode in which the current density of the plating process is 3.0 A / dm 2 or more and 20.0 A / dm 2 or less.
  • the in-hole plating step is such that the plating solution is circulated in the through hole through the small diameter through hole.
  • the resist layer forming step is in a mode of forming the plating resist layer using a dry film.
  • the resist layer forming step is in such a manner that the plated resist layer is formed by a direct drawing method.
  • the in-pore plating step is an embodiment in which the in-pore plating layer is formed by using a high-slow copper sulfate plating bath.
  • the in-pore plating step is an embodiment in which the in-pore plating layer is formed by a chemical copper plating treatment.
  • the hole plating step is repeated a plurality of times to increase the thickness of the hole plating layer.
  • the central through hole surrounded by the inner peripheral surface of the inner plating layer is further provided with a filling step of filling a filling material having thermal and electrical conductivity.
  • the substrate is a copper-clad substrate having two or more layers.
  • the method for manufacturing a circuit board of the present invention includes a through hole forming step of preparing a substrate and forming a through hole penetrating from the first surface of the substrate to the second surface opposite to the first surface, and at least.
  • It includes an in-hole plating step of forming an in-hole plating layer on the base plating layer on the inner wall surface of the through hole, and a resist layer removing step of removing the plating resist layer.
  • a through hole 16 is formed in the substrate 40 (through hole forming step).
  • a copper-clad substrate 40 having two or more layers is prepared as the substrate 40.
  • the copper-clad substrate 40 having two or more layers is a laminated plate in which copper foil 22 is arranged on the upper surface (first surface) 10 and the lower surface (second surface) 12 of the insulating substrate 14.
  • the insulating substrate 14 is not particularly limited, but for example, a glass epoxy substrate in which a cloth made of glass fiber is laminated and impregnated with an epoxy resin is preferably used.
  • a through hole 16 penetrating from the upper surface 10 side to the lower surface 12 side is formed at a predetermined position of the copper-clad substrate 40 having two or more layers by a well-known method. In this way, as shown in FIG. 2B, a copper-clad substrate 40 having two or more layers having two through holes 16 is obtained.
  • a copper-clad substrate 40 having two or more layers to which the copper foil 22 is attached is prepared in advance, and a through hole is provided in the copper-clad substrate 40 having two or more layers.
  • the insulating substrate 14 to which the copper foil 22 is not attached may be provided with a through hole.
  • a copper thin film may be formed on the surface of the insulating substrate 14 which is applied in a subsequent step after the through holes are provided in the insulating substrate 14 by a plating method or a vapor deposition method.
  • a copper thin film may be formed on the insulating substrate 14 by a plating method or a vapor deposition method during the process, and then through holes may be provided.
  • a conductive treatment for imparting conductivity to the inner wall surface of the through hole 16 is performed (conducting treatment step).
  • the conductive treatment is not particularly limited, and for example, conductivity is imparted by adsorbing a catalyst of a Pd compound on the inner wall surface of the through hole 16.
  • the base plating layer 24 is formed (base plating step).
  • the base plating layer 24 is formed at least on the inner wall surface of the through hole 16.
  • the base plating layer 24 is formed not only on the inner wall surface of the through hole 16 but also on the surface of the copper foil 22 of the copper-clad substrate 40 having two or more layers.
  • the base plating layer 24 is formed of, for example, a copper plating film obtained by an electrolytic plating method. In this way, a copper-coated substrate 42 in which the surface of the copper foil 22 and the inner wall surface of the through hole 16 are covered with the copper base plating layer 24 is obtained.
  • a copper foil 22 is formed on the upper surface 10 of the insulating substrate 14, and a copper base plating layer 24 is formed on the copper foil 22.
  • the copper foil 22 and the base plating layer 24 are combined to form the surface metal layer 20.
  • the base plating layer 24 is also formed along the inner wall surface of the through hole 16, and this portion is a connecting portion that connects the base plating layer 24 on the upper surface 10 side and the base plating layer 24 on the lower surface 12 side. It becomes the base plating layer 26.
  • the current density in electrolytic plating is preferably 1.0 A / dm 2 or more and 3.0 A / dm 2 or less.
  • the method for forming the thin film as the base plating layer 24 is not limited to the electrolytic plating method, but is not limited to the electrolytic plating method, the electroless plating method, the chemical vapor deposition method (CVD method), and the physical vapor deposition method (PVD method). ) Etc. can also be adopted.
  • the material of the base plating layer 24 is not limited to copper, and for example, nickel, gold, solder, or the like can be used.
  • the surface metal layer 20 has a two-layer structure, but the present invention is not limited to this embodiment, and the surface metal layer 20 may have a one-layer structure of only the copper foil 22. I do not care.
  • plating resist layers 44 and 44 are formed on both sides of the copper-coated substrate 42 in order to form a thick in-hole plating layer 28 in the through hole 16 (resist layer forming step).
  • plating resist layers 44 are formed on both sides of the copper-coated substrate 42.
  • the plating resist layer 44 is formed of a dry film having a predetermined thickness, covers the entire surface metal layer 20, and has a diameter smaller than that of the through hole 16 and a through hole 16 at a position corresponding to the through hole 16.
  • a coaxial small-diameter through hole 38 is provided. By providing the small-diameter through hole 38 in this way, the plating resist layer 44 is configured to project inward in the radial direction of the through hole 16.
  • the alignment of the through hole 16 and the small diameter through hole 38 can be easily and with high accuracy.
  • the in-hole plating layer 28 is formed in the through hole 16 (in-hole plating step).
  • copper is electrolytically plated on the copper-coated substrate 42 having the plating resist layer 44.
  • copper is preferentially deposited on the connecting portion base plating layer 26 located on the inner wall surface of the through hole 16 exposed from the plating resist layer 44, and from the copper along the overhanging portion 44a of the plating resist layer 44.
  • the in-hole plating layer 28 is formed (FIG. 2 (e)).
  • the in-hole plating layer 28 is formed thicker than the base plating layer 24. More preferably, it is formed thicker than the thickness of the surface metal layer 20.
  • the in-hole plating layer 28 grows up to the position of the overhanging portion 44a of the plating resist layer 44 described above. Therefore, it is preferable that the plating resist layer 44 is formed thicker than the base plating layer 24. More preferably, it overhangs longer than the thickness of the surface metal layer 20. Specifically, the thickness T of the in-hole plating layer 28 is substantially the same as the length L of the overhanging portion 44a of the plating resist layer 44. Therefore, it is preferable that the length L of the overhanging portion 44a of the plating resist layer 44 is set so that T ⁇ L in relation to the desired thickness T of the in-hole plating layer 28 in advance.
  • the in-hole plating layer 28 grows up to the position of the overhanging portion 44a of the plating resist layer 44. Therefore, as is clear from FIG. 2 (e), the in-pore plating layer is formed in the through hole 16. A gap is formed in the central portion surrounded by 28, and this gap becomes the central through hole 48.
  • the current density is preferably 3.0 A / dm 2 or more and 20.0 A / dm 2 or less.
  • the relationship between the uniformity of the in-hole plating layer 28 and the current density was examined.
  • the current densities in the electrolytic plating were changed, and the thicknesses of the obtained in-hole plating layers 28 were measured at a plurality of locations.
  • the uniformity [%] of the in-hole plating layer 28 was obtained from the following formula (I) based on the measured value of this thickness.
  • the uniformity of the in-hole plating layer 28 is 70% or more, it is considered that the conductivity of heat and electricity is good. From FIG. 7, which shows the relationship between the uniformity of the in-hole plating layer 28 and the current density , if the current density is 20.0 A / dm 2 or less, the uniformity of the in-pore plating layer 28 can be obtained by 70% or more. I understand.
  • the current density is preferably 20.0 A / dm 2 or less.
  • the current density is preferably set to 3.0 A / dm 2 at which the uniformity of the plating layer is 95%.
  • the small-diameter through hole 38 formed in the resist layer forming step described above is used for the distribution of the plating solution during the plating process in the in-hole plating step.
  • the plating bath of electrolytic plating it is preferable to generate a flow in the plating solution and forcibly distribute the plating solution from the small diameter through hole 38 into the through hole 16 to supply copper ions.
  • copper ions are insufficient in the through holes 16, which is effective.
  • a general plating bath used for electrolytic copper plating can be used, and for example, a high-slow copper sulfate plating bath can be used.
  • the metal constituting the in-hole plating layer 28 is not limited to copper, and materials such as aluminum, gold, nickel, and solder can be used.
  • the method for forming the in-hole plating layer 28 is not limited to the electrolytic plating method, but is not limited to the electrolytic plating method, such as a electroless plating method, a chemical vapor deposition method (CVD method), and a physical vapor deposition method (PVD method). Can also be adopted.
  • the dry film as the plating resist layer 44 is removed (resist layer removing step).
  • Semi-finished product 46 is obtained.
  • the in-hole plating layer 28 is formed to be thicker than the surface metal layer 20.
  • a wiring pattern is formed on the surface metal layer 20 of the obtained semi-finished product 46. Specifically, first, an etching resist such as a dry film is formed on the entire exposed surface of the surface metal layer 20 and the in-hole plating layer 28. Then, the etching resist located on the portion of these metal layers to be left as wiring is left, and the etching resist of the other portion is removed by a known method. As a result, the portion to be the wiring is protected by the etching resist, and the portion other than the portion to be the wiring is exposed. By performing the etching process in this state, the exposed metal layer is removed by etching, and the surface metal layer 20 and the in-hole plating layer 28 which should be the wiring pattern and the etching resist on the surface metal layer 28 remain.
  • an etching resist such as a dry film is formed on the entire exposed surface of the surface metal layer 20 and the in-hole plating layer 28.
  • a wiring pattern 30 having a predetermined shape appears on the surface of the insulating substrate 14, as shown in FIG. 3 (b).
  • a circuit board 1 having a wiring pattern 30 having a predetermined shape formed on both surfaces of the insulating substrate 14 and an in-hole plating layer 28 formed in the through hole 16 can be obtained (FIG. 3). (B)).
  • the wiring pattern 30 (54) connected to the in-hole plating layer 28 is formed.
  • the wiring pattern 30 includes a portion of the wiring pattern 30 that serves as a pad 54 for mounting the electronic component 36 in a subsequent process.
  • the pad 54 is connected to the in-hole plating layer 28 as is clear from FIG. 3 (b).
  • the electronic component 36 is subsequently mounted on the circuit board 1 provided with the in-hole plating layer 28 thus obtained, as shown in FIG.
  • a heat-generating electronic component 36 such as a power semiconductor is used as the electronic component 36.
  • the heat-generating electronic component 36 such as the power semiconductor is formed by embedding the main element of the power semiconductor in a protective resin.
  • a plurality of lower surface electrodes (not shown) are exposed on the lower surface thereof.
  • the bottom electrode is connected to the pad 54 by a solder 34.
  • the heat-generating electronic component 36 such as a power semiconductor is fixed on the circuit board 1.
  • the pad 54 for electronic components is connected to the in-hole plating layer 28 as a heat transfer path, the heat generated in the electronic component 36 is transferred to the insulating substrate 14. Since it can be efficiently transmitted to the opposite lower surface 12 side, it has excellent heat dissipation characteristics.
  • a heat sink (not shown) to the portion on the lower surface 12 side of the in-hole plating layer 28, heat dissipation can be further improved.
  • the pad 54 for the electronic component is connected to the in-hole plating layer 28 as a current transmission path, so that the large current flowing from the electronic component 36 can be transmitted. It can be efficiently transmitted to other electronic components (not shown) connected to the opposite lower surface 12 side of the insulating substrate 14. Therefore, the circuit board obtained by the method for manufacturing the circuit board of the present invention is excellent in conductive characteristics.
  • the in-hole plating layer 28, which is a heat and electricity transfer path, is made thicker without thickening the surface metal layer 20 which is a wiring pattern 30. Since it can be formed, it is possible to efficiently manufacture the circuit board 1 having excellent heat dissipation characteristics and conductive characteristics without hindering the densification of the wiring pattern 30.
  • a general dry film is used as a plating resist on the surface metal layer 20 in order to prevent the surface metal layer 20 to be the wiring pattern 30 from becoming thick. , No new method or special method required. Therefore, it is possible to suppress an increase in the production cost of the circuit board 1.
  • the in-hole plating layer can be formed only in an arbitrary through hole by using a plating resist, there is a degree of freedom in designing a heat dissipation path and a conductive path.
  • through holes having a thick in-hole plating layer can be formed intensively in a portion where heat dissipation is particularly required, and heat can be efficiently dissipated. Therefore, it is possible to mount the heat-generating component and the component that is relatively sensitive to heat close to each other on the circuit board.
  • a general copper plating bath can be used when copper plating is performed on the inner plating layer, existing equipment can be used, and conventional equipment can be used while avoiding investment risk. It can be produced in parallel with the product.
  • the method for manufacturing a circuit board of the present invention when the in-hole plating layer 28 is formed in the through hole 16, the inside of the through hole 16 is subjected to a conductivity treatment (addition of a catalyst, copper plating, etc.). Therefore, since the electric resistance to the current during plating is low, a uniform plating film can be formed even at a high current density. Therefore, the method for manufacturing the circuit board of the present invention is excellent in productivity.
  • the uniformity of the in-hole plating layer of the circuit board obtained between the case where the circuit board having the in-hole plating layer is manufactured by the conventional manufacturing method and the case where the circuit board is manufactured by the manufacturing method according to the present invention is obtained between the case where the circuit board having the in-hole plating layer is manufactured by the conventional manufacturing method and the case where the circuit board is manufactured by the manufacturing method according to the present invention. To compare and examine.
  • the in-hole plating layer 70 in the circuit board 72 manufactured by the conventional manufacturing method is thicker as the plating layer thickness is closer to the front surface 74 and the back surface 76 of the circuit board 72, and the front surface 74 and the back surface 76 are thicker. It becomes thinner toward the middle part.
  • the current density was changed in the same manner as in the first embodiment described above, and the uniformity of the in-hole plating layer 70 at that time was obtained in the same manner as in the first embodiment described above. ..
  • the results are also shown in FIG. From the results of FIG.
  • the uniformity of the in-hole plating layer is about 30%, and the current density is high.
  • the uniformity of the in-hole plating layer is about 70%, and even if the current density is 3.0 A / dm 2 , the uniformity of the in-pore plating layer is about 85%. That is, it can be seen that the circuit board manufactured by the conventional manufacturing method has lower uniformity of the in-hole plating layer than the circuit board manufactured by the circuit board manufacturing method of the first embodiment.
  • the circuit board manufacturing method of the present invention can obtain a circuit board having a high current density and excellent uniformity of the in-hole plating layer as compared with the conventional circuit board manufacturing method, so that thermal conductivity and electrical conductivity can be obtained. It can be said that this is a method for manufacturing a circuit board capable of manufacturing a circuit board having a path having excellent properties with high productivity.
  • circuit boards having 10, 35, and 60 through holes having a diameter of 200 ⁇ m are prepared, and in each circuit board, the inside of each through hole is prepared.
  • the circuit board was manufactured according to a conventional manufacturing method so as to have an in-hole plating layer having a thickness of 20 ⁇ m at the thinnest portion.
  • circuit boards having 10, 35, and 60 through holes having a diameter of 200 ⁇ m are prepared, respectively, and in each circuit board, The circuit board was manufactured according to the manufacturing method of the first embodiment described above so as to have an in-hole plating layer having a thickness of 95 ⁇ m in each through hole.
  • the thermal resistance value was measured for these circuit boards.
  • the thermal resistance value was determined by measuring using a transient thermal analyzer (T3Ster manufactured by Mentor Graphics Co., Ltd.).
  • the relationship between the obtained thermal resistance value and the number of through holes is shown in FIG. It should be noted that the lower the thermal resistance value, the easier it is for heat to be transferred from the upper surface to the lower surface of the circuit board, indicating that the heat dissipation is excellent.
  • the thermal resistance value of the circuit board 1 manufactured by the method for manufacturing the circuit board according to the present invention is 9 ° C./W when the number of through holes is 10, and 6 ° C./W when the number of through holes is 35.
  • the temperature is 4 ° C./W when the number of through holes is 60.
  • the thermal resistance value of the circuit board manufactured by the conventional circuit board manufacturing method is 13 ° C./W when the number of through holes is 10, 9 ° C./W when the number of through holes is 35, and the through holes. In the case of several 60 pieces, it is 8 ° C./W. That is, according to the circuit board manufacturing method according to the present invention, it can be said that a circuit board having a lower thermal resistance value and excellent heat dissipation characteristics than the circuit board manufactured by the conventional circuit board manufacturing method can be obtained.
  • each through hole 16 is formed so that the distance between the through holes 16 is shorter than that in the case of the circuit board 1.
  • a filling step of filling the central through hole 48 with the filling material and a pad metal layer forming step of forming the pad metal layer are added.
  • the filling material 50 is filled in the central through hole 48 of the semi-finished product 46 of the circuit board obtained by removing the plating resist layer 44 as shown in FIG. 5 (f). FIG. 6A).
  • the filling material 50 is a material having excellent electrical conductivity and thermal conductivity.
  • a filler having thermal conductivity and electrical conductivity is dispersed in a binder.
  • the binder an epoxy resin, urethane, silicone, acrylic, polyimide, other thermosetting resin, or the like is used.
  • gold powder, silver powder, copper powder, nickel powder, aluminum powder, carbon powder, graphite powder and the like are used as the filler.
  • the filling material 50 include copper paste, silver paste, gold paste, nickel paste, aluminum paste, carbon paste, graphite paste and the like. These pastes are filled in the central through hole 48 and then heated to be cured. Then, the portion protruding from the central through hole 48 is scraped off by polishing or the like, and the upper and lower end faces of the filling material 50 are flattened.
  • a pad metal layer 58 is formed so as to cover the upper and lower surfaces of the semi-finished product 46 in which the central through hole 48 is filled with the filling material 50 (pad metal layer forming step). ).
  • the pad metal layer 58 is formed, for example, by an electrolytic plating method of copper.
  • the method for forming the metal layer 58 for the pad is not limited to the electrolytic plating method, but is not limited to the electrolytic plating method, the chemical vapor deposition method (CVD method), and the physical vapor deposition method (PVD method). Etc. can also be adopted.
  • the material of the pad metal layer 58 is not limited to copper, and for example, nickel, gold, solder, or the like can be used.
  • the surface metal layer 20 including the pad metal layer 58 described above is etched into a predetermined shape to form a predetermined wiring pattern 30 (FIG. 6 (c)).
  • the upper pad layer 52 and the lower pad layer 56 are formed at positions corresponding to the heat dissipation path composed of the filling material 50 filled in the in-hole plating layer 28 and the central through hole 48. NS. In this way, the circuit board 2 is obtained.
  • the obtained circuit board 2 is mounted with a heat-generating electronic component 36 such as a power semiconductor.
  • an upper pad is formed on the upper end surface of the central through hole 48 filled with the filling material 50, the upper end surface of the in-hole plating layer 28, and the upper end surface of the surface metal layer 20 around the through hole 16.
  • a layer 52 is formed, on the other hand, on the lower end surface of the central through hole 48 filled with the filling material 50, the lower end surface of the in-hole plating layer 28, and the lower end surface of the surface metal layer 20 around the through hole 16.
  • the lower pad layer 56 is formed.
  • the upper pad layer 52 and the lower pad layer 56 flatten the upper and lower portions of the central through hole 48, and enable mounting of electronic components on these portions and formation of a wiring pattern.
  • the metal material constituting the upper pad layer 52 and the lower pad layer 56 is not particularly limited as long as it has excellent thermal conductivity and electrical conductivity. For example, copper, nickel, gold, and solder. Etc. can be used.
  • the electronic component 36 is mounted on the upper pad layer 52 by soldering or the like. In this way, the circuit board 2 on which the electronic component 36 is mounted functions as follows.
  • the heat is transferred to the upper pad layer 52 via a portion connected by solder or the like.
  • the heat transferred to the upper pad layer 52 is transferred to the lower pad layer 56 via the in-hole plating layer 28 and the filling material 50 directly below the upper pad layer 52, and is dissipated from there.
  • the filling material 50 filled in the in-hole plating layer 28 and the central through hole 48 serves as a heat dissipation path.
  • This heat dissipation path is excellent in heat dissipation characteristics because the heat generated by the electronic component 36 can be efficiently transferred to the opposite side of the insulating substrate 14.
  • the cross-sectional area of the heat dissipation path is increased as compared with the circuit board 1 due to the presence of the filling material 50 in the central through hole 48. Therefore, as compared with the circuit board 1, heat is more easily transferred and excellent heat dissipation characteristics are exhibited.
  • the distance between the through holes 16 can be shortened, and the wiring pattern can be made denser.
  • the heat dissipation path composed of the in-hole plating layer 28 and the filling material 50 can also be used as a large current path through which a large current can flow.
  • the present invention is not limited to the above-described embodiments, and various modifications can be made.
  • the number of through holes is set to 2, but the number of through holes is not limited to two, and an arbitrary number can be formed at an arbitrary position.
  • the method for manufacturing a circuit board of the present invention can also be a method for manufacturing a circuit board having a multi-layer structure by superimposing a plurality of the above-mentioned boards 40.
  • the in-hole plating step is performed once, but the present invention is not limited to this embodiment, and the in-hole plating step is repeated a plurality of times to increase the thickness of the in-pore plating layer. It can also be increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明の回路基板の製造方法は、基板４０を準備し、前記基板４０の第１面１０から、前記第１面１０とは反対側の第２面１２まで貫通する貫通孔１６を形成する貫通孔形成工程と、少なくとも前記貫通孔１６の内壁面を、導電化処理する導電化処理工程と、少なくとも前記導電化処理が施された前記貫通孔の内壁面に、ベースめっき層２４を形成するベースめっき工程と、前記貫通孔に対応する位置に前記貫通孔よりも径が小さく且つ前記貫通孔と同軸の小径貫通孔を有するめっきレジスト層を前記第１面及び前記第２面の表面上に形成するレジスト層形成工程と、前記貫通孔１６の内壁面の前記ベースめっき層２４上に孔内めっき２８層を形成する孔内めっき工程と、前記めっきレジスト層を除去するレジスト層除去工程と、を備えている。

Description

回路基板の製造方法
　本発明は、回路基板の製造方法に関する。
　回路基板においては、一方の面にパワー半導体等の発熱する電子部品を搭載し、他方の面に当該電子部品からの熱を放散させるヒートシンクを有している放熱基板が知られている。この放熱基板においては、一方の面から他方の面に向けて熱を伝達させる経路が必要となる。
　また、大電流を流す用途に使われる回路基板として、大電流基板が知られている。この大電流基板においては、一方の面の配線パターンから他方の面の配線パターン、あるいは層間の配線パターンへ電流を伝達させる経路が必要となる。
　このような熱や大電流を伝達するために用いられる経路としては、通常、一方の面から他方の面にわたり貫通する貫通孔の内壁に設けられた孔内めっき層が利用される。
　回路基板において、一方の面から他方の面に向けて大量の熱や電流を伝達させるためには、第１の態様として、電流や熱量に見合った孔内めっき層の断面積を確保できるように、孔内めっき層を有する貫通孔を多数設ける態様が考えられる。
　この第１の態様の場合、十分な放熱性や導電性を確保するためには、多数の貫通孔を形成する必要が生じる。しかしながら、回路基板にはスペース的に制約があるので、形成できる貫通孔の数には限りがあり、十分な放熱性や導電性を確保できないといった問題が生じる可能性がある。また、十分な放熱性や導電性を確保するために貫通孔を多数形成するには、回路基板の面積を増やさなければならなくなる。しかしながら、回路基板の面積が大きくなると、当該回路基板を搭載する機器の小型化を阻害するおそれがある。
　そこで、第１の態様の不具合を解消するために、第２の態様として、孔内めっき層の厚さを厚くする態様が考えられる。孔内めっき層の厚さが厚ければ、貫通孔の数が少なくても十分な放熱性や導電性を得ることができ、伝達すべき電流や熱量に見合った孔内めっき層の断面積を確保することができる。
　ところで、孔内めっき層の厚さを厚くするためには、例えば、通常よりも大電流を流してめっき処理を施すことが考えられる。通常、孔内めっき層は、回路基板の表裏面の配線層と同時に形成することが行われるので、大電流を流してめっき処理を施す場合、回路基板表裏面の配線層の厚みも増してしまう。このように、回路基板の表裏面の配線層が厚くなってしまうと微細な配線パターンの作製が困難となる。また、貫通孔内においては、めっき処理の際の電流の流れ方に偏りが生じ、大電流を流しても、回路基板の表面及び裏面に近い部分ほど電流の流れる量が多く、貫通孔の内部、すなわち回路基板の表面及び裏面の中間部分ほど電流の流れる量が少なくなる。このため、孔内めっき層７０は、図９に示すように、めっき厚さが回路基板７２の表面７４及び裏面７６に近い部分ほど厚く、表面７４及び裏面７６の中間部分にいくほど薄くなる。
　このように孔内めっき層に厚さが薄い部分が存在すると、熱伝導性や電気伝導性はめっきの薄い部分の制約を受けてしまい、十分な放熱性や導電性を得ることが難しい。
　そこで、回路基板における内層導体層の一つに貫通孔の中間部分の内壁に露出するリード層を形成し、このリード層をめっきの給電用の電極として利用することにより貫通孔の中間部分に流れる電流量を多くすることで、貫通孔の内部のめっきを厚く形成する技術が提案されている（例えば、特許文献１参照）。この特許文献１の技術によれば、貫通孔の壁面上に厚いめっき層を形成することができる。
特開２００２－０１６３３２号公報
　しかしながら、特許文献１においては、リード層を回路基板の中間層に別途形成しなければならず、回路基板の製造において工数が増える。また、特許文献１において得られる孔内めっき層は、特許文献１の図１に示されるように、貫通孔の中間部分のめっき層の厚さが厚く、回路基板の表面及び裏面の付近のめっき層の厚さは薄い。つまり、孔内めっき層において厚さにばらつきがある。このように孔内めっき層の厚さにばらつきがあると、やはり十分な放熱性や導電性を得ることが難しい。
　また、孔内めっき層の厚さのばらつきを抑えるために、回路基板の表面及び裏面の近傍の高電流部のめっき成長を抑制し、回路基板の表面及び裏面の間の中央部に位置する低電流部に優先的にめっき成長を促すことができる薬液を使う方法が提案されている。
　しかしながら、このような薬液を使う方法の場合であっても、めっきの対象物の金属面全体に均一にめっきを析出させる工程能力であるスローイングパワー[％]や生産性に関わるめっき処理時間を調整することが難しく、得られる孔内めっき層７８は、図１０に示すように貫通孔の中間部分のめっき層の厚さが厚く、回路基板の表面７４及び裏面７６の付近のめっき層の厚さは薄くなりやすい。
　この他にも、孔内めっき層の厚さのばらつきを抑えるために、低電流でめっきを行う方法、パルス電源を用い電解及び逆電解を調整してめっき層厚さを制御する方法等が検討されている。
　しかしながら、上記した何れの方法も、新しい方法、あるいは、特殊な方法であり、新たな設備投資によるコスト増を招く。しかも、これらの方法は、未だ実績が不足しており、採用が進んでいないのが現状である。また、これらの方法により得られる孔内めっき層の品質は、未だ十分ではなく、その点からも採用されていないのが現状である。
　よって、回路基板においては、熱伝導性及び電気伝導性に優れる厚さの均一性が高い孔内めっき層を有する回路基板を、新規方法を採用することなく容易に得ることができる回路基板の製造方法の提供が望まれている。
　本発明は、上記の事情に基づいてなされたものであり、その目的とするところは、熱伝導性及び電気伝導性に優れる経路を備えた回路基板を従来よりも容易に製造することができる回路基板の製造方法を提供することにある。
　上記目的を達成するために、本発明によれば、基板を準備し、前記基板の第１面から、前記第１面とは反対側の第２面まで貫通する貫通孔を形成する貫通孔形成工程と、少なくとも前記貫通孔の内壁面を、導電化処理する導電化処理工程と、少なくとも前記導電化処理が施された前記貫通孔の内壁面に、ベースめっき層を形成するベースめっき工程と、前記貫通孔に対応する位置に前記貫通孔よりも径が小さく且つ前記貫通孔と同軸の小径貫通孔を有するめっきレジスト層を前記第１面及び前記第２面の表面上に形成するレジスト層形成工程と、前記貫通孔の内壁面の前記ベースめっき層上に孔内めっき層を形成する孔内めっき工程と、前記めっきレジスト層を除去するレジスト層除去工程と、を備えている回路基板の製造方法が提供される。
　また、前記孔内めっき工程は、前記孔内めっき層を前記ベースめっき層よりも厚く形成する態様とすることが好ましい。
　また、前記孔内めっき工程は、めっき処理の電流密度を３．０Ａ／ｄｍ２以上、２０．０Ａ／ｄｍ２以下とする態様とすることが好ましい。
　また、前記孔内めっき工程は、前記小径貫通孔を介してめっき液を前記貫通孔内に流通させる態様とすることが好ましい。
　また、前記レジスト層形成工程は、ドライフィルムを用いて前記めっきレジスト層を形成する態様とすることが好ましい。
　また、前記レジスト層形成工程は、前記めっきレジスト層を直接描画方式により形成する態様とすることが好ましい。
　また、前記孔内めっき工程は、ハイスロー硫酸銅めっき浴を用いて前記孔内めっき層を形成する態様とすることが好ましい。
　また、前記孔内めっき工程は、化学銅めっき処理により前記孔内めっき層を形成する態様とすることが好ましい。
　また、前記孔内めっき工程を複数回繰り返し、前記孔内めっき層の厚さを増加させる態様とすることが好ましい。
　また、前記孔内めっき層の内周面で囲まれた中心貫通孔の中に熱及び電気の伝導性を有する充填材料を充填する充填工程を更に備えている態様とすることが好ましい。
　また、前記基板は、２層以上の銅張基板である態様とすることが好ましい。
　本発明の回路基板の製造方法は、基板を準備し、前記基板の第１面から、前記第１面とは反対側の第２面まで貫通する貫通孔を形成する貫通孔形成工程と、少なくとも前記貫通孔の内壁面を、導電化処理する導電化処理工程と、少なくとも前記導電化処理が施された前記貫通孔の内壁面に、ベースめっき層を形成するベースめっき工程と、前記貫通孔に対応する位置に前記貫通孔よりも径が小さく且つ前記貫通孔と同軸の小径貫通孔を有するめっきレジスト層を前記第１面及び前記第２面の表面上に形成するレジスト層形成工程と、前記貫通孔の内壁面の前記ベースめっき層上に孔内めっき層を形成する孔内めっき工程と、前記めっきレジスト層を除去するレジスト層除去工程と、を備えている。これにより、熱及び電流の経路として機能する孔内めっき層を厚く且つ均一に形成するこが容易に行うことができる。よって、本発明によれば、熱伝導性及び電気伝導性に優れる経路を備えた回路基板を従来よりも容易に製造することができる回路基板の製造方法を提供することができる。
第１の実施形態に係る製造方法により得られる回路基板を示す断面図である。 第１の実施形態に係る回路基板の製造方法を順番に示す概略図である。 図２の続きを順番に示す概略図である。 第２の実施形態に係る製造方法により得られる回路基板を示す断面図である。 第２の実施形態に係る回路基板の製造方法を順番に示す概略図である。 図５の続きを順番に示す概略図である。 孔内めっき層の均一性と電流密度との関係を示したグラフである。 回路基板の熱抵抗値と貫通孔の数との関係を示したグラフである。 従来の方法により製造した回路基板の孔内めっき層の形態を概略的に示した断面図である。 別な従来の方法により製造した回路基板の孔内めっき層の形態を概略的に示した断面図である。
（第１の実施形態）
　第１の実施形態に係る回路基板１の製造方法について、図面を参照して以下に説明する。
　まず、基板４０に貫通孔１６を形成する（貫通孔形成工程）。
　本工程では、まず、図２（ａ）に示すように、基板４０として２層以上の銅張基板４０を準備する。この２層以上の銅張基板４０は、絶縁基板１４の上面（第１面）１０及び下面（第２面）１２に銅箔２２が配設されている積層板である。ここで、絶縁基板１４としては、特に限定されないが、例えば、ガラス繊維製の布を重ねたものに、エポキシ樹脂を含浸させたガラスエポキシ基板が好適に用いられる。
　次いで、２層以上の銅張基板４０の所定位置に上面１０側から下面１２側にかけて貫通する貫通孔１６を周知の方法により形成する。このようにして、図２（ｂ）に示すような、貫通孔１６を２個有する２層以上の銅張基板４０を得る。
　ここで、本実施形態においては、予め銅箔２２が貼付されている２層以上の銅張基板４０を準備し、この２層以上の銅張基板４０に貫通孔を設けるが、本発明はこの態様に限定されるものではない。例えば、銅箔２２が貼付されていない絶縁基板１４に対し、貫通孔を設けるだけでもよい。また、絶縁基板１４に貫通孔を設けてから後工程にてかかる絶縁基板１４の表面にめっき法や蒸着法で銅の薄膜を形成してもよい。更に、絶縁基板１４に対し、工程中にてめっき法や蒸着法で銅の薄膜を形成しその後貫通孔を設けてもよい。
　次に、貫通孔１６の内壁面に導電性を付与する導電化処理を施す（導電化処理工程）。
　導電化処理としては、特に限定されるものではなく、例えば、貫通孔１６の内壁面に、Ｐｄ化合物の触媒を吸着させることにより導電性を付与する。
　次に、ベースめっき層２４を形成する（ベースめっき工程）。
　ベースめっき層２４は、少なくとも貫通孔１６の内壁面に形成される。本実施形態では、貫通孔１６の内壁面だけではなく、２層以上の銅張基板４０の銅箔２２の表面にもベースめっき層２４を形成する。このベースめっき層２４は、例えば、電解めっき法により得られる銅めっき膜により形成される。このようにして、銅箔２２の表面及び貫通孔１６の内壁面が銅のベースめっき層２４で覆われた銅被覆基板４２を得る。ここで、銅被覆基板４２の上面１０側及び下面１２側は同一の構造をなしているので、上面１０側についてのみ説明する。絶縁基板１４の上面１０には、銅箔２２が形成されており、この銅箔２２の上に銅のベースめっき層２４が形成されている。これら銅箔２２及びベースめっき層２４が合わされて表面金属層２０となる。
　また、ベースめっき層２４は、貫通孔１６の内壁面に沿っても形成されており、この部分は、上面１０側のベースめっき層２４と下面１２側のベースめっき層２４とを連結する連結部ベースめっき層２６となる。
　ここで、電解めっきにおける電流密度は１．０Ａ／ｄｍ２以上、３．０Ａ／ｄｍ２以下とすることが好ましい。
　なお、ベースめっき層２４としての薄膜を形成する方法としては、電解めっき法に限定されるものではなく、無電解めっき法、化学気相成長法（ＣＶＤ法）、物理気相成長法（ＰＶＤ法）等を採用することもできる。また、ベースめっき層２４の材質としては、銅に限定されるものではなく、例えば、ニッケル、金、半田等を用いることができる。
　また、本実施形態では、表面金属層２０は、２層構造としたが、本発明は、この態様に限定されるものではなく、表面金属層２０は、銅箔２２のみの１層構造としても構わない。
　次いで、貫通孔１６内に肉厚の孔内めっき層２８を形成すべく、銅被覆基板４２の両面にめっきレジスト層４４，４４を形成する（レジスト層形成工程）。
　本工程では、まず、図２（ｄ）に示すように、銅被覆基板４２の両面にめっきレジスト層４４を形成する。このめっきレジスト層４４は、所定厚みのドライフィルムで形成されており、表面金属層２０の全体を覆うとともに、貫通孔１６に対応する位置に、貫通孔１６よりも径が小さく且つ貫通孔１６と同軸の小径貫通孔３８が設けられている。このように小径貫通孔３８を設けることにより、めっきレジスト層４４は、貫通孔１６の径方向内側に向かって張り出すような態様となる。
　ここで、めっきレジスト層４４を形成する際、貫通孔１６と小径貫通孔３８との位置合わせに高精度を要する場合、直接描画方式を採用することが好ましい。これにより、貫通孔１６と小径貫通孔３８との位置合わせが容易に且つ高精度で行える。
　次に、貫通孔１６内に孔内めっき層２８を形成する（孔内めっき工程）。
　本工程では、めっきレジスト層４４を有する銅被覆基板４２に対し銅の電解めっきを施す。これにより、めっきレジスト層４４から露出している貫通孔１６の内壁面に位置する連結部ベースめっき層２６に優先的に銅を析出させ、めっきレジスト層４４の張出部４４ａに沿って銅からなる孔内めっき層２８が形成されていく（図２（ｅ））。ここで、孔内めっき層２８は、ベースめっき層２４よりも厚く形成することが好ましい。より好ましくは、表面金属層２０の厚さよりも厚く形成させる。このように孔内めっき層２８の厚さが厚くなると、熱の伝導性及び電気の伝導性が向上する。
　ここで、孔内めっき層２８は、上記しためっきレジスト層４４の張出部４４ａの位置まで成長する。このため、めっきレジスト層４４は、ベースめっき層２４よりも厚く形成することが好ましい。より好ましくは、表面金属層２０の厚さよりも長く張り出させる。詳しくは、孔内めっき層２８の厚さＴは、めっきレジスト層４４の張出部４４ａの長さＬと略同じとなる。よって、めっきレジスト層４４の張出部４４ａの長さＬは、予め所望する孔内めっき層２８の厚さＴとの関係においてＴ≦Ｌとなるように設定することが好ましい。
　上記のように、孔内めっき層２８は、めっきレジスト層４４の張出部４４ａの位置まで成長するので、図２（ｅ）から明らかなように、貫通孔１６内においては、孔内めっき層２８に囲まれた中央部分に空隙が生じ、この空隙が中心貫通孔４８となる。
　孔内めっき工程における電解めっきでは、電流密度を、３．０Ａ／ｄｍ２以上、２０．０Ａ／ｄｍ２以下とすることが好ましい。ここで、孔内めっき層２８の均一性と、電流密度との関係について検討を行った。電解めっきにおける電流密度を変化させ、得られる孔内めっき層２８について、複数個所の厚さを測定した。そして、この厚さの測定値を基に孔内めっき層２８の均一性[％]を以下の（I）式より求めた。
　孔内めっき層の均一性[％]＝（孔内めっき層厚さの最小値／孔内めっき層厚さの最大値）×１００・・・（I）
　この均一性の数値が高いほど均一なめっき層が得られていることを示す。傾向として、電流密度が低くなるほど得られるめっき層の厚さのばらつきは小さくなり、均一性は高くなる。逆に電流密度が高くなるほど得られるめっき層の厚さはばらつきが大きくなり、均一性は低下する。孔内めっき層２８の均一性は、７０％以上あれば熱及び電気の伝導性は良好となると考えられる。孔内めっき層２８の均一性と電流密度との関係を示した図７より、電流密度が２０．０Ａ／ｄｍ２以下であれば、孔内めっき層２８の均一性は７０％以上得られることがわかる。よって、電流密度は、２０．０Ａ／ｄｍ２以下とすることが好ましいといえる。一方、電流密度を低くした場合、めっき層の均一性は高くなるが、めっき層の成長には時間がかかる。めっき層の均一性は９５％程度あれば十分良好な熱及び電気の伝導性が確保できる。よって、電流密度は、めっき層の均一性が９５％となる３．０Ａ／ｄｍ２を下限とすることが好ましい。
　また、上記したレジスト層形成工程において形成された小径貫通孔３８は、孔内めっき工程におけるめっき処理の際にめっき液の流通に利用される。詳しくは、電解めっきのめっき浴において、めっき液に流れを生じさせ、強制的にめっき液を小径貫通孔３８から貫通孔１６内へ流通させ、銅イオンの供給を行うことが好ましい。これにより、貫通孔１６内において銅イオンが不足することを抑制することができる。特に、高電流密度で孔内めっき層を形成する場合、貫通孔１６内に銅イオンが不足するので、有効である。
　また、孔内めっき工程で用いる電解銅めっきのめっき浴としては、電解銅めっきの際に用いられる一般的なめっき浴を用いることができ、例えば、ハイスロー硫酸銅めっき浴を用いることができる。
　なお、上記した孔内めっき層２８を構成する金属としては、銅に限定されるものではなく、アルミニウム、金、ニッケル、半田等の材料を用いることができる。また、孔内めっき層２８を形成する方法としては、電解めっき法に限定されるものではなく、無電解めっき法、化学気相成長法（ＣＶＤ法）、物理気相成長法（ＰＶＤ法）等を採用することもできる。
　上記した孔内めっき工程における電解めっきが終了した後、めっきレジスト層４４としてのドライフィルムを除去する（レジスト層除去工程）。
　このように、めっきレジスト層４４を除去することにより、図３（ａ）に示すように、表面金属層２０と、貫通孔１６内に設けられた孔内めっき層２８とを備えた回路基板の半製品４６が得られる。ここで、孔内めっき層２８は、表面金属層２０よりも厚さが厚く形成されている。
　次いで、得られた半製品４６の表面金属層２０に配線パターンを形成する。詳しくは、まず、表面金属層２０及び孔内めっき層２８の露出した面の全体にドライフィルム等のエッチングレジストを形成する。その後、これら金属層において配線として残したい部分の上に位置するエッチングレジストを残し、それ以外の部分のエッチングレジストを公知の方法により除去する。これにより、配線となるべき部分はエッチングレジストで保護され、配線となるべき部分以外の部分は露出した状態となる。この状態でエッチング処理を行うことにより、露出した金属層がエッチング除去され、配線パターンとなるべき表面金属層２０及び孔内めっき層２８とともにその上のエッチングレジストが残った状態となる。
　この後、エッチングレジストを除去することにより絶縁基板１４の表面には、図３（ｂ）に示すように、所定形状の配線パターン３０が表出する。
　このようにして、絶縁基板１４の両方の面に形成された所定形状の配線パターン３０と、貫通孔１６内に形成された孔内めっき層２８とを備えた回路基板１が得られる（図３（ｂ））。本実施形態の製造方法により得られる回路基板１においては、図３（ｂ）から明らかなように、孔内めっき層２８と接続された配線パターン３０（５４）が形成されている。この配線パターン３０は、その一部に後工程で電子部品３６を搭載するためのパッド５４となる部分を備えている。このパッド５４は、図３（ｂ）から明らかなように孔内めっき層２８に接続されている。
　このようにして得られた、孔内めっき層２８を備えた回路基板１には、その後、図１に示すように電子部品３６が実装される。ここで、例えば、電子部品３６としてはパワー半導体などの発熱する電子部品３６が用いられる。このパワー半導体などの発熱する電子部品３６は、パワー半導体の本体素子が保護用の樹脂に埋設されて形成されている。このパワー半導体などの発熱する電子部品３６においては、その下面に複数の下面電極（図示せず）が露出している。この下面電極は、半田３４によりパッド５４と接続されている。これにより、パワー半導体などの発熱する電子部品３６は、回路基板１上に固定される。
　本発明の製造方法により得られる回路基板１は、電子部品用のパッド５４が熱の伝達経路としての孔内めっき層２８と接続されているので、電子部品３６で発生した熱を絶縁基板１４の反対の下面１２の側に効率良く伝達することができるので、放熱特性に優れている。ここで、孔内めっき層２８の下面１２側の部分に、例えば、ヒートシンク（図示せず）を接続することにより、放熱性をより高めることができる。
　また、電子部品３６として、大電流を流す部品を採用した場合、電子部品用のパッド５４が電流の伝達経路としての孔内めっき層２８と接続されているので、電子部品３６から流れる大電流を絶縁基板１４の反対の下面１２の側に接続された他の電子部品（図示せず）に効率良く伝達することができる。このため、本発明の回路基板の製造方法により得られる回路基板は、導電特性に優れている。
　以上説明したように、本発明に係る回路基板１の製造方法は、熱及び電気の伝達経路となる孔内めっき層２８を、配線パターン３０となる表面金属層２０を厚くすることなく肉厚に形成することができるので、配線パターン３０の高密度化を阻害することなく、放熱特性及び導電特性に優れる回路基板１を効率良く製造することが可能となっている。
　本発明に係る回路基板１の製造方法では、配線パターン３０となる表面金属層２０が厚くなることを抑制するために、表面金属層２０の上にめっきレジストとして一般的なドライフィルムを採用するので、新しい方法、あるいは、特殊な方法を必要としない。このため、回路基板１の生産コストが上昇することは抑えられる。
　また、本発明に係る回路基板１の製造方法では、めっきレジストを用い、任意の貫通孔にのみ孔内めっき層を形成することができるので、放熱経路や導電経路の設計に自由度がある。例えば、放熱が特に必要な部分には、集中的に肉厚の孔内めっき層を有する貫通孔を形成することができ、効率良く熱の放散が可能である。このため、発熱部品と、熱に比較的弱い部品とを回路基板上で近づけて実装することも可能となる。
　また、本発明の回路基板の製造方法では、孔内めっき層に銅めっき処理する際、一般的な銅めっき浴を使用することができるため、既存設備を使用でき、投資リスクを回避しつつ従来品と並行して生産が可能である。
　また、本発明の回路基板の製造方法では、貫通孔１６内に孔内めっき層２８を形成する場合、貫通孔１６内は導電化処理（触媒の添加、銅めっき等）が施されていることから、めっきの際の電流に対する電気抵抗が低いため、高電流密度でも均一なめっき被膜を形成することができる。よって、本発明の回路基板の製造方法は、生産性に優れている。
　ここで、例えば、孔内めっき層を有する回路基板を、従来の製造方法により製造した場合と、本発明に係る製造方法により製造した場合とで、得られる回路基板の孔内めっき層の均一性について比較検討する。
　従来の製造方法により製造した回路基板７２における孔内めっき層７０は、図９に示すように、めっき層厚さが回路基板７２の表面７４及び裏面７６に近いほど厚く、表面７４及び裏面７６の中間部分にいくほど薄くなる。このような従来の回路基板７２について、電流密度を上記した第１の実施形態と同様に変化させ、その際の孔内めっき層７０の均一性を上記した第１の実施形態と同様に求めた。その結果を図７に併記した。この図７の結果より、従来の回路基板の製造方法で得られる回路基板では、電流密度が２０．０Ａ／ｄｍ２のとき、孔内めっき層の均一性は３０％程度であり、電流密度が１０．０Ａ／ｄｍ２のとき、孔内めっき層の均一性は７０％程度であり、電流密度が３．０Ａ／ｄｍ２だとしても、孔内めっき層の均一性は８５％程度である。つまり、従来の製造方法により製造した回路基板は、第１の実施形態の回路基板の製造方法により製造した回路基板よりも、孔内めっき層の均一性は低いことがわかる。換言すれば、本発明の回路基板の製造方法は、従来の回路基板の製造方法に比べ、高電流密度で孔内めっき層の均一性に優れる回路基板が得られるので、熱伝導性及び電気伝導性に優れる経路を備えた回路基板を生産性良く製造できる回路基板の製造方法であるといえる。
　また、上記した図９に示すような回路基板７２が得られる従来の回路基板の製造方法により得られた回路基板の熱抵抗値と、本発明に係る回路基板の製造方法により得られた回路基板の熱抵抗値とを比較検討する。
　従来の回路基板の製造方法により製造する回路基板においては、直径２００μｍの貫通孔が１０個、３５個、６０個穿設された回路基板をそれぞれ準備し、それぞれの回路基板において、各貫通孔内に最薄部の厚さが２０μｍの孔内めっき層を有するように従来の製造方法に従って回路基板を製造した。
　一方、本発明に係る回路基板の製造方法により製造する回路基板においては、直径２００μｍの貫通孔が１０個、３５個、６０個穿設された回路基板をそれぞれ準備し、それぞれの回路基板において、各貫通孔内に厚さ９５μｍの孔内めっき層を有するように上記した第１の実施形態の製造方法に従って回路基板を製造した。
　これら回路基板について、熱抵抗値を測定した。ここで、熱抵抗値は、過渡熱解析装置（メンターグラフィックス社製Ｔ３Ｓｔｅｒ）を使用して測定することにより求めた。得られた熱抵抗値と貫通孔の数との関係を図８に示した。なお、熱抵抗値が低いほど回路基板の上面から下面に熱が伝わりやすく、放熱性に優れれることを示す。
　図８の結果より、以下のことがわかる。まず、本発明に係る回路基板の製造方法により製造される回路基板１の熱抵抗値は、貫通孔数１０個の場合が９℃／Ｗ、貫通孔数３５個の場合が６℃／Ｗ、貫通孔数６０個の場合が４℃／Ｗである。これに対し、従来の回路基板の製造方法により製造する回路基板の熱抵抗値は、貫通孔数１０個の場合が１３℃／Ｗ、貫通孔数３５個の場合が９℃／Ｗ、貫通孔数６０個の場合が８℃／Ｗである。つまり、本発明に係る回路基板の製造方法によれば、従来の回路基板の製造方法により製造される回路基板よりも熱抵抗値が低く、放熱特性に優れる回路基板が得られるといえる。
　次に、第２の実施形態について説明する。この説明にあたり、既に説明した構成部材及び部位と同一の機能を発揮する物については同一の参照符号を付し、その詳細な説明を省略し、異なる部分についてのみ説明する。また、既に説明した製造方法の工程と同じ工程については、その詳細な説明を省略し、異なる部分についてのみ説明する。
（第２の実施形態）
　第２の実施形態に係る回路基板２の製造方法について、図面を参照して以下に説明する。
　まず、貫通孔形成工程においては、各貫通孔１６同士の間隔が回路基板１の場合よりも短くなるように各貫通孔１６を形成する。
　また、レジスト層除去工程の後に、中心貫通孔４８へ充填材料を充填する充填工程及びパッド用金属層を形成するパッド用金属層形成工程を追加する。
　まず、充填工程では、図５（ｆ）に示されるような、めっきレジスト層４４が除去されて得られた回路基板の半製品４６に対し、その中心貫通孔４８に充填材料５０を充填する（図６（ａ））。この充填材料５０は、電気伝導性及び熱伝導性に優れた材料であり、例えば、バインダーの中に熱伝導性及び電気電導性を有するフィラーが分散されてなるものである。ここで、バインダーとしては、エポキシ樹脂、ウレタン、シリコーン、アクリル、ポリイミド、そのほかの熱硬化性樹脂等が用いられる。また、フィラーとしては、金粉、銀粉、銅粉、ニッケル粉、アルミニウム粉、カーボン粉、グラファイト粉等が用いられる。具体的な充填材料５０としては、銅ペースト、銀ペースト、金ペースト、ニッケルペースト、アルミニウムペースト、カーボンペースト、グラファイトペースト等が挙げられる。これらペーストは、中心貫通孔４８内に充填された後、加熱されて硬化処理が施される。そして、中心貫通孔４８からはみ出した部分については、研磨加工等により削り取られ、充填材料５０の上下の端面は平坦化される。
　その後、図６（ｂ）に示すように、中心貫通孔４８に充填材料５０が充填された半製品４６の上下面を覆うようにパッド用金属層５８が形成される（パッド用金属層形成工程）。このパッド用金属層５８は、例えば、銅の電解めっき法により形成される。
　ここで、パッド用金属層５８を形成する方法としては、電解めっき法に限定されるものではなく、無電解めっき法、化学気相成長法（ＣＶＤ法）、物理気相成長法（ＰＶＤ法）等を採用することもできる。また、パッド用金属層５８の材質としては、銅に限定されるものではなく、例えば、ニッケル、金、半田等を用いることができる。
　次いで、パターン形成工程にて、上記したパッド用金属層５８を含め、表面金属層２０が所定形状にエッチングされ、所定の配線パターン３０が形成される（図６（ｃ））。そして、図６（ｃ）から明らかなよう、孔内めっき層２８及び中心貫通孔４８に充填された充填材料５０からなる放熱経路に対応する位置に上部パッド層５２及び下部パッド層５６が形成される。このようにして回路基板２が得られる。
　得られた回路基板２には、図４に示すように、パワー半導体などの発熱する電子部品３６が搭載される。
　図４から明らかなように、上記した充填材料５０で充填された中心貫通孔４８の上端面、孔内めっき層２８の上端面及び貫通孔１６の周囲の表面金属層２０の上端面に上部パッド層５２が形成されており、一方、上記した充填材料５０で充填された中心貫通孔４８の下端面、孔内めっき層２８の下端面及び貫通孔１６の周囲の表面金属層２０の下端面に下部パッド層５６が形成されている。これら上部パッド層５２及び下部パッド層５６は、中心貫通孔４８の上下部分を平坦化させ、この部分への電子部品の搭載や、配線パターンの形成を可能とする。上部パッド層５２及び下部パッド層５６を構成する金属材料としては、熱伝導性及び電気伝導性がともに優れているものであれば特に限定されるものではなく、例えば、銅、ニッケル、金、半田等を用いることができる。
　回路基板２においては、図４に示すように、上部パッド層５２の上に電子部品３６が半田等により実装される。このように、電子部品３６が実装された回路基板２は、以下のように機能する。
　まず、電子部品３６が駆動されて発熱すると、その熱は、半田等により接続された部位を経て上部パッド層５２に伝わる。上部パッド層５２に伝わった熱は、上部パッド層５２の直下にある孔内めっき層２８及び充填材料５０を介して下部パッド層５６に伝わり、そこから放散される。なお、下部パッド層５６には、図示しない放熱板、ヒートシンク等を接続させることが好ましい。この態様により、放熱特性がより向上する。
　回路基板２においては、孔内めっき層２８及び中心貫通孔４８に充填された充填材料５０が放熱経路となる。この放熱経路は、電子部品３６で発生した熱を絶縁基板１４の反対側に効率良く伝達することができるので、放熱特性に優れている。また、回路基板２の場合、放熱経路の断面積は、中心貫通孔４８内に充填材料５０が存在することにより、回路基板１に比べて増加している。このため、回路基板１に比べ、より熱が伝わりやすく優れた放熱特性を発揮する。また、回路基板２は、放熱経路上にも電子部品３６の実装や配線パターンの形成ができるので、貫通孔１６同士の間隔を短くでき、配線パターンの高密度化が可能となっている。また、回路基板２においても、孔内めっき層２８及び充填材料５０からなる放熱経路は、大電流を流すことが可能な大電流経路としても使用することができる。
　なお、本発明は、上記した各実施形態に限定されるものではなく、種々の変更が可能である。例えば、上記した各実施形態では、貫通孔の数は２個としたが、貫通孔の数は２個に限定されず、任意の数だけ任意の位置に形成することができる。また、本発明の回路基板の製造方法は、上記した基板４０を複数枚重ね合わせて多層構造の回路基板を製造する方法とすることもできる。また、上記した各実施形態においては、孔内めっき工程は１回であったが、この態様に限定されるものではなく、孔内めっき工程を複数回繰り返し行い、孔内めっき層の厚さを増加させることもできる。
１，２　　　回路基板
１４　　　　　　絶縁基板
１６　　　　　　貫通孔
２０　　　　　　表面金属層
２８　　　　　　孔内めっき層
３０　　　　　　配線パターン
３６　　　　　　電子部品
４８　　　　　　中心貫通孔
５０　　　　　　充填材料
５２　　　　　　上部パッド層
５４　　　　　　パッド
５６　　　　　　下部パッド層

Claims (11)

  1. 　基板を準備し、前記基板の第１面から、前記第１面とは反対側の第２面まで貫通する貫通孔を形成する貫通孔形成工程と、
    　少なくとも前記貫通孔の内壁面を、導電化処理する導電化処理工程と、
    　少なくとも前記導電化処理が施された前記貫通孔の内壁面に、ベースめっき層を形成するベースめっき工程と、
    　前記貫通孔に対応する位置に前記貫通孔よりも径が小さく且つ前記貫通孔と同軸の小径貫通孔を有するめっきレジスト層を前記第１面及び前記第２面の表面上に形成するレジスト層形成工程と、
    　前記貫通孔の内壁面の前記ベースめっき層上に孔内めっき層を形成する孔内めっき工程と、
    　前記めっきレジスト層を除去するレジスト層除去工程と、を備えている回路基板の製造方法。
  2. 　前記孔内めっき工程は、前記孔内めっき層を前記ベースめっき層よりも厚く形成する、請求項１に記載の回路基板の製造方法。
  3. 　前記孔内めっき工程は、めっき処理の電流密度を３．０Ａ／ｄｍ２以上、２０．０Ａ／ｄｍ２以下とする、請求項１又は２に記載の回路基板の製造方法。
  4. 　前記孔内めっき工程は、前記小径貫通孔を介してめっき液を前記貫通孔内に流通させる、請求項１～３の何れかに記載の回路基板の製造方法。
  5. 　前記レジスト層形成工程は、ドライフィルムを用いて前記めっきレジスト層を形成する、請求項１～４の何れかに記載の回路基板の製造方法。
  6. 　前記レジスト層形成工程は、前記めっきレジスト層を直接描画方式により形成する、請求項１～５の何れかに記載の回路基板の製造方法。
  7. 　前記孔内めっき工程は、ハイスロー硫酸銅めっき浴を用いて前記孔内めっき層を形成する、請求項１～６の何れかに記載の回路基板の製造方法。
  8. 　前記孔内めっき工程は、化学銅めっき処理により前記孔内めっき層を形成する、請求項１～６の何れかに記載の回路基板の製造方法。
  9. 　前記孔内めっき工程を複数回繰り返し、前記孔内めっき層の厚さを増加させる、請求項１～８の何れかに記載の回路基板の製造方法。
  10. 　前記孔内めっき層の内周面で囲まれた中心貫通孔の中に熱及び電気の伝導性を有する充填材料を充填する充填工程を更に備えている、請求項１～９の何れかに記載の回路基板の製造方法。
  11. 　前記基板は、２層以上の銅張基板である、請求項１～１０の何れかに記載の回路基板の製造方法。
PCT/JP2020/016815 2020-04-17 2020-04-17 回路基板の製造方法 WO2021210150A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/016815 WO2021210150A1 (ja) 2020-04-17 2020-04-17 回路基板の製造方法
JP2021513931A JPWO2021210150A1 (ja) 2020-04-17 2020-04-17
TW110112834A TW202211746A (zh) 2020-04-17 2021-04-09 電路基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/016815 WO2021210150A1 (ja) 2020-04-17 2020-04-17 回路基板の製造方法

Publications (1)

Publication Number Publication Date
WO2021210150A1 true WO2021210150A1 (ja) 2021-10-21

Family

ID=78083864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/016815 WO2021210150A1 (ja) 2020-04-17 2020-04-17 回路基板の製造方法

Country Status (3)

Country Link
JP (1) JPWO2021210150A1 (ja)
TW (1) TW202211746A (ja)
WO (1) WO2021210150A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000064088A (ja) * 1998-08-11 2000-02-29 Ebara Yuujiraito Kk プリント基板のめっき装置
JP2005286299A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
JP2013243293A (ja) * 2012-05-22 2013-12-05 Shimada Phys & Chem Ind Co Ltd プリント配線板及びその製造方法
WO2014087470A1 (ja) * 2012-12-03 2014-06-12 株式会社メイコー 回路基板及びこの回路基板の製造方法
JP2015141950A (ja) * 2014-01-27 2015-08-03 住友金属鉱山株式会社 フレキシブル配線板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0241873Y2 (ja) * 1985-09-19 1990-11-08

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000064088A (ja) * 1998-08-11 2000-02-29 Ebara Yuujiraito Kk プリント基板のめっき装置
JP2005286299A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
JP2013243293A (ja) * 2012-05-22 2013-12-05 Shimada Phys & Chem Ind Co Ltd プリント配線板及びその製造方法
WO2014087470A1 (ja) * 2012-12-03 2014-06-12 株式会社メイコー 回路基板及びこの回路基板の製造方法
JP2015141950A (ja) * 2014-01-27 2015-08-03 住友金属鉱山株式会社 フレキシブル配線板

Also Published As

Publication number Publication date
JPWO2021210150A1 (ja) 2021-10-21
TW202211746A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US10212803B2 (en) Circuit board and circuit board assembly
US9775237B2 (en) Wiring substrate and method for manufacturing the same
CN108668436B (zh) 具有电子组件的基板
US8604345B2 (en) Printed circuit board having plating pattern buried in via
TW201242442A (en) Printed circuit board and method of manufacturing the same
TW554651B (en) Multi-layer wiring substrate and manufacturing method thereof
TW201220968A (en) Multilayer wiring board
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20160037629A1 (en) Printed wiring board
TW200524494A (en) Wiring substrate and manufacturing process of the same
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
JP5764234B2 (ja) プリント配線板の製造方法
US10134693B2 (en) Printed wiring board
WO2014087470A1 (ja) 回路基板及びこの回路基板の製造方法
WO2021210150A1 (ja) 回路基板の製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
KR20070079794A (ko) 인쇄회로기판의 제조방법
JP2005191100A (ja) 半導体基板及びその製造方法
JP2005229138A (ja) 配線基板
JP2005217052A (ja) 配線基板及びその製造方法
JP5890978B2 (ja) 配線基板の製造方法
JP2009290043A (ja) 配線基板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021513931

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20931117

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20931117

Country of ref document: EP

Kind code of ref document: A1