JP2018078273A - 回路板およびその製造方法 - Google Patents

回路板およびその製造方法 Download PDF

Info

Publication number
JP2018078273A
JP2018078273A JP2017152029A JP2017152029A JP2018078273A JP 2018078273 A JP2018078273 A JP 2018078273A JP 2017152029 A JP2017152029 A JP 2017152029A JP 2017152029 A JP2017152029 A JP 2017152029A JP 2018078273 A JP2018078273 A JP 2018078273A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
circuit board
region
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017152029A
Other languages
English (en)
Other versions
JP6573332B2 (ja
Inventor
振宏 ▲黄▼
振宏 ▲黄▼
Cheng Hung Huang
賢傑 林
Hsien-Chieh Lin
賢傑 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nan Ya Printed Circuit Board Corp
Original Assignee
Nan Ya Printed Circuit Board Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nan Ya Printed Circuit Board Corp filed Critical Nan Ya Printed Circuit Board Corp
Publication of JP2018078273A publication Critical patent/JP2018078273A/ja
Application granted granted Critical
Publication of JP6573332B2 publication Critical patent/JP6573332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 均一な厚さの導電層を有する回路板およびその製造方法を提供する。
【解決手段】 本発明は、基板100と、基板100表面102に設けられた金属層110と、金属層110の表面に設けられ、第1の導電層130および第2の導電層160を含む導電層170と、導電層170、金属層110、および基板100を貫通する複数の貫通孔とを含み、貫通孔の密度が高い領域と、貫通孔の密度が低い領域とがあり、導電層170は、略平坦な上面を有し、且つ前記第1の導電層130および第2の導電層160の隣接部に、界面S1が存在する回路板を提供する。
【選択図】図1E

Description

本発明は、回路板およびその製造方法に関し、特に、均一な厚さの導電層を有する回路板およびその製造方法に関するものである。
プリント回路板(printed circuit board, PCB)は、作製しようとしている回路に応じて設計され、回路部品が実装される。プリント基板は、回路の配線図を作成した後、機械加工や化学加工、表面処理などの方法により、絶縁体でなる基板上に、当該配線図に基づいて電気導体でなる配線を形成する。より具体的には、このような回路配線は、プリント、リソグラフィー、エッチング、および電気めっきなどの技術を用いて、精密に形成され、電子部品および部品間の回路を相互接続するための実装プラットフォームとして用いられている。
現在、基板に形成される貫通孔の数は、ますます増加している。製品が機能性の高い設計となっているために、貫通孔は、特に、チップ搭載領域に集中している。そのために、基板に形成される貫通孔の分布が不均一になっている。貫通孔の分布が不均一であるために、電気めっきプロセスで、貫通孔の密度が高い領域では電流が分散し、貫通孔の密度が低い領域では電流が集中することになる。その結果、貫通孔の密度が高い領域と貫通孔の密度が低い領域とで、電気めっきプロセスにより形成される導電層の厚さが不均一となり、このことは、製品のインピーダンスおよび抵抗に影響を与え、例えば、はんだボールマウント/はんだペースト印刷など後続の工程の安定性にも影響を与える。
そのため、均一な厚さの導電層を有する回路板およびその製造方法を開発することが求められている。
そこで本発明は、上記の事情に鑑み、均一な厚さの導電層を有する回路板およびその製造方法を提供する。
本発明の回路板は、基板と、前記基板表面に設けられた金属層と、前記金属層の表面に設けられ、第1の導電層および第2の導電層を含む導電層と、前記導電層、前記金属層、および前記基板を貫通する複数の貫通孔とを含み、前記貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とがあり、前記導電層は、略平坦な上面を有し、且つ前記第1の導電層および前記第2の導電層の隣接部に、界面が存在する。
本発明の回路板の製造方法は、基板の表面に金属層を形成するステップと、前記金属層および前記基板を貫通する貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とを含むように、複数の前記貫通孔を形成するステップと、第1の電気めっき処理を行って、前記金属層の表面と前記貫通孔の内表面とをカバーし、前記貫通孔の密度が高い領域に対応する位置に窪み領域を有する第1の導電層を形成するステップと、前記第1の導電層の上に遮蔽層を形成するステップと、前記遮蔽層の表面に開口を形成し、前記開口から前記第1の導電層の前記窪み領域を露出するステップと、第2の電気めっき処理を行って、前記開口から露出した前記第1の導電層の上に第2の導電層を形成し、前記第1の導電層をカバーするステップと、前記遮蔽層を除去するステップと、前記貫通孔の中に充填物を充填するステップと、前記第1の導電層の一部と前記第2の導電層の一部とを除去する平坦化処理を行うステップとを含む。
本発明の回路板の製造方法は、基板の表面に金属層を形成するステップと、前記金属層および前記基板を貫通する貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とを含むように、複数の前記貫通孔を形成するステップと、前記金属層の上に遮蔽層を形成するステップ、前記遮蔽層の表面に開口を形成し、前記開口から、前記貫通孔の密度が高い領域の前記金属層を露出させるステップと、第1の電気めっき処理を行って、前記開口から露出した前記金属層の表面に第1の導電層を形成するステップと、前記遮蔽層を除去するステップと、第2の電気めっき処理を行って、前記第1の導電層および前記金属層をカバーし、前記貫通孔内にも設けられる第2の導電層を形成するステップと、前記貫通孔の中に充填物を充填するステップと、前記第1の導電層の一部と前記第2の導電層の一部とを除去する平坦化処理を行うステップとを含む。
本発明の第1の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第1の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第1の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第1の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第1の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第2の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第2の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第2の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第2の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 本発明の第2の実施形態に基づいた回路板の製造方法の一段階を示す概略断面図である。 従来技術の回路板の製造方法の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示している。 従来技術の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。 本発明の第1の実施形態の回路板の製造方法の第2の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示している。 本発明の第1の実施形態の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。 本発明の第2の実施形態の回路板の製造方法の第2の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示している。 本発明の第2の実施形態の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。
本発明の目的、特徴、及び発明の効果をより詳細に理解するために、以下、好適な実施形態と添付の図面を用い、本発明の技術的事項をより詳細に説明する。
本発明の実施形態の回路板およびその製造方法を以下で説明する。しかしながら、以下に示す実施形態は、特定の実施態様の単なる例示であり、本発明の範囲を限定するものではない。また、本発明の明細書および図面では、同一または類似の構成要素には同一の符号を用いて表している。
本発明は、電気めっき処理を2回行う。より具体的には、1回目の電気めっき処理によって基板上に導電層を形成する。その後、基板上のめっきの密度が比較的小さい領域(貫通孔の密度が高く、基板上に形成された導電層が薄い領域)に、2回目のめっき処理によって導電層をさらに形成し、貫通孔の密度が高い領域の導電層の厚さが他の領域(貫通孔の密度が低い領域)の導電層の厚さより高くなるようにする。最後に、平坦化処理を行う。このようにして、本発明では、導電層全体の厚さの均一性が効果的に改善される。
図1Eは、本発明の第1の実施形態の回路板の概略断面図である。本実施形態では、回路板は、樹脂材料でなり、対向する表面102(基板表面102ともいう)を有する基板100と、基板100の表面102に設けられた金属層110と、金属層110の表面に設けられた導電層170と、導電層170、金属層110、および基板100を貫通する複数の貫通孔とを含み、貫通孔には充填物が充填されて充填孔180となっている。本実施形態では、回路板には、貫通孔が不均一に形成されており、貫通孔の密度が高い領域(図1Aの122を参照)と貫通孔の密度が低い領域(図1Aの124を参照)とがある。本実施形態では、貫通孔の内表面にも導電層170が形成されており、貫通孔内に、導電材料や非導電材料でなる充填物が充填されている。
導電層170は、略平坦な上面172を有する。導電層170は、第1の導電層130および第2の導電層160を含み、且つ第1の導電層130および第2の導電層160の隣接部には、界面S1が存在する。第1の導電層130および第2の導電層160は、同じまたは異なる導電材料からなることができる。導電材料としては、例えば、銅、金、ニッケル、パラジウム、銀、スズ、またはこれらの材料から選択される複数の材料の組み合わせを用いることができる。本実施形態では、第1の導電層130および第2の導電層160は、銅である。
本実施形態では、第2の導電層160は、第1の導電層130の上に設けられている。本実施形態では、図1Eに示すように、第1の導電層130の断面の輪郭は凹形状であり、第2の導電層160の断面の輪郭は凸形状であり、界面S1が窪んだ面状に存在している。
図2Eは、本発明の第2の実施形態の回路板の概略断面図を示である。本実施形態では、回路板は、樹脂材料でなり、対向する表面202(基板表面202ともいう)を有する基板200と、基板200の表面202に設けられた金属層210と、金属層210の表面に配置された導電層270と、導電層270、金属層210、および基板200を貫通する複数の貫通孔を含み、貫通孔には充填物が充填されて充填孔280となっている。本実施形態では、回路板には、貫通孔が不均一に形成されており、貫通孔の密度が高い領域(図2Aの222を参照)と貫通孔の密度が低い領域(図2Aの224を参照)とがある。本実施形態では、貫通孔の内表面にも導電層270が形成されており、貫通孔内には、導電材料や非導電材料でなる充填物が充填されている。
導電層270は、略平坦な上面272を有する。導電層270は、第1の導電層250および第2の導電層260を含み、且つ第1の導電層250および第2の導電層260の隣接部には、界面S2が存在する。第1の導電層250および第2の導電層260は、同じまたは異なる導電材料からなることができる。導電材料としては、例えば、銅、金、ニッケル、パラジウム、銀、スズ、またはこれらの材料から選択される複数の材料の組み合わせを用いることができる。本実施形態では、第1の導電層250および第2の導電層260は、銅である。
第2の実施形態の回路板の図1Eに示される第1の実施形態の回路板と異なることは、第1の導電層250および第2の導電層260の両方が金属層210の表面上に設けられていることと、第1の導電層250が、貫通孔の密度が高い領域222に対応する位置に設けられ、第2の導電層260が、貫通孔の密度が低い領域224に設けられていることとである。また、図2Eに示すように、本実施形態では、第1の実施形態の回路板と異なり、第1の導電層250および第2の導電層260の隣接部に存在する界面S2は、基板表面202に対して垂直に存在する。
従来技術で製造した回路板は、厚さが不均一な導電層を形成した後に、平坦化処理により導電層を平坦にして、導電層の厚さが均一となるようにしている。そのために、従来の回路板は、導電層の厚さが過度に薄くなってしまうことがある。これに対して本発明の製造方法では、貫通孔の密度が高い領域と、貫通孔の密度が低い領域との間の、電気メッキ処理によって形成される導電層の厚さの差を、2回の電気メッキ処理を行うことで、効果的に低減したのちに平坦化処理をしている。そのため、本発明では平坦化処理によって、導電層の上面をほぼ平坦にしても、導電層が十分な厚さを保つことができ、全体的な導電層の厚さの均一性を効果的に改善している。
図1A〜図1Eは、本発明の第1の実施形態に基づいた回路板の製造方法を示す概略断面図である。
まず、対向する表面102を有する基板100を用意する。本実施形態では、樹脂材料でなる基板100を用いている。基板表面102に金属層110を形成する。次いで、レーザー穿孔処理または機械的穿孔処理によって、図1Aに示すように、対向する基板表面102に形成された金属層110および基板100を貫通する複数の貫通孔120を形成する。このとき、貫通孔120の密度が高い領域122と貫通孔120の密度が低い領域124とが形成されるように、貫通孔120を形成する。レーザー穿孔処理または機械的穿孔処理を行った後に、スミアを除去するステップを行い、レーザー穿孔または機械的穿孔によって生じた貫通孔120内の残留物(図示せず)を洗浄してもよい。
次いで、図1Bに示すように、第1の電気めっき処理によって、金属層110の表面と貫通孔120の内表面とをカバーする第1の導電層130を形成する。形成された第1の導電層130は、貫通孔120の密度が高い領域122に対応する位置に窪み領域132を含む。窪み領域132の輪郭、すなわち、基板表面102を基準としたくぼみ領域の高さは、外周(断面では両側)から中央に向けて徐々に減少している。第1の電気めっき処理を行う前に、金属層110の表面および貫通孔120の内表面にシード層(図示せず)をコンフォーマルに形成してもよい。
画像転写処理を行い、第1の導電層130の上に遮蔽層140を形成する。遮蔽層140は、例えば、ドライフィルムなどのフォトレジスト層であってもよい。次いで、露光処理およびエッチング処理によって、遮蔽層140の表面に開口150を形成し、当該開口150から第1の導電層130の窪み領域132を露出する。次いで、第2の電気めっき処理を行って、図1Cに示すように、遮蔽層140に形成した開口150から露出した第1の導電層130の上に第2の導電層160を形成し、第1の導電層130をカバーする。第1の導電層130と第2の導電層160の隣接部には、界面S1が形成される。第1の導電層130の断面の輪郭は凹形状であり、第2の導電層160の断面の輪郭は凸形状であり、界面S1が窪んだ面状に存在している。図1Cに示されるように、界面S1の輪郭と窪み領域132の輪郭は同じである。
第2の導電層160の厚さは、第1の導電層130の窪み領域132の深さに応じて調整することができる。本実施形態では、第2の導電層160の厚さを、窪み領域132の深さより大きくしている。
次いで、図1Dに示すように、遮蔽層140を除去する。
続いて、貫通孔120の中に充填物を充填する。充填物は、導電材料であってもよく、非導電材料であってもよい。次いで、平坦化処理を行って、第1の導電層130の一部と第2の導電層160の一部とを除去し、図1Eに示すように、導電層170および複数の充填孔180を有する回路板を得る。導電層170は、略平坦な上面172を有している。
ここで本発明の第1の実施形態の回路板が完成した。図1Eに見られるように、導電層170は、全体的に、均一な厚さを有する。従来の回路板にみられる、貫通孔の分布が不均一であることに起因する導電層の厚さの不均一性が、本実施形態の回路板では改善し、導電層170の厚さの差は明らかに低減し、全体的な導電層の均一性を向上させる目的を達成している。
本実施形態は、従来技術の1回の電気めっき処理だけを行って導電層を形成し、導電層の厚さが不均一となる問題がよく生じることに対して、効果的に解決する方法を提供する。本実施形態は、2回の電気めっき処理によって導電層を形成する。第1の導電層130が有する窪み領域132に、第2の電気めっき処理によって導電材料を充填して第2の導電層160を形成し、貫通孔の密度が高い領域の導電層の厚さを貫通孔の密度が低い領域の導電層の厚さより高くする。次いで、本実施形態は、平坦化処理によって、平坦な導電層170を形成し、全体的に均一な導電層を有する回路板を製造し、後続の工程の安定性を向上させる。
図2A〜図2Eは、本発明の第2の実施形態に基づいた回路板の製造方法を示す概略断面図である。
まず、対向する表面202を有する基板200を用意する。本実施形態では、樹脂材料でなる基板200を用いている。基板表面202に金属層210を形成する。次いで、レーザー穿孔処理または機械的穿孔処理によって、図2Aに示すように、対向する基板表面202に形成された金属層210および基板200を貫通する複数の貫通孔220を形成する。このとき、貫通孔220の密度が高い領域222と貫通孔220の密度が低い領域224とが形成されるように、貫通孔220を形成する。レーザー穿孔処理または機械的穿孔処理を行った後に、スミアを除去するステップを行い、レーザー穿孔または機械的穿孔によって生じた貫通孔220内の残留物(図示せず)を洗浄してもよい。
次いで、金属層210の上に遮蔽層230を形成する。遮蔽層230は、例えば、ドライフィルムなどのフォトレジスト層であってもよい。金属層210の上に遮蔽層230を形成する前に、金属層210の表面および貫通孔220の内表面にシード層(図示せず)をコンフォーマルに形成してもよい。画像転写処理を行い、露光およびエッチング処理によって、遮蔽層シードの中に開口240を形成し、貫通孔の密度が高い領域222の金属層210の一部を開口240から露出させる。次いで、第1の電気めっきを行い、図2Bに示すように、開口240から露出した金属層210の表面に第1の導電層250を形成する。このとき、貫通孔220の内表面にも第1の導電層250が形成される。
第1の導電層250の厚さは、適宜調整できるが、従来技術で周知の厚さが不均一な導電層における、最も厚い部分と最も薄い部分との厚さの差に、すなわち、同一基板上の貫通孔の密度が低い領域と、貫通孔の密度が高い領域とに、電気めっき処理によって形成される導電層の厚さの差に基づいて調整することが望ましい。本実施形態では、第1の導電層250の厚さは、このような従来技術で周知の導電層の厚さの差より大きくなるようにしている。
次いで、図2Cに示すように、遮蔽層230を除去する。
続いて、第2の電気めっき処理を行い、図2Dに示すように、第1の導電層250および金属層210をカバーする第2の導電層260を形成する。このとき、貫通孔220の内表面に形成された第1の導電層250の表面にも第2の導電層が形成され、貫通孔220内にも第2の導電層が設けられる。第1の導電層250と第2の導電層260の隣接部には、界面S2が存在する。界面S2は、図2Dに示すように、基板表面202に対して垂直の界面である。
次に、これらの貫通孔220の中に充填物を充填する。充填物は、導電材料であってもよく、または非導電材料であってもよい。次いで、平坦化工程を行い、第1の導電層250の一部と第2の導電層260の一部とを除去して、図2Eに示すように、平坦な導電層270および複数の充填孔280を有する回路板を得る。
ここで本発明の第2の実施形態の回路板が完成した。図2Eに見られるように、導電層270は、全体的に、均一な厚さを有する。従来の回路板にみられる、貫通孔の分布が不均一であることに起因する導電層270の厚さの不均一性が、本実施形態の回路板では改善し、導電層170の厚さの差は明らかに低減し、全体的な導電層の均一性を向上させる目的を達成している。
なお、貫通孔の分布の不均一なことにより、第2の導電層260も、貫通孔の密度が高い領域222では厚さが薄く形成され、貫通孔の密度が低い領域224では厚さが厚く形成される。これに対して、本実施形態は、第1のめっき処理によって、貫通孔の密度が高い領域222に第1の導電層250を形成し、第2のめっき処理で発生する可能性がある厚さの差を補うことによって、均一な導電層270を形成する。このように、本実施形態では、第1のめっき処理で、貫通孔の密度か高い領域222に第1の導電層250を形成した後、第2の電気めっき処理で第2の導電層260を形成し、貫通孔の密度が高い領域222の導電層の厚さを貫通孔の密度が低い領域224の厚さより厚くしてから、後続の平坦化処理によって、平坦な導電層270を形成する。よって本実施形態では、全体的な導電層の均一性および後続の工程の安定性を向上させる。そして、本実施形態も、2回の電気めっき処理によって導電層を形成することで、従来技術のように1回の電気めっき処理だけで導電層を形成することで導電層の厚さが不均一となる問題が生じることに対して、効果的に解決する方法を提供する。
製品が機能性の高い設計となっているために、基板に形成される貫通孔の数は、ますます多くなり、特に、チップ搭載領域の領域に集中している。そのため、基板に形成される貫通孔の分布が不均一になっており、貫通孔の密度が高い領域と貫通孔の密度が低い領域とで、電気めっき処理後に導電層の厚さが不均一になる現象が生じる。本発明が提供する回路板の製造方法は、画像転写処理と組み合わせた2回の電気めっき処理(第1のめっき処理と第2のめっき処理)を用いて、電気めっき処理によって形成される導電層の厚さが他の部分よりも薄くなると予想される領域に導電層を更にめっきし、貫通孔の密度が高い領域の導電層の厚さを貫通孔の密度が低い領域の導電層の厚さより厚くし、その後、平坦化処理で導電層を平坦化することで、貫通孔の密度が高い領域と貫通孔の密度が低い領域との導電層内の厚さの差を大幅に低減し、全体的な導電層の均一性を効果的に改善することができる。本発明により導電層の厚さが均一な状態になったことで、後続の配線回路成形のエッチング処理を行うときに、安定した配線幅を維持することができ、配線回路の幅が安定しない、または回路板上に残留物が残留している状態が発生するのを防ぐことができる。さらに、本発明により導電層の厚さの均一性が向上したことで、後続の工程、例えばパッケージング工程の安定性も更に向上させることができる。
従来技術で製造した回路板を比較例とし、本発明の製造方法で製造した回路板を実施例として、本発明と従来技術の違いを以下で説明する。
(比較例)
比較例として、従来技術の回路板の製造方法で回路板を製造し、めっき処理後と平坦化処理後との2回、回路板表面の粗さ分析を行った。図3Aは、従来技術の回路板の製造方法の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示し、図3Bは、従来技術の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。図3Aに示すように、従来技術で製造した回路板では、電気めっき処理後の導電層に回路板表面からの高さ約−15μmの窪みが形成されている。図3Bに示すように、平坦化処理後の導電層では、窪みの回路板表面からの高さは、約−10μmである。
(実施例1)
実施例1として、第1の実施形態の回路板の製造方法で回路板を製造し、めっき処理後と平坦化処理後との2回、回路板表面の粗さ分析を行った。図4Aは、本発明の第1の実施形態の回路板の製造方法の第2の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示し、図4Bは、本発明の第1の実施形態の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。図4Aに示すように、本発明の第1の実施形態で製造した回路板の第2の電気めっき処理後(図1Dに示された構造と同様)の導電層には、回路板表面からの高さが、約+10μmの凸部が形成されている。図4Bに示すように、平坦化処理後(図1Eに示された構造と同様)には、導電層に形成された凸部が、回路板表面からの高さが約−3μmの窪みとなっている。
(実施例2)
実施例2として、第2の実施形態の回路板の製造方法で回路板を製造し、めっき処理後と平坦化処理後との2回、回路板表面の粗さ分析を行った。図5Aは、本発明の第2の実施形態の回路板の製造方法の第2の電気めっき処理後に行った回路板表面の粗さ計分析の結果を示し、図5Bは、本発明の第2の実施形態の回路板の製造方法の平坦化処理後に行った回路板表面の粗さ計分析の結果を示している。図5Aに示すように、本発明の第2の実施形態で製造した回路板を電気めっき処理後(図2Dに示された構造と同様)の導電層には、基板表面からの高さが約+5μmの凸部が形成されている。図5Bに示すように、平坦化処理後(図2Eに示された構造と同様)には、導電層に形成された凸部が、回路板表面からの高さが約−4μmの窪みとなっている。
上述の結果を以下の表1に整理する。従来技術と本発明で製造された回路板を比較してみられるように、本発明の第1または第2の実施形態のどちらを用いて製造された回路板でも、平坦化処理後の導電層の厚さの差は、従来技術の導電層の厚さの差より明らかに小さくなっており、本発明の第1または第2の実施形態を用いて製造された回路板の導電層(銅層)の厚さの均一性は、大幅に改善されている。
Figure 2018078273
本明細書では、複数の好ましい実施形態を説明してきたが、本開示は開示された実施形態に限定されるものではなく、添付の請求の範囲によって定義されるように、本開示の精神および範囲を逸脱せずに、本明細書において種々の変更、代替、および改変をすることができることを理解すべきである。
100、200 基板
102、202 表面
110、210 金属層
120、220 貫通孔
122、222 貫通孔の密度が高い領域
124、224 貫通孔の密度が低い領域
130、250 第1の導電層
140、230 遮蔽層
150、240 開口
160、260 第2の導電層
170、270 導電層
172、272 上面
180、280 充填孔
S1、S2 界面

Claims (14)

  1. 基板と、
    前記基板表面に設けられた金属層と、
    前記金属層の表面に設けられ、第1の導電層および第2の導電層を含む導電層と、
    前記導電層、前記金属層、および前記基板を貫通する複数の貫通孔と
    を含み、
    前記貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とがあり、
    前記導電層は、略平坦な上面を有し、且つ前記第1の導電層および前記第2の導電層の隣接部に、界面が存在する
    回路板。
  2. 前記第1の導電層および前記第2の導電層は、同じまたは異なる導電材料からなる
    請求項1に記載の回路板。
  3. 前記第2の導電層は、前記第1の導電層の上に設けられる
    請求項1に記載の回路板。
  4. 前記第1の導電層の断面の輪郭は凹形状であり、前記第2の導電層の断面の輪郭は凸形状であり、前記界面が窪んだ面状に存在する
    請求項3に記載の回路板。
  5. 前記第1の導電層および前記第2の導電層は、前記金属層の表面に設けられ、且つ前記第1の導電層は、前記貫通孔の密度が高い領域に設けられ、前記第2の導電層は、前記貫通孔の密度が低い領域に設けられている
    請求項1に記載の回路板。
  6. 前記界面は、前記基板表面に対して垂直に存在する
    請求項5に記載の回路板。
  7. 基板の表面に金属層を形成するステップと、
    前記金属層および前記基板を貫通する貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とを含むように、複数の前記貫通孔を形成するステップと、
    第1の電気めっき処理を行って、前記金属層の表面と前記貫通孔の内表面とをカバーし、前記貫通孔の密度が高い領域に対応する位置に窪み領域を有する第1の導電層を形成するステップと、
    前記第1の導電層の上に遮蔽層を形成するステップと、
    前記遮蔽層の表面に開口を形成し、前記開口から前記第1の導電層の前記窪み領域を露出するステップと、
    第2の電気めっき処理を行って、前記開口から露出した前記第1の導電層の上に第2の導電層を形成し、前記第1の導電層をカバーするステップと、
    前記遮蔽層を除去するステップと、
    前記貫通孔の中に充填物を充填するステップと、
    前記第1の導電層の一部と前記第2の導電層の一部とを除去する平坦化処理を行うステップと
    を含む回路板の製造方法。
  8. 前記第1の電気めっき処理を行う前に、前記金属層の表面および前記貫通孔の内表面にシード層をコンフォーマルに形成するステップを更に含む
    請求項7に記載の回路板の製造方法。
  9. 前記遮蔽層は、フォトレジスト層である
    請求項7に記載の回路板の製造方法。
  10. 前記基板表面を基準とした前記窪み領域の高さは、両側から中央に向けて徐々に減少する
    請求項7に記載の回路板の製造方法。
  11. 基板の表面に金属層を形成するステップと、
    前記金属層および前記基板を貫通する貫通孔の密度が高い領域と、前記貫通孔の密度が低い領域とを含むように、複数の前記貫通孔を形成するステップと、
    前記金属層の上に遮蔽層を形成するステップと、
    前記遮蔽層の表面に開口を形成し、前記開口から、前記貫通孔の密度が高い領域の前記金属層を露出させるステップと、
    第1の電気めっき処理を行って、前記開口から露出した前記金属層の表面に第1の導電層を形成するステップと、
    前記遮蔽層を除去するステップと、
    第2の電気めっき処理を行って、前記第1の導電層および前記金属層をカバーし、前記貫通孔内にも設けられる第2の導電層を形成するステップと、
    前記貫通孔の中に充填物を充填するステップと、
    前記第1の導電層の一部と前記第2の導電層の一部とを除去する平坦化処理を行うステップと
    を含む回路板の製造方法。
  12. 前記金属層の上に前記遮蔽層を形成する前に、前記金属層の表面および前記貫通孔の内表面にシード層をコンフォーマルに形成するステップを更に含む
    請求項11に記載の回路板の製造方法。
  13. 前記遮蔽層は、フォトレジスト層である
    請求項11に記載の回路板の製造方法。
  14. 前記第1の導電層および前記第2の導電層の隣接部に、前記基板表面に対して垂直な界面が形成される
    請求項11に記載の回路板の製造方法。

JP2017152029A 2016-11-10 2017-08-04 回路板およびその製造方法 Active JP6573332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105136583A TWI605733B (zh) 2016-11-10 2016-11-10 電路板及其製造方法
TW105136583 2016-11-10

Publications (2)

Publication Number Publication Date
JP2018078273A true JP2018078273A (ja) 2018-05-17
JP6573332B2 JP6573332B2 (ja) 2019-09-11

Family

ID=61023150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017152029A Active JP6573332B2 (ja) 2016-11-10 2017-08-04 回路板およびその製造方法

Country Status (3)

Country Link
JP (1) JP6573332B2 (ja)
CN (1) CN108076586B (ja)
TW (1) TWI605733B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7502170B2 (ja) 2020-12-14 2024-06-18 イビデン株式会社 プリント配線板の製造方法
JP7502173B2 (ja) 2020-12-21 2024-06-18 イビデン株式会社 プリント配線板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110769617B (zh) * 2018-07-27 2020-12-29 北大方正集团有限公司 Pcb板中的孔径补偿方法及装置
CN114980568A (zh) * 2021-02-20 2022-08-30 嘉联益电子(昆山)有限公司 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145221A (ja) * 1991-11-20 1993-06-11 Matsushita Electric Ind Co Ltd 印刷配線板の製造方法
JP2007180076A (ja) * 2005-12-27 2007-07-12 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291729B2 (ja) * 2004-04-23 2009-07-08 新光電気工業株式会社 基板及び半導体装置
TWI334750B (en) * 2007-06-06 2010-12-11 Unimicron Technology Corp Circuit board and process thereof
TWI455954B (zh) * 2008-05-07 2014-10-11 Taiyo Holdings Co Ltd 填孔用熱硬化性樹脂組成物及該組成物與抗焊層形成用光硬化性熱硬化性樹脂組成物之組合單元、以及印刷電路板
CN101697666B (zh) * 2009-10-16 2011-04-06 深圳崇达多层线路板有限公司 线路板电镀装置及电镀方法
TWI626863B (zh) * 2015-04-30 2018-06-11 Circuit board structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145221A (ja) * 1991-11-20 1993-06-11 Matsushita Electric Ind Co Ltd 印刷配線板の製造方法
JP2007180076A (ja) * 2005-12-27 2007-07-12 Ibiden Co Ltd 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7502170B2 (ja) 2020-12-14 2024-06-18 イビデン株式会社 プリント配線板の製造方法
JP7502173B2 (ja) 2020-12-21 2024-06-18 イビデン株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
TWI605733B (zh) 2017-11-11
TW201818790A (zh) 2018-05-16
CN108076586B (zh) 2020-06-05
CN108076586A (zh) 2018-05-25
JP6573332B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6573332B2 (ja) 回路板およびその製造方法
US10834821B2 (en) Electronic circuit module
TWI606765B (zh) 電路板及其製作方法
US20130032485A1 (en) Method of fabricating circuit board
KR20050025285A (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
TWI625991B (zh) 電路板結構與其製造方法
JP2021068884A (ja) 電磁波シールドフィルムの製造方法
US7776199B2 (en) Printed wiring board and production method thereof
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
KR100999515B1 (ko) 인쇄회로기판 제조방법
CN107979921B (zh) 电路板及其制造方法
JP2015026774A (ja) 配線基板の製造方法
KR20150031031A (ko) 인쇄회로기판 및 그 제조 방법
WO2021210150A1 (ja) 回路基板の製造方法
TWI411072B (zh) 晶片級封裝基板及其製法
KR101553462B1 (ko) 양면 연성회로기판 제조방법
JP2015207678A (ja) 配線基板の製造方法
US20180160533A1 (en) Multilayer printed circuit board
JP2013222786A (ja) 半導体基板、半導体基板の製造方法及び電子機器
KR20090055750A (ko) 정전기를 방지하는 페이스트 인쇄용 마스크
JP2011171670A (ja) プリント基板およびその製造方法
KR20100100008A (ko) 인쇄회로기판 및 그 제조방법
JP2020096097A (ja) 多層配線基板、半導体パッケージ、多層配線基板および半導体パッケージの製造方法
JP2018163904A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6573332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250