KR20090055750A - 정전기를 방지하는 페이스트 인쇄용 마스크 - Google Patents

정전기를 방지하는 페이스트 인쇄용 마스크 Download PDF

Info

Publication number
KR20090055750A
KR20090055750A KR1020070122546A KR20070122546A KR20090055750A KR 20090055750 A KR20090055750 A KR 20090055750A KR 1020070122546 A KR1020070122546 A KR 1020070122546A KR 20070122546 A KR20070122546 A KR 20070122546A KR 20090055750 A KR20090055750 A KR 20090055750A
Authority
KR
South Korea
Prior art keywords
mask
base
hole
paste printing
paste
Prior art date
Application number
KR1020070122546A
Other languages
English (en)
Inventor
박철근
박상훈
최종우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070122546A priority Critical patent/KR20090055750A/ko
Publication of KR20090055750A publication Critical patent/KR20090055750A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Printing Plates And Materials Therefor (AREA)

Abstract

본 발명은 정전기를 방지하는 페이스트 인쇄용 마스크에 관한 것으로, 일정패턴의 관통홀이 형성된 판상의 베이스;와 상기 관통홀의 내벽을 포함한 상기 베이스의 외부면에 도전성 물질이 도금되어 형성된 도금층;을 포함하고, 상기 도금층은 Cu 또는 Ag로 이루어진다.
본 발명에 의하면 스크린 인쇄시 마스크와 금속 스퀴지와의 마찰에 의한 정전기 발생을 억제할 수 있고, 이에 따라 스크린 인쇄시 발생되는 정전기로 인한 불량을 방지할 수 있다.
스크린 인쇄, 마스크, 정전기, 도금층

Description

정전기를 방지하는 페이스트 인쇄용 마스크{Mask Preventing Electrostatic Discharge for Paste Printing}
본 발명은 정전기를 방지하는 페이스트 인쇄용 마스크에 관한 것이다.
일반적으로 전자부품 실장 공정에 있어서, 기판상에 크림(cream) 용접이나 도전성 페이스트(paste) 등의 페이스트(paste)를 인쇄하는 방법으로서 스크린 인쇄방법이 이용된다.
스크린 인쇄 방법에는 인쇄대상부위에 따라 패턴(pattern) 구멍이 설치되는 마스크(mask)를 기판에 접합시키고, 마스크 상에 페이스트를 공급하고, 스퀴즈(squeeze)를 습동시키는 것에 의해 패턴 구멍을 이용하여 기판상에 페이스트를 인쇄하는 스크린 인쇄장치를 사용한다.
도 1은 일반적인 스크린 인쇄용 마스크를 도시한 단면도이다.
상기 스크린 인쇄장치에 이용되는 마스크는 도 1에 도시된 바와 같이 스테인 리스 스틸과 같은 금속으로 이루어진 얇은 판으로 이루어진 마스크(10)이고, 상기 마스크(10)에 식각 또는 펀칭 등의 방법으로 일정 패턴의 구멍(12)을 구비한다.
그러나 스크린 인쇄를 위해 상기 마스크(10)에 미도시된 스퀴즈를 습동시 일래스토머(elastomer) 등의 절연체로 이루어진 스퀴즈와 마스크(10)의 마찰에 의해 정전기가 발생한다.
마스크(10)는 실크와 같은 절연체를 이용하여 미도시된 마스크 홀더에 의해 지지되는 것으로, 스퀴징(squeezing)에 의해 발생한 정전기는 제전되지 않고, 마스크(10)에 축적되어 마스크(10) 표면은 고전위로 대전된다.
이렇게 대전된 마스크(10)가 그대로 계속해서 스크린 인쇄에 이용되면 인쇄대상기판에 이미 실장되어 있는 전자부품에 데미지(damage)를 줄 수 있다.
또한 최근 제품의 소형화, 고밀도화 경향에 따라 기판에 인쇄되는 패턴의 사이즈도 작아지고, 이에 따라 패턴을 위한 도전성 페이스트의 입자 또한 작아지고 있으며, 스퀴징시 발생되는 정전기로 인해 도전성 페이스트의 미세한 입자 일부가 마스크(10)에 형성된 구멍(12)의 벽면에 잔류하여 인쇄불량을 발생시키는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로 그 목적은 스크린 인쇄시 마찰에 의한 정전기 발생을 억제하여 인쇄불량을 방지하고자 하는 것이다.
본 발명은 상기와 같은 목적을 달성하기 위하여, 일정패턴의 관통홀이 형성된 판상의 베이스;와 상기 관통홀의 내벽을 포함한 상기 베이스의 외부면에 도전성 물질이 도금되어 형성된 도금층;을 포함하고, 상기 도금층은 Cu 또는 Ag로 이루어지는 정전기를 방지하는 페이스트 인쇄용 마스크를 제공한다.
바람직하게 상기 베이스는 Ni 또는 Ni합금으로 이루어진다.
더욱 바람직하게 상기 베이스는 Ni전주도금방식으로 이루어진다.
바람직하게 상기 관통홀의 내벽은 일정한 경사각으로 경사져 구비된다.
상기와 같은 구성을 갖는 본 발명에 의하면, 전주도금으로 형성한 베이스의 외부면에 Cu, Ag 등의 도금층을 형성한 페이스트 인쇄용 마스크를 스크린 인쇄시 사용함으로써, 스크린 인쇄장치에 구비되어 상기 마스크의 상부면을 따라 왕복이동하는 금속 스퀴지와의 마찰에 의한 정전기 발생을 억제할 수 있고, 이에 따라 스크 린 인쇄시 발생되는 정전기로 인한 불량을 방지할 수 있는 효과가 있다.
이하 본 발명에 따른 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명에 따른 정전기를 방지하는 페이스트 인쇄용 마스크를 도시한 단면도이고 도 3은 본 발명에 따른 정전기를 방지하는 페이스트 인쇄용 마스크를 이용한 스크린 인쇄동작을 도시한 구성도이다.
본 발명에 따른 정전기를 방지하는 페이스트 인쇄용 마스크(100)는 도 2에 도시된 바와 같이 베이스(110)와 도금층(120)을 포함하여 이루어진다.
상기 베이스(110)는 일정패턴의 관통홀(112)이 형성된 금속의 판부재이다.
상기 베이스(110)는 일반적인 전주도금방식으로 구비될 수 있다.
이렇게 전주도금방식에 의해 베이스(110)를 제작하는 경우 금속판에 레이저 가공이나 금속 식각에 의해 관통홀(112)을 구비하는 것에 비해 우수한 패턴 정밀도 및 관통홀(112)의 내벽(114)의 우수한 벽면조도를 얻을 수 있는 장점이 있다.
따라서 상기 베이스(110)는 전주도금방식에 유리한 Ni 또는 Ni합금으로 이루어질 수 있고, 필요에 따라서는 Ni층과 Ni합금층이 결합되는 복수의 층으로 이루어질 수도 있다.
상기 관통홀(112)은 전자부품의 소형화 추세에 따라 그 직경이 100㎛이하로 구비되어질 수 있는 미세패턴이다.
그리고 상기 관통홀(112)의 내벽(114)은 일정한 각도로 경사져 구비되어 스퀴지가 접하는 상부면보다 기판(130)과 대응하는 하부면이 관통홀(112)의 직경이 더 크게 형성될 수 있다.
이러한 경사진 내벽(114)은 후술할 도전성 페이스트(150)의 충진이 용이하고, 기판(130)과 마스크(100) 분리시 충진된 도전성 페이스트(150)가 상기 관통홀(112)로부터 빠지는데 유리할 수 있다.
이렇게 미세한 크기의 관통홀(112)이 구비되는 상기 베이스(110)의 외부면에는 일정두께로 도금되어지는 도금층(120)이 구비된다.
이때 상기 도금층(120)은 상기 베이스(110)의 상하면에 구비되어질 뿐만 아니라, 상기 관통홀(112)의 내벽(114)에도 구비되어지는 표층막이다.
상기 도금층(120)은 상기 베이스(110)를 이루는 Ni보다 전기전도율이 극히 우수한 Cu, Ag 등의 금속물질로 일반적인 도금 방법에 의해 이루어질 수 있다.
이렇게 구비되는 마스크(100)는 도 3에 도시된 바와 같이 스크린 인쇄시 스퀴지(140)가 마스크(100)의 상부면에 접하여 이동하면서 내벽(114)이 경사진 관통홀(112)에 도전성 페이스트(150)를 충진하는 것이 용이해지고, 기판(130)과 마스크(100)를 분리시 마스크(100)로부터 도전성 페이스트(150)가 분리되며 빠지는 것에도 유리할 수 있다.
또한 페이스트 인쇄시 일반적으로 상기 스퀴지(140)는 금속 재질로 이루어질 수 있으므로, 이러한 도금층(120)은 상기 마스크(100)에 가압되어 슬라이드 이동되는 금속재질의 스퀴지(140)에 대응하여 내마모성을 구비하고, 상기 스퀴지(140)와의 마찰을 줄이며, 우수한 전기전도율에 의해 전하를 붙들고 있지 않고 자유전자에 의해 전하를 흘려주어 마스크(100) 전체로 퍼뜨려 스크린 인쇄시 스퀴지(140)와 마스크(100)의 마찰에 의해 정전기가 발생하는 것을 억제할 수 있다.
이에 따라 마스크(100)에 정전기가 발생하는 것을 방지하여, 마스크(100)에 형성된 미세한 관통홀(112)에 충진되어 기판(130)에 패턴인쇄되는 도전성 페이스트(150) 입자가 마스크(100)를 기판(130)으로부터 이탈시 관통홀(112)의 내벽(114)에 도전성 페이스트(150)의 잔여물을 남기지 않고 빠져 기판(130)에 부착되어 유지됨으로써 소형의 범프(150') 형성이 가능해진다.
상술한 바와 같은 본 발명은 특정한 실시 예에 관하여 도시하고 설명하였지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 밝혀두고자 한다.
도 1은 일반적인 스크린 인쇄용 마스크를 도시한 단면도이다.
도 2는 본 발명에 따른 정전기를 방지하는 페이스트 인쇄용 마스크를 도시한 단면도이다.
도 3은 본 발명에 따른 정전기를 방지하는 페이스트 인쇄용 마스크를 이용한 스크린 인쇄동작을 도시한 구성도이다.
**도면의 주요 부분에 대한 부호의 설명**
110 : 베이스 112 : 관통홀
114 : 내벽 120 : 도금층
130: 기판 140 : 스퀴지
150 : 도전성 페이스트

Claims (4)

  1. 일정패턴의 관통홀이 형성된 판상의 베이스;와
    상기 관통홀의 내벽을 포함한 상기 베이스의 외부면에 도전성 물질이 도금되어 형성된 도금층;을 포함하고,
    상기 도금층은 Cu 또는 Ag로 이루어지는 정전기를 방지하는 페이스트 인쇄용 마스크.
  2. 제1항에 있어서, 상기 베이스는 Ni 또는 Ni합금으로 이루어지는 것을 특징으로 하는 정전기를 방지하는 페이스트 인쇄용 마스크.
  3. 제2항에 있어서, 상기 베이스는 Ni전주도금방식으로 이루어진 것을 특징으로 하는 정전기를 방지하는 페이스트 인쇄용 마스크.
  4. 제1항에 있어서, 상기 관통홀의 내벽은 일정한 경사각으로 경사져 구비되는 것을 특징으로 하는 정전기를 방지하는 페이스트 인쇄용 마스크.
KR1020070122546A 2007-11-29 2007-11-29 정전기를 방지하는 페이스트 인쇄용 마스크 KR20090055750A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122546A KR20090055750A (ko) 2007-11-29 2007-11-29 정전기를 방지하는 페이스트 인쇄용 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122546A KR20090055750A (ko) 2007-11-29 2007-11-29 정전기를 방지하는 페이스트 인쇄용 마스크

Publications (1)

Publication Number Publication Date
KR20090055750A true KR20090055750A (ko) 2009-06-03

Family

ID=40987248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122546A KR20090055750A (ko) 2007-11-29 2007-11-29 정전기를 방지하는 페이스트 인쇄용 마스크

Country Status (1)

Country Link
KR (1) KR20090055750A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019088355A1 (ko) * 2017-11-03 2019-05-09 (주) 영진아스텍 전주도금을 이용한 3차원 형상의 금속 마스크 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019088355A1 (ko) * 2017-11-03 2019-05-09 (주) 영진아스텍 전주도금을 이용한 3차원 형상의 금속 마스크 제조방법

Similar Documents

Publication Publication Date Title
KR100329454B1 (ko) 기판상에재료층을증착하는공정및도금시스템
US9307637B2 (en) Metallized via-holed ceramic substrate, and method for manufacture thereof
KR100225217B1 (ko) 회로 패키지에 땜납을 선택적으로 용착시키는 공정 및 그 공정을 위한 전기도금 장치
US7350298B2 (en) Method for fabricating circuit board with conductive structure
CN101404259A (zh) 配线板、半导体设备以及制造配线板和半导体设备的方法
CN102729591A (zh) 丝网印刷方法及其装置
US6659328B2 (en) Method and apparatus for deposition of solder paste for surface mount components on a printed wiring board
JP6406598B2 (ja) プリント配線板及びその製造方法
JP2013161871A (ja) 印刷装置及びそれを用いた太陽電池セルの製造方法
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
KR20130051710A (ko) 인쇄회로기판 및 그의 제조방법
KR20090055750A (ko) 정전기를 방지하는 페이스트 인쇄용 마스크
CN101287331B (zh) 电路板电性连接垫的导电结构
JP6573332B2 (ja) 回路板およびその製造方法
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
KR20110028029A (ko) 전해 도금장치
KR100887056B1 (ko) 스크린 인쇄장치
JP2024069349A (ja) 配線基板
JP2811112B2 (ja) 半田供給板
KR101063034B1 (ko) 키패드의 표면처리방법
JP5245730B2 (ja) 印刷用スキージおよび印刷装置
KR101138585B1 (ko) 범프의 형성 방법
KR101088703B1 (ko) 패턴 인쇄장치
JPH08242061A (ja) めっき層の形成方法
JP2023142644A (ja) メタルマスク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application