TW201818790A - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TW201818790A TW201818790A TW105136583A TW105136583A TW201818790A TW 201818790 A TW201818790 A TW 201818790A TW 105136583 A TW105136583 A TW 105136583A TW 105136583 A TW105136583 A TW 105136583A TW 201818790 A TW201818790 A TW 201818790A
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- layer
- circuit board
- holes
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本發明提供一種電路板,包括一基板。一金屬層位於基板之一表面上。一導電層位於金屬層上,包括一第一導電層及一第二導電層。複數個通孔包括一密集區及一疏鬆區,貫穿導電層、金屬層、及基板。導電層具有一大致平坦的上表面,且第一導電層及第二導電層的鄰接處存在一界面。本發明亦提供一種電路板的製造方法。
Description
本發明係有關於一種電路板及其製造方法,特別係有關於一種具有均勻厚度之導電層的電路板及其製造方法。
印刷電路板(printed circuit board,PCB)是依電路設計,將連接電路零件的導電佈線繪製佈線圖形,然後再以機械與化學加工、表面處理等方式,在絕緣體上形成電性導體的電路板。上述電路圖案是應用印刷、微影、蝕刻及電鍍等技術形成精密的配線,做為支撐電子零件及零件間電路相互連接的組裝平台。
目前載板內層導通孔孔數越來越多,且因產品功能性設計因素,內層導通孔數集中於植晶區區域,使得層間導通孔密度分佈不均。因為分佈不均的影響,電鍍過程中造成高密集孔數區分散電流,而低密集孔數區集中電流,導致孔數密集區與孔數疏鬆區在電鍍後產生導電層厚度不均的現象,影響產品阻值、阻抗,也影響後續製程如封裝時植錫球/印錫膏的穩定性。
因此,目前亟需開發一種具有均勻厚度之導電層 的電路板及其製造方法。
根據一實施例,本發明提供一種電路板,包括一基板;一金屬層位於基板之一表面上;一導電層位於金屬層上,包括一第一導電層及一第二導電層;複數個通孔包括一密集區及一疏鬆區,貫穿導電層、金屬層、及基板;導電層具有一大致平坦的上表面,且第一導電層及第二導電層的鄰接處存在一界面。
根據另一實施例,本發明提供一種電路板的製造方法,包括:在一基板的一表面上形成一金屬層;形成複數個通孔貫穿金屬層及基板,其中這些通孔包括一密集區和一疏鬆區;進行一第一電鍍,以在金屬層上和這些孔中形成一第一導電層,其中第一導電層包括一凹陷區對應於密集區;在第一導電層上形成一遮蔽層;在遮蔽層中形成一開口,曝露出第一導電層之凹陷區;進行一第二電鍍,以在開口中形成一第二導電層,覆蓋第一導電層;移除遮蔽層;在這些通孔中形成一填充物;以及進行一平坦化製程,以移除部分的第一導電層和部分的第二導電層。
根據另一實施例,本發明提供一種電路板的製造方法,包括:在一基板的一表面上形成一金屬層;形成複數個通孔貫穿金屬層及基板,其中這些通孔包括一密集區和一疏鬆區;在金屬層上形成一遮蔽層;在遮蔽層中形成一開口,曝露出部分的金屬層及密集區;進行一第一電鍍,以在開口中形成一第一導電層;移除遮蔽層;進行一第二電鍍,以形成一第二 導電層覆蓋第一導電層及金屬層且位於這些通孔中;在這些通孔中形成一填充物;以及進行一平坦化製程,以移除部分的第一導電層和部分的第二導電層。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
100、200‧‧‧基板
102、202‧‧‧表面
110、210‧‧‧金屬層
120、220‧‧‧通孔
122、222‧‧‧密集區
124、224‧‧‧疏鬆區
130、250‧‧‧第一導電層
140、230‧‧‧遮蔽層
150、240‧‧‧開口
160、260‧‧‧第二導電層
170、270‧‧‧導電層
172、272‧‧‧上表面
180、280‧‧‧填充孔
S1、S2‧‧‧界面
第1A~1E圖為根據本發明第一實施例顯示電路板的製造方法中間階段之剖面示意圖;第2A~2E圖為根據本發明第二實施例顯示電路板的製造方法中間階段之剖面示意圖;第3A~3B圖顯示習知技術製造之電路板於電鍍後和整平後之粗度量儀分析結果;第4A~4B圖顯示本發明第一實施例製造之電路板於電鍍後和整平後之粗度量儀分析結果;以及第5A~5B圖顯示本發明第二實施例製造之電路板於電鍍後和整平後之粗度量儀分析結果。
以下說明本發明實施例之電路板及其製造方法。然而,可輕易瞭解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明,並非用以侷限本發明的範圍。再者,在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
本發明利用兩次電鍍製程,在電鍍密度較小區域額外鍍上導電層,使孔數密集區之導電層厚度高於孔數疏鬆區之導電層厚度,經過後續整平製程之後,有效改善整體導電層的均勻性。
請參照第1E圖,其顯示本發明第一實施例之電路板的剖面示意圖。在本實施例中,電路板包括一基板100,一金屬層110位於基板100上、一導電層170位於金屬層110上、以及複數個填充孔180,包括一密集區122及一疏鬆區124,貫穿導電層170、金屬層110、及基板100。基板100具有相對的一表面102。在本實施例中,基板100可由樹脂材料所構成。
導電層170具有一大致平坦的上表面172。導電層170包括第一導電層130及第二導電層160,且第一導電層130及第二導電層160的鄰接處存在一界面S1。第一導電層130及第二導電層160可由相同或不同的導電材料組成。導電材料可例如為銅、金、鎳、鈀、銀、錫、或前述材料之組合。在本實施例中,第一導電層130及第二導電層160皆為銅。
在一實施例中,第二導電層160位於第一導電層130上。在本實施例中,第一導電層130及第二導電層160的鄰接處存在之界面S1為一凹陷界面,且第一導電層130的剖面輪廓為一凹狀,而第二導電層160的剖面輪廓為一凸狀,如第1E圖所示。
請參照第2E圖,其顯示本發明第二實施例之電路板的剖面示意圖。在本實施例中,電路板包括一基板200,一金屬層210位於基板200上、一導電層270位於金屬層210上、以 及複數個填充孔280,包括一密集區222及一疏鬆區224,貫穿導電層270、金屬層210、及基板200。基板200具有相對的一表面202。在本實施例中,基板200可由樹脂材料所構成。
導電層270具有一大致平坦的上表面272。導電層270包括第一導電層250及第二導電層260,且第一導電層250及第二導電層260的鄰接處存在一界面S2。第一導電層250及第二導電層260可由相同或不同的導電材料組成。導電材料可例如為銅、金、鎳、鈀、銀、錫、或前述材料之組合。在本實施例中,第一導電層250及第二導電層260皆為銅。
與第1E圖所示電路板不同之處在於,在本實施例中,第一導電層250及第二導電層260皆位於金屬層210上,且第一導電層250位於填充孔280之密集區222,而第二導電層260位於填充孔280之疏鬆區224。在本實施例中,第一導電層250及第二導電層260的鄰接處存在之界面S2為一垂直界面,如第2E圖所示。
相較於習知技術製造之電路板常有導電層厚度不均的問題,進而造成在整平製程後產生導電層厚度過薄的現象,本發明所製造的電路板有效降低孔數密集區和孔數疏鬆區的導電層之厚度差異,在整平製程之後,使導電層具有一大致平坦的上表面,有效改善整體導電層的均勻性。
第1A~1E圖為根據本發明第一實施例顯示之電路板製造方法中間階段之剖面示意圖。
請參照第1A圖,提供一基板100,其具有相對的表面102。在本實施例中,基板100可由樹脂材料所構成。在基板 100的表面102上形成一金屬層110。接著,可透過一雷射或機械鑽孔製程,形成複數個通孔120貫穿金屬層110及基板100,其中這些通孔120包括一密集區122和一疏鬆區124。在進行雷射或機械鑽孔製程後,可進行去除膠渣的步驟,以清除雷射或機械鑽孔後這些通孔120內的殘留物(未繪示)。
接著,請參照第1B圖,透過一第一電鍍製程,以在金屬層110上和這些通孔120中形成一第一導電層130,其中第一導電層130包括一凹陷區132對應於密集區122。凹陷區132之輪廓可由兩旁向中央遞減。在進行該第一電鍍之前,可順應性形成一晶種層(未顯示)於金屬層110上及這些通孔120中。
請參照第1C圖,進行影像轉移製程,在第一導電層130上形成一遮蔽層140。遮蔽層140可為一光阻層,例如乾膜。接著,透過曝光及顯影製程,在遮蔽層140中形成一開口150,曝露出第一導電層130之凹陷區132。接著,在暴露出的第一導電層130上進行一第二電鍍,以在開口150中形成一第二導電層160,覆蓋第一導電層130。第一導電層130和第二導電層160的鄰接處存在一界面S1。界面S1為一凹陷界面,且第一導電層130的剖面輪廓為一凹狀,而第二導電層160的剖面輪廓為一凸狀,如第1C圖所示。其中,界面S1的輪廓與凹陷區132的輪廓相同。
值得注意的是,第二導電層160的厚度可隨第一導電層130的凹陷區132的凹陷程度進行調整。在本實施例中,第二導電層160的厚度大於等於凹陷區132的深度。
接著,請參照第1D圖,移除遮蔽層140。
請參照第1E圖,在這些通孔120中形成一填充物。填充物可為導電材料或非導電材料。接著,進行一平坦化製程,以移除部分的第一導電層130和部分的第二導電層160,形成一導電層170及複數個填充孔180。導電層170具有一大致平坦的表面172。
至此,本發明第一實施例之電路板已完成,由第1E圖可看到,整體導電層170具有一均勻的厚度,相較於習知技術因導通孔分布不均所致導電層厚度不均的現象,於本實施例的電路板中,導電層170之厚度差異明顯降低,達到整體導電層均勻性提升的目的。
本實施例針對習知技術只進行一次電鍍形成導電層,而經常產生導電層厚度不均的問題,提供有效解決的方法。本實施例透過兩次電鍍來形成導電層,由於第一導電層130具有凹陷區132,藉由第二電鍍形成第二導電層160填補其凹陷區132,並使得孔數密集區的導電層厚度高於孔數疏鬆區的厚度,接著經過後續的整平製程,形成一平坦的導電層170,進而增進整體導電層的均勻度以及後續製程的穩定性。
第2A~2E圖為根據本發明第二實施例顯示之電路板製造方法中間階段之剖面示意圖。
請參照第2A圖,提供一基板200,其具有相對的表面202。在本實施例中,基板200可由樹脂材料所構成。在基板200的表面202上形成一金屬層210。接著,可透過一雷射或機械鑽孔製程,形成複數個通孔220貫穿金屬層210及基板200,其中這些通孔220包括一密集區222和一疏鬆區224。在進行雷 射或機械鑽孔製程後,可進行去除膠渣的步驟,以清除雷射或機械鑽孔後這些通孔220內的殘留物(未繪示)。
接著,請參照第2B圖,在金屬層210上形成一遮蔽層230。遮蔽層230可為一光阻層,例如乾膜。在金屬層210上形成遮蔽層230之前,也可順應性形成一晶種層(未顯示)於金屬層210上及這些通孔220中。接著,進行影像轉移製程,透過曝光及顯影製程,在遮蔽層230中形成一開口240,曝露出部分的金屬層210及密集區222。接著,進行一第一電鍍,以在開口240中形成一第一導電層250。
應注意的是,第一導電層250的厚度可依習知技術所知的導電層厚度差異進行調整。在本實施例中,第一導電層250的厚度大於等於習知技術所知的導電層厚度差異。
接著,請參照第2C圖,移除遮蔽層230。
請參照第2D圖,進行一第二電鍍,以形成一第二導電層260覆蓋第一導電層250及金屬層210,且第二導電層260形成於這些通孔220中。第一導電層250和第二導電層260的鄰接處存在一界面S2。界面S2為一垂直界面,如第2D圖所示。
請參照第2E圖,在這些通孔220中形成一填充物。填充物可為導電材料或非導電材料。接著,進行一平坦化製程,以移除部分的第一導電層250和部分的第二導電層260,形成一導電層270及複數個填充孔280。
至此,本發明第二實施例之電路板已完成,由第2E圖可看到,整體導電層270具有一均勻的厚度,相較於習知技術因導通孔分布不均所致導電層厚度不均的現象,於本實施 例的電路板中,導電層270之厚度差異明顯降低,達到整體導電層均勻性提升的目的。
值得注意的是,由於孔數分布不均的影響,第二導電層260也會產生在孔數密集區之厚度薄,而在孔數疏鬆區之厚度厚的現象。然而,本實施例藉由在孔數密集區預先形成第一導電層250補足預期可能產生之厚度差異,進而在第二次電鍍形成第二導電層260之後,使孔數密集區的導電層厚度大於孔數疏鬆區的厚度,接著透過後續的整平製程,形成一平坦的導電層270,以增進整體導電層的均勻度以及後續製程的穩定性。因此,本實施例也是透過兩次電鍍形成導電層,針對習知技術只進行一次電鍍形成導電層,而經常產生導電層厚度不均的問題,提供了有效解決的方法。
因產品功能性設計因素,內層導通孔數的設計越來越多且集中於植晶區區域,使得內層導通孔數分佈不均,進而導致孔數密集區與孔數疏鬆區在電鍍後產生導電層厚度不均的現象。本發明提供的電路板製造方法利用兩次電鍍製程配合影像轉移製程,在電鍍密度較小區域額外鍍上導電層,使孔數密集區之導電層厚度高於孔數疏鬆區之導電層厚度,經過後續整平製程之後,可大幅降低孔數密集區與孔數疏鬆區導電層厚度的落差,有效改善整體導電層的均勻性。在導電層厚度均勻的情況下,進行後續線路成型蝕刻製程時,能維持穩定的線寬,避免線路寬度不穩定或有殘留物的情形發生。導電層厚度均勻性提升後,也可進一步提升後續製程如封裝製程的穩定性。
以下提供比較例和實施例說明習知技術電路板與本發明提供之電路板的差異:
第3A、3B圖分別顯示習知技術製造之電路板於電鍍後和整平後之粗度量儀分析結果。由第3A、3B圖可看到,習知技術製造之電路板於電鍍後導電層之凹陷值約為-15μm,而整平後導電層之凹陷值約為-10μm。
第4A、4B圖分別顯示本發明第一實施例製造之電路板於電鍍後和整平後之粗度量儀分析結果。由第4A、4B圖可看到,本發明第一實施例製造之電路板於電鍍後(相當於第1D圖所示結構)導電層之凹陷值約為+10μm,而整平後(相當於第1E圖所示結構)導電層之凹陷值約為-3μm。
第5A、5B圖分別顯示本發明第二實施例製造之電路板於電鍍後和整平後之粗度量儀分析結果。由第5A、5B圖可看到,本發明第二實施例製造之電路板於電鍍後(相當於第2D圖所示結構)導電層之凹陷值約為+5μm,而整平後(相當於第2E圖所示結構)導電層之凹陷值約為-4μm。
上述結果整理於下表1,比較習知技術與本發明製造的電路板可觀察到,無論是利用本發明第一或第二實施例所製造之電路板,整平後之導電層厚度差異明顯小於習知技術的導電層厚度差異,利用本發明第一或第二實施例所製造之電路板之導電層(銅層)厚度的均勻性獲得大幅改善。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (14)
- 一種電路板,包括:一基板;一金屬層,位於該基板之一表面上;一導電層,位於該金屬層上,包括一第一導電層及一第二導電層;以及複數個通孔,包括一密集區及一疏鬆區,貫穿該導電層、該金屬層、及該基板,其中該導電層具有一大致平坦的上表面,且該第一導電層及該第二導電層的鄰接處存在一界面。
- 如申請專利範圍第1項所述之電路板,其中該第一導電層及該第二導電層可由相同或不同的導電材料組成。
- 如申請專利範圍第1項所述之電路板,其中該第二導電層位於該第一導電層上。
- 如申請專利範圍第3項所述之電路板,其中該界面為一凹陷界面,且該第一導電層的剖面輪廓為一凹狀,而該第二導電層的剖面輪廓為一凸狀。
- 如申請專利範圍第1項所述之電路板,其中該第一導電層及該第二導電層皆位於該金屬層上,且該第一導電層位於該些通孔之該密集區,而該第二導電層位於該些通孔之該疏鬆區。
- 如申請專利範圍第5項所述之電路板,其中該界面為一垂直界面。
- 一種電路板的製造方法,包括: 在一基板的一表面上形成一金屬層;形成複數個通孔貫穿該金屬層及該基板,其中該些通孔包括一密集區和一疏鬆區;進行一第一電鍍,以在該金屬層上和該些孔中形成一第一導電層,其中該第一導電層包括一凹陷區對應於該密集區;在該第一導電層上形成一遮蔽層;在該遮蔽層中形成一開口,曝露出該第一導電層之該凹陷區;進行一第二電鍍,以在該開口中形成一第二導電層,覆蓋該第一導電層;移除該遮蔽層;在該些通孔中形成一填充物;以及進行一平坦化製程,以移除部分的該第一導電層及部分的該第二導電層。
- 如申請專利範圍第7項所述之電路板的製造方法,更包括:在進行該第一電鍍之前,順應性形成一晶種層於該金屬層上及該些通孔中。
- 如申請專利範圍第7項所述之電路板的製造方法,其中該遮蔽層為一光阻層。
- 如申請專利範圍第7項所述之電路板的製造方法,其中該凹陷區之高度由兩旁向中央遞減。
- 一種電路板的製造方法,包括: 在一基板的一表面上形成一金屬層;形成複數個通孔貫穿該金屬層及該基板,其中該些通孔包括一密集區和一疏鬆區;在該金屬層上形成一遮蔽層;在該遮蔽層中形成一開口,曝露出部分的該金屬層及該密集區;進行一第一電鍍,以在該開口中形成一第一導電層;移除該遮蔽層;進行一第二電鍍,以形成一第二導電層覆蓋該第一導電層及該金屬層,且該第二導電層位於該些通孔中;在該些通孔中形成一填充物;以及進行一平坦化製程,以移除部分的該第一導電層及部分的該第二導電層。
- 如申請專利範圍第11項所述之電路板的製造方法,更包括:在該金屬層上形成該遮蔽層之前,順應性形成一晶種層於該金屬層上及該些通孔中。
- 如申請專利範圍第11項所述之電路板的製造方法,其中該遮蔽層為一光阻層。
- 如申請專利範圍第11項所述之電路板的製造方法,其中進行該平坦化製程之後,該第一金屬層及該第二金屬層的鄰接處存在一垂直界面。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105136583A TWI605733B (zh) | 2016-11-10 | 2016-11-10 | 電路板及其製造方法 |
CN201611186918.5A CN108076586B (zh) | 2016-11-10 | 2016-12-20 | 电路板及其制造方法 |
JP2017152029A JP6573332B2 (ja) | 2016-11-10 | 2017-08-04 | 回路板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105136583A TWI605733B (zh) | 2016-11-10 | 2016-11-10 | 電路板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI605733B TWI605733B (zh) | 2017-11-11 |
TW201818790A true TW201818790A (zh) | 2018-05-16 |
Family
ID=61023150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105136583A TWI605733B (zh) | 2016-11-10 | 2016-11-10 | 電路板及其製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6573332B2 (zh) |
CN (1) | CN108076586B (zh) |
TW (1) | TWI605733B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI767585B (zh) * | 2021-02-20 | 2022-06-11 | 嘉聯益科技股份有限公司 | 具導通孔之電路板線路結構的製作方法及所製成的具導通孔之電路板線路結構 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110769617B (zh) * | 2018-07-27 | 2020-12-29 | 北大方正集团有限公司 | Pcb板中的孔径补偿方法及装置 |
JP7502170B2 (ja) | 2020-12-14 | 2024-06-18 | イビデン株式会社 | プリント配線板の製造方法 |
JP7502173B2 (ja) | 2020-12-21 | 2024-06-18 | イビデン株式会社 | プリント配線板の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145221A (ja) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | 印刷配線板の製造方法 |
JP4291729B2 (ja) * | 2004-04-23 | 2009-07-08 | 新光電気工業株式会社 | 基板及び半導体装置 |
JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
TWI334750B (en) * | 2007-06-06 | 2010-12-11 | Unimicron Technology Corp | Circuit board and process thereof |
TWI455954B (zh) * | 2008-05-07 | 2014-10-11 | Taiyo Holdings Co Ltd | 填孔用熱硬化性樹脂組成物及該組成物與抗焊層形成用光硬化性熱硬化性樹脂組成物之組合單元、以及印刷電路板 |
CN101697666B (zh) * | 2009-10-16 | 2011-04-06 | 深圳崇达多层线路板有限公司 | 线路板电镀装置及电镀方法 |
TWI626863B (zh) * | 2015-04-30 | 2018-06-11 | Circuit board structure |
-
2016
- 2016-11-10 TW TW105136583A patent/TWI605733B/zh active
- 2016-12-20 CN CN201611186918.5A patent/CN108076586B/zh active Active
-
2017
- 2017-08-04 JP JP2017152029A patent/JP6573332B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI767585B (zh) * | 2021-02-20 | 2022-06-11 | 嘉聯益科技股份有限公司 | 具導通孔之電路板線路結構的製作方法及所製成的具導通孔之電路板線路結構 |
Also Published As
Publication number | Publication date |
---|---|
TWI605733B (zh) | 2017-11-11 |
JP2018078273A (ja) | 2018-05-17 |
CN108076586B (zh) | 2020-06-05 |
CN108076586A (zh) | 2018-05-25 |
JP6573332B2 (ja) | 2019-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201818790A (zh) | 電路板及其製造方法 | |
US20120138336A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2016058673A (ja) | プリント配線板およびその製造方法 | |
TWI606765B (zh) | 電路板及其製作方法 | |
KR20150006686A (ko) | 반도체 패키지 및 그 제조 방법 | |
TW201446084A (zh) | 電路板及其製作方法 | |
JP2024057090A (ja) | 貫通電極基板、配線基板および配線基板の製造方法 | |
TWI625991B (zh) | 電路板結構與其製造方法 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
US8510940B2 (en) | Method of fabricating a multi-trace via substrate | |
TWI519221B (zh) | 電路板及其製造方法 | |
TWI621379B (zh) | 電路板及其製造方法 | |
KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
KR101397303B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR20140137628A (ko) | 연성회로기판의 구조 | |
JP2013206937A (ja) | 配線基板およびその製造方法 | |
KR20110043898A (ko) | 극미세 회로를 갖는 인쇄회로기판 제조 방법 | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
JP2022172509A (ja) | プリント配線板の製造方法 | |
KR101553462B1 (ko) | 양면 연성회로기판 제조방법 | |
KR102472433B1 (ko) | 인쇄회로기판 | |
KR101119420B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2015207678A (ja) | 配線基板の製造方法 | |
JP2018163904A (ja) | プリント配線板の製造方法 |