JPH04211153A - 半導体パッケージ及びそれに用いるリードフレーム - Google Patents

半導体パッケージ及びそれに用いるリードフレーム

Info

Publication number
JPH04211153A
JPH04211153A JP3029841A JP2984191A JPH04211153A JP H04211153 A JPH04211153 A JP H04211153A JP 3029841 A JP3029841 A JP 3029841A JP 2984191 A JP2984191 A JP 2984191A JP H04211153 A JPH04211153 A JP H04211153A
Authority
JP
Japan
Prior art keywords
lead frame
metal
base metal
alloy
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3029841A
Other languages
English (en)
Other versions
JP2570911B2 (ja
Inventor
Shiro Kobayashi
史朗 小林
Shigetoshi Kazama
風間　成年
Masahiko Ito
雅彦 伊藤
Noriyuki Onaka
大中　紀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3029841A priority Critical patent/JP2570911B2/ja
Publication of JPH04211153A publication Critical patent/JPH04211153A/ja
Application granted granted Critical
Publication of JP2570911B2 publication Critical patent/JP2570911B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１１
【産業上の利用分野］本発明は新規な、樹脂封止型半導
体パッケージと、それに用いるＦｅ−Ｎｉ系合金からな
るリードフレームに関する。 ［０００２］ 【従来の技術】樹脂封止型半導体装置用のリードフレー
ム材としてはＣｕ合金とＦｅ−Ｎｉ系合金の２種類の材
料が主に用いられている。前者は熱伝導性が良く熱膨張
率が樹脂と同程度であるのに対し、後者は耐酸化性に優
れＳｉ（熱膨張率：３．６Ｘ　　１０−６に一つと同程
度の熱膨張率（４，０〜１０．０Ｘ−６に一’）を有し
ている等の特徴がある。最近、半導体素子の高集積化に
伴い、チップの発熱量の増加やチップ形状が大形化する
傾向にある。Ｃｕ合金のリードフレームは発熱量が大き
いが比較的形状の小さなチップを実装するのには適して
いるが、大きな形状のチップを実装するとリードフレー
ムとチップとの熱膨張差による応力によりパッケージが
割れてしまうという欠点がある。したがって、大きな形
状のチップを実装するリードフレームとしてはＦｅ−Ｎ
ｉ合金フレームの方が適している。しかし、従来材であ
る４２合金（４２％Ｎｉ、残Ｆｅ）や５０合金（５０％
Ｎｉ、残Ｆｅ）は、Ｃｕ合金に比べて耐食性、樹脂との
密着性。 はんだ付性に劣っていた。これらのＦｅ−Ｎｉ合金のリ
ードフレームの問題点を解決する方法として、例えば特
開昭６０−２５１２５６号公報に記載のように合金にＣ
ｕを添加する等の合金自体の特性を改善する元素を添加
したり、特開昭６３−１６９０５６号公報に記載のよう
にフレーム表面にＣｕメツキ層を設はリードフレーム表
面の特性を向上させる方法、特公昭６３−４９３８２号
公報にはＰｄ量が４０％以上であるＮｉ、Ｃｏ、Ａｕ、
Ａｇ、Ｃｕ合金皮膜を形成することが開示されている。 ［０００３］
【発明が解決しようとする課題】上記従来技術は、Ｆｅ
Ｎｉ合金にＣｕ等の元素を添加する方法とフレーム表面
にＣｕメツキ層等の金属層を設けるいずれの方法もリー
ドフレームの耐食性や樹脂との接着性を向上させるのに
効果がある。しかしながら、前者の方法では、合金元素
の添加による熱膨脹率の増加に起因するリードフレーム
とチップの熱応力が増大する点、後者の方法ではパッケ
ージ工程時にリードフレーム表面のＣｕが酸化しはんだ
付性が低下する点で問題があった。また、最近高集積化
に伴い半導体装置に対して増々高い信頼性が要求される
ようになってきており、特にパッケージの耐湿信頼性を
向上させるにはリードフレームと樹脂との界面で発生す
る隙間腐食を防止する技術が不可欠である。しかしなが
ら、従来技術は隙間腐食の防止に関しては配慮されてい
なかった。更に、Ｐｄ量が４０％以上の合金皮膜はめっ
きによって形成すると欠陥が存在し、その欠陥によって
逆に腐食が加速される問題があった。 ［０００４］本発明の目的は、Ｆｅ−Ｎｉ系合金からな
るリードフレームのもつ熱膨張特性や耐酸化性を損なう
ことなく耐食性特に封止樹脂に対する耐隙間腐食性とは
んだ付性を向上させた半導体パッケージとそれに用いる
リードフレームを提供するにある。 ［０００５］
【課題を解決するための手段】本発明は、半導体素子と
、該半導体素子の電気信号を外部に導き出すリードフレ
ームと、前記半導体素子を大気より遮断する樹脂封止部
材とを備えた半導体パッケージにおいて、前記リードフ
レームは前記樹脂による腐食に対して該リードフレーム
のベース金属より耐食性に優れ、且つ前記ベース金属の
はんだ濡れ性と同等又はそれより優れた皮膜が形成され
るとともに、該皮膜はベース金属の腐食電位より若干高
い腐食電位を有することを特徴とする半導体パッケージ
にある。本発明は、前記リードフレームがＮｉより責な
第１の金属と、前記リードフレームのベース金属のはん
だ濡れ性と同等又はそれより優れている第２の金属との
合金層を有し、該合金層は前記ベース金属の腐食電位よ
り若干高い腐食電位を有すること、具体的にはＭｏ。 Ｗ、　　Ｃｒ、　Ａｕ、　Ａｇ、　　Ｃｕ、　　Ｐｔ、
　　Ｐｄ、　　Ｒｈ、　Ｒｕ、Ｉｒ及びＯｓの少なくと
も１種の第１の金属と、Ｆｅ、Ｃｏ及びＮｉの少なくと
も１種の第２の金属との合金層を有し、前記第１の金属
は３０重量％以下とすること、更にこれにＳｎ及びＺｎ
の少なくとも１種を３０重重電以下含むこと、又はＭｏ
、Ｗ及びＣｒの少なくとも１種と前記リードフレームの
ベース金属との酸化物からなる酸化膜を有すること、に
よって達成される。 ［０００６１更に、本発明の半導体パッケージは前記樹
脂封止部材として該リードフレーム表面に前記樹脂によ
る腐食に対して防食性を有する保護膜を形成する化合物
を含有させることによって達成される。 ［０００７１本発明は、ベース金属表面に樹脂による腐
食に対する耐食性が前記ベース金属より優れ、且つ前記
ベース金属のはんだ濡れ性と同等又はそれより優れてい
る皮膜を有し、該皮膜はベース金属の腐食電位より若干
高い腐食電位を有することを特徴とするリードフレーム
にある。前述と同様に本発明に係るリードフレームは特
定の合金層又は酸化物層を形成させたものである。そし
て、特に、複数の半導体素子が搭載できるように所望の
形状に打抜き成形加工された平坦なベース金属薄板より
なり、該加工された前記ベース金属板上に前記半導体素
子を自動的に組立てて半導体装置を形成できるように送
り機構が設けられているリードフレームに好適である。 ［０００８］また、本発明はリードフレームとして特定
の形状に加工が施されていないテープとして巻枠に巻回
され、その全表面に本発明に係る皮膜が形成されている
ものである。これより所定形状と所定の長さに成形、切
断された平坦なものにして使用される。 ［０００９］
【作用】樹脂封止型半導体パッケージの耐湿信頼性を低
下させる要因としてリードフレームとレジンとの界面に
侵入する水分とＣＩ−、Ｂｒ−等の腐食性アニオンの作
用によって発生する隙間腐食が考えられる。隙間腐食は
隙間内の金属上の不働態皮膜がＣＩ−等によって破壊さ
れさらに隙間内のｐＨの低下と腐食性アニオンの濃縮が
起こるために加速度的に進行する局部腐食現象である。 Ｆｅ−Ｎｉ合金はＣｕ合金に比べて耐隙間腐食性が低く
、パッケージの耐湿信頼性の低下が懸念される。Ｆｅ−
Ｎｉ合金の耐隙間腐食性を向上させる方法としては、Ｃ
ｕ、Ｍｏ、Ｐｄ、Ｃｒ等のＦｅ　（−０，４４０）やＮ
１（−０，２５０）よりも責な金属元素を合金成分とし
て添加する方法と合金表面にこれらの元素からなる金属
層を形成させる２つの方法が考えられる。前者の方法で
は、各元素の必要添加量は約１〜５％であるが元素添加
に伴い熱膨脹率が約５〜５０％増加するので、チップと
リードフレーム間の熱応力が増加する結果となる。した
がって合金元素を添加したＦｅ−Ｎｉ合金リードフレー
ムは大きな形状のチップを実装するリードフレームには
適しない。一方後者の方法では、合金表面の特性のみを
向上させ熱膨張特性に影響を与えないでできる。したが
って、表面にＦｅやＮｉよりも責なＣｕ、Ｍｏ、ｐａ等
の金属元素を含む合金層を形成させたＦｅ−Ｎｉ合金リ
すドフ麗−ムは大形状チップ実装用のリードフレームと
して適している。 ［００１０］ＣｕはＦｅ−Ｎｉ合金表面の耐食性を向上
させる元素であるが、それ単独では耐高温酸化性を低下
させてしまうので、パッケージプロセス時のリードフレ
ーム表面の酸化によりはんだ付性を低下させるので、Ｆ
ｅ、Ｎｉ及びＣｏの１種以上に含有させることによって
耐食性、耐酸化性を向上させることができる。 ［００１１］　Ｐｄ、　Ｐ　ｔ、　Ａｕ、　Ａｇ等の貴
金属元素は耐食性、耐酸化性、半田付性ともに向上させ
る。 ［００１２］　Ｍｏ、　Ｗ、　Ｃｒ等のＮｉよりも責な
金属とリードフレームのベース金属のウェッジボンディ
ング性を損わないＳｎ＋Ｚｎ等の金属との合金層を形成
させたＦｅ−Ｎｉ合金リードフレームは耐食性、耐酸化
性ともに向上する。特に耐隙間腐食性の向上はＭｏを例
にとると隙間部においてＭｏから生成するＭｏＯ４２−
が隙間内の局部溶解点を補修する作用による。すなわち
ＭｏＯ４２−が局部溶解点に反応し、Ｆ　ｅＭＯＯ４，
Ｎ　ｉ　Ｍ。 ０４、　Ｍ　Ｏ０２、Ｍ　Ｏ０３等の難溶性化合物が形
成されるため、又はこれらの責な金属がリードフレーム
表面で濃縮されてその表面を被うことによって保護され
るものと考えられる。この皮膜の厚さはＩＯＡ〜１μｍ
が好ましく、特に１００Ａ〜０．１μｍが好ましい。 ［００１３］合金層中のＭｏ等の責な金属の濃度はめっ
き液中のＭｏＯ４”−等の責な金属の化合物濃度によっ
て制御することができる。耐食性向上の為に合金層中の
ＭＯ等の責な金属の濃度は高いほど好ましいが、ボンデ
ィング性とははんだぬれ性の低下をまねくおそれがある
。 したがって、ボンディング性とはんだぬれ性を低下させ
ずに耐食性を向上させるのに必要な責な金属の濃度は３
０重量％以下、又は２０重量％以下、特に０．５％以上
で、０．５〜１０重量％、より２〜５重量が好ましい。 特に、白金族金属０．５〜５％、ＭＯ１〜３％を含むＮ
ｉ合金が好ましい。またＳｎとＺｎの最適濃度ははんだ
ぬれ性及び封止樹脂との密着性を考慮すると、いずれも
３０重量％以下とし、Ｓｎが１〜１０％、Ｚｎが３〜１
５％の範囲が好ましい。そして金属層の残部組成はＦｅ
、ＣｏあるいはＮｉが主成分となる。従って、合金めっ
き層として、Ｆｅ、Ｎｉ及びＣｏの単独又はこれらの少
なくとも１つからなり、これらの元素が８０重重電以上
、好ましくは８５〜９８％である。このような含有量と
することにより０．０１モル／ｌＮａＣ１水溶液（２５
℃）において、合金層の腐食電位をベース金属のそれよ
り若干高くすることによって防食される。特に合金層が
０．１μｍ以下の薄い皮膜とすると欠陥が形成される割
合が高いが、その場合でも防食効果が得られる効果があ
る。電位の差は０．２Ｖ以下、好ましくは０．１Ｖ以下
、特に０．０５Ｖ以下が好ましい。合金層を形成させる
表面処理法としては電気めっき、溶融めっき、気相めっ
きが考えられる。ＭｏやＷは高融点金属であるので溶融
めっきは事実上不可能である。化学蒸着や物理蒸着等の
気相めっきによりＭｏあるいはＷめっきは可能であるが
、めっき速度が遅い欠点がある。一方、電気めっきでは
ＭｏあるいはＷを単一金属のままめっきすることはでき
ないが、ＭｏあるいはＷを共析させるものとしてＮｉ、
Ｆｅ、Ｃｏ、Ｓｎ、Ｚｎ等の金属イオンとＭｏＯ４２−
あるいはＷ　Ｏ４２−を共存させためっき浴を用いれば
ＭＯあるいはＷを含んだ合金めっき層を形成させること
が可能となる。これらの金属イオンとＭｏＯ４２−ある
いはＷＯ４２−が同時還元することによりＭｏあるいは
Ｗを含んだ合金層が形成される。ＭｏあるいはＷの析出
を可能とする元素の内、ＮｉとＦｅは下地のＦｅ−Ｎｉ
合金と同成分であるので問題はないが、Ｎｉを主成分と
して高くした方が耐食性の高い合金層が得られる。一方
、ＳｎとＺｎはともにはんだ付性の向上が期待できるの
で合金層の成分元素として適している。したがって、め
っき浴としてはＭｏＯ４２−あるいはＷＯ４２−を含み
、Ｆｅ２＋、　Ｃｏ２＋、　Ｎｉ”＋、　Ｓｎ２＋、　
　Ｚｎ２＋の内１種あるいは２種以上の金属イオンを含
有させる必要がある。合金層の厚さは０．０２〜１０μ
ｍが好ましく、特に０．１〜５μｍで、より１〜３μｍ
が好ましい。 ［００１４］　Ｆｅ−Ｎｉ合金表面にＦｅＭｏｏ、＋、
Ｎ１Ｍ０Ｏ４，ＭＯＯ２，ＭＯ０３等の難溶性のＭｏ化
合物層、Ｆ　ｅＷＯ４，Ｎ　ｉ　ＷＯ４，ＷＯ２，ＷＯ
ａ等の難溶性のＷ化合物層、又はＦｅＣｒＯ４，ＮｉＣ
ｒＯ４等のＣｒ化合物層を形成させると、Ｍｏ等含有合
金層と同様にＭ。 ０４２−、　ＷＯ４２−、ＣｒＯ４２−の作用により隙
間腐食を抑制する効果がある。このＭｏ、Ｗ、Ｃｒ化合
物層はＦｅＮｉ合金をＭｏ０４２−２ＷＯ４２−２Ｃｒ
Ｏ４２−を含む水溶液中で浸漬処理することにより形成
できる。この処理を施したリードフレームを直接半導体
装置に用いるかあるいはＦｅ−Ｘ１合金リードフレーム
上にチップボンディング及びワイヤボンディングした後
樹脂封止したパッケージをＭｏ０４２−２ＣｒＯ４２−
あるいはＷＯ４２−含有水溶液中で浸漬処理することに
よるパッケージの耐湿信頼性を向上させることができる
。しかし、リードフレーム表面にこれらの酸化物が存在
するとボンディング性やはんだ付性が低下する可能性が
ある。 ［００１５］また、水に可溶性のモリブデン酸塩（Ｍ。 ０４２−）、タングステン酸塩（ＷＯ４”−）、クロム
酸塩（Ｃｒ０４２−）含有させた樹脂を用いてＦｅ−Ｎ
ｉ合金リードフレームを封止すれば、リードフレームと
樹脂との界面に侵入した水分中にＭｏ０４２−２ＷＯ４
２−２ＣｒＯ４２−が溶解し、これらのイオンがリード
フレームと反応して樹脂中に含有される塩化物イオン、
臭化物イオンによる腐食に対して保護性のＭｏ化合物、
Ｗ化合物、Ｃｒ化合物層を形成し、隙間腐食を防止する
効果がある。しかし、モリブデン酸塩等を樹脂内に均一
に分散させる必要がある。 ［００１６］　リードフレームのベース金属としてＦｅ
Ｎｉ系合金が用いられ、Ｓｉとの熱膨脹率の差を考慮し
、Ｎｉを３５〜５０重量％含み残部が実質上Ｆｅからな
り、その熱膨脹率が４．０〜１０．　ＯＸ　１０−６に
一’の範囲の値を有しているものが適している。その厚
さは０゜３ｍｍ以下で、好ましくは０．１〜及０．３ｍ
ｍである。Ｎｉ濃度あるいは熱膨脹率が上限値を超えた
Ｆｅ−Ｎｉ合金リードフレームを用いたパッケージでは
リードフレームとＳｉチップとの間に大きな熱応力が発
生するためにパッケージが割れる可能性がある。Ｆｅ−
Ｎｉ合金には熱膨脹率を１０％以下増加する程度で耐食
性２強度、耐酸化性を高める元素を加えることができる
。従って、添加量として１重量％以下が好ましい。Ｃｕ
、　Ｍｏ、　Ｗ。 白金属元素、Ａｇが好ましい。 ［００１７］Ｍｏ等の耐食性保護層を形成させたＦｅＮ
ｉ合金リードフレームを製造する方法としては、ＦｅＮ
ｉ合金鋼板を機械加工あるいはエツチングによりリード
フレームの形状に成形加工しそれを陰極にして電気めっ
きを施す方法と、電気めっきを施したＦｅ−Ｎｉ合金鋼
板をリードフレームの形状に成形加工する２通りの方法
がある。 ［００１８］以上のＭｏ等の貴金属を含有させた金属層
を形成させたＦｅ−Ｎｉ合金リードフレームを半導体装
置に用いれば、金属層の作用によりリードフレームとレ
ジンとの界面における隙間腐食を防止するためにパッケ
ージの耐湿性信頼性が向上する。 ［００１９］封止樹脂として熱硬化性エポキシ樹脂を主
体にしたものが用いられ、充填材として平均粒径３０〜
２００μｍ石英粉末が樹脂の熱膨張張係数を低めるのに
添加される。石英は球状のものが製造上の流動性の点か
ら好ましい。この充填材の添加量として６０〜８０体積
％である。その他に、シリコンゴムを可撓化剤として加
えられ、硬化樹脂中にシリコンゴム粒子が分散して形成
され、チップへの応力低減を得ることができる。 ［００２０１ボンデイングワイヤは直径１０〜５０μｍ
のＡｕ、　ＡＩ、Ｃｕ、又はこれらの各合金が用いられ
、特に、２５〜３５μｍが好ましく、焼鈍材が用いられ
る。これらの接合は半導体素子に対しては超音波振動の
固相でのポールボンディングにより、リードフレームに
対しては同じくウェッジボンディングによって行われる
。 ［００２１１
【実施例］ 実施例１ 図１は本発明の１実施例になる合金層を形成させたデュ
アルインライン型パッケージ用リードフレームの平面図
である。 ［００２２］厚さ０．３ｍｍの４２合金板（４２％Ｘｉ
残Ｆｅ合金）をエツチングにより図１の所定形状に成形
したリードフレーム１を陰極にし、その全表面に表１に
示す各種合金めっきを表に示すような主な処理液を用い
形成した。本発明のＮｏ、２のＮｉ−Ｍｏ−３ｎ合金め
っきは、０．５　ｇ／　ｌ　　（ＮＨ４）６ＭＯ７０２
４・４Ｈ２０＋２００ｇ／ｌＮ１ＣＬ・６Ｈ２０＋１０
０ｇ／１ｓｎｃ１２＋２００　ｇ／　Ｉ　ＮＨ４Ｃｌの
組成を用い、その水溶液（４０℃）中でＩＡ／ｄｍ２　
の電流密度で電気めっきすると、リードフレーム表面に
３μｍのＭｏ−Ｎｉ−８ｎ合金めっき層をその全面に形
成させたものである。前述のいずれの合金めっきも厚さ
は約３μｍである。本実施例ではめっきしたままであり
、熱処理はしない。 ［００２３］いずれの合金層も０．０１ｍｏｌ／１Ｎａ
ｃｌ水溶液（２５℃）での腐食電位が０．０２〜０．１
Ｖでベース合金のそのが約０■でそれより若干高い電位
を有するものであった。特に、０．０５Ｖ以下のものが
良かった。 ［００２４１図２は、前述のＮｏ、１〜６に示す各種合
金層２を形成したリードフレームを用いた半導体装置の
断面図（ａ）と斜視図（ｂ）である。４２合金からなる
リードフレーム１全表面に前述の合金めっき層２が形成
され、リードフレームのチップ搭載部３上にはんだ７を
用いて回路形成面のチップ面積が１００ｍゴのＳｉチッ
プ６をはんだ付した。そして、Ｓｉチップ６上のＡＩ電
極パッドとインナリード部４に部分Ａｇめっきを施し、
その間をＡｕワイヤ８で前者をポール及び後者をウェッ
ジボンディングした後、エポキシ樹脂９で封止した。Ａ
ｇめっきはマスキングしてボンディング部分のみに形成
するように電気めっきした。また、このＡｇめっきを施
さないでウェッジボンディングしたものについても行っ
た。Ｍｏを含有した合金めっき層２の作用によりリード
フレーム１とエポキシ樹脂９との界面における隙間腐食
が防止され半導体装置の耐湿信頼性を向上させる。 ［００２５１表１の本発明品のＮｏ、７は次の図３によ
って形成したものである。 ［００２６］ 【表１】 ［００２７］図３は、前述と同様にＳｉチップ６をリー
ドフレーム１上にはんだ付し、エポキシ樹脂封止した後
にモリブデン酸水溶液にて浸漬処理した半導体装置の断
面図である。４２合金からなるリードフレーム１のイン
ナーリード部４とチップ搭載部３のみに部分的にＡｇめ
っきを施した後、チップボンディング、ワイヤボンディ
ングし樹脂封止したものを１０　ｇ／　ｌ　Ｎ　ａ２Ｍ
ｏｏ４（Ｉ）Ｈ４，６０℃）水溶液中で浸漬処理し、ア
ウタリード部５にＦｅＭｏＯ４，ＮｉＭｏＯ４，ＭｏＯ
２，ＭｏＯ３からなる混合化合物層１１を数百への厚さ
に形成させ、洗浄した。この化合物層１１がリードフレ
ーム１と樹脂９との界面での隙間腐食の防止に効果があ
る。本実施例における化合物層１１の厚さはアウタリー
ド部５をプリント基板にはんだ付の際に、はんだのフラ
ックスによって除去される程度の数百への厚さとするの
がよい。また、表１のＮｏ、８は４２合金からなるリー
ドフレームを用い、エポキシ樹脂中に３重量％のＮａ２
ＭｏＯ４を添加して図２に示す樹脂封止したものである
。 ［００２８］従来品として、無処理はリードフレームと
して４２合金をそのまま使用し、更に皮膜処理は一切施
されず、樹脂中への特別な添加剤は有しないものである
。また、Ｃｕめっきは４２合金に約３μｍの厚さのＣＵ
めっきを電気めっきによって形成したものである。 ［００２９］以上のようにして得た本発明品と従来品に
ついて以下の耐湿信頼性、ワイヤウェッジボンディング
性、アウタリードはんだ付性、耐熱衝撃性についての試
験を行い、その結果を表１に示す。 ［００３０１耐湿信頼性試験は１％ＮａＣ１にパッケー
ジを予浸漬した後、６５℃、９５％ＲＨの環境下で動作
させながら放置試験し、配線の断線寿命を測定した。 ［００３１］ワイヤボンデイング性は直径３０μｍのＡ
Ｕ線をリードフレームに超音波ウェッジボンディングし
て、ボンディング強度としてビール強度を測定した。は
んだ付性は樹脂封止したパッケージのアウタリードに、
２４０℃の６５％Ｐｂ−３５％Ｓｎはんだにデイプ法に
よりはんだ付し、ぬれ面積率を測定した。耐熱衝撃性は
樹脂封止したパッケージのアウタリードにレーザ加熱に
より４００℃に急加熱してパッケージの外観を観察して
評価した。 （００３２］耐湿性寿命として、本発明のＮｏ、１〜５
はいずれも２５０時間以上の寿命を有しており、従来の
部分Ａｇめっき品（Ｎｏ、６）の１００時間以下に比べ
て優れている。またＭｏ含有合金めっき処理を施した本
発明のリードフレーム（Ｎｏ、１〜６）のはんだ付性は
７０％以上で優れている。Ａｇめっきを施さない場合の
モリブデン酸塩水溶液中で処理したもの（Ｎｏ、５）と
同じようにしてリードフレーム全面を処理したものはボ
ンディング性とはんだ付性が若干低いが、Ｃｕめっきし
たものと同等の５０％以上である。一方、従来のＣｕを
全面めっきしたもの（Ｎｏ、　１０）は、耐湿性寿命が
向上するが、樹脂封止に伴うアウタリード部の酸化が生
じはんだ付性が本発明品である合金めっき品（Ｎｏ、１
〜６）に比べて低い。Ａｇめっきを施したものの従来品
のウェッジボンディングのビール強度は約１２．５ｇと
高く、本発明においてもＡｇめっきを施したものは同程
度の強度であった。しかし、Ａｇめっきを施さなくても
Ｓｎ及びＺｎを含むものはそれより若干低いもののｌ１
ｇ以上のビール強度を示した。 ［００３３１表２は、Ｃｕを合金成分として添加したリ
ードフレーム（Ｎｏ、　１１）及びＣｕベースのリード
フレーム（Ｎｏ、　１２）では熱衝撃によってリードフ
レームとＳｉチップとの間の熱応力が大きい為にパッケ
ージにクラックが発生するのに対し、熱膨張率が４２合
金と同じである本発明品（Ｎｏ、１）及び無処理（Ｎｏ
、９）ではクラックは発生しないことを示している。以
上のことから本発明になるリードフレーム及び半導体装
置は耐湿信頼性、ボンディング性、はんだ付性、耐熱衝
撃性に優れていることを示した。 ［００３４］
【表２】 ［００３５］ 実施例２ 図４は、実施例１と同様に形成したＭｏ−Ｎｉ−８ｎ合
金のめっき層を有する０、３ｍｍ厚さの４２合金板から
成形加工したリードフレームを用いた半導体装置の断面
図である。４２合金板の表面に合金めっき層２を形成さ
せた後、図２の形状に打ち抜きで成形加工したリードフ
レーム２を用いて半導体装置を作った。本実施例におい
ても同様にリードフレームの打ち抜き端面には合金めっ
き層２が形成されていないが、その端面自身は平面に比
較し面積が小さいので耐湿信頼性が向上する。 ［００３６］ 実施例３ 図５は本発明に係る４２合金からなるデュアルインライ
ン型パッケージ用リードフレームの他の例を示す平面図
（ａ）及びそれを用いた樹脂封止半導体パッケージの斜
視図（ｂ）である。図１と異なるのは、チップ搭載部を
有しないもので、半導体素子６上にインナーリード部４
を絶縁フィルムを介してアウターリード部５を露出させ
てエポキシ樹脂封止される。インナーリード部４と素子
６とは前者のウェッジボンディング、後者にはボールボ
ンディングされるが、素子６には中心部で接合される。 本実施例においても実施例１と同様に表１に示す合金層
、酸化皮膜、樹脂中への酸化剤の添加を設けることがで
きる。本実施例におけるリードフレーム構造はメモリ容
量として１６Ｍビット、６４Ｍビット或いは６４Ｍビッ
ト以上のマイクロプロセッサ、１０，０００ゲートを越
えるゲートアレイ用半導体パッケージにきわめて有効で
ある。 ［００３７］　この構造によれば、チップサイズとして
１００ｍｍ”以上の大型化してもリードフレームにおけ
る樹脂の封止部が十分な長さで固定できることから信頼
性の高い半導体パッケージが得られる。 ［００３８］ 実施例４ 図６は本発明のリードフレーム板１２の一例を示す平面
斜視図である。本実施例のリードフレームのベース金属
は実施例１と同じ４２％Ｎｉ−残Ｆｅからなる４２合金
板の０．３ｍｍの厚さを有するものである。本実施例で
はエツチングによって形成された所望の長さと所定の形
状を有するものである。本実施例ではインナーリード部
４とアウタリード部５及びチップと同じ平面形状を有す
るチップ搭載部３を有するものである。更に、このリー
ドフレーム１は複数のチップを搭載できるように形成さ
れ、チップ搭載、ワイヤボンディング等自動的に行われ
るようにリードフレームの移動を規則的に行わせるため
に送り機構のスプロケット１３が設けられている。チッ
プ搭載部３は１ケのリードフレーム板１２に対して１０
ケ設けたものである。 ［００３９］本実施例では用いられたリードフレーム板
１３は実施例１のＮｏ、２によって形成されたＮ　ｉ　
−Ｍ。 Ｓｎ合金めっき層を全面に設けたものである。この合金
めっき層は同様に他の組成のものについても設けること
ができることは勿論である。
【００４０】更に、リードフレーム板１３は形成加工前
に板材に合金めっき層を形成したものでもよく、そのも
のに成形加工してもよいので、単に４２合金のテープと
して本発明の合金めっき、化合物皮膜を設けたものでも
よい。 ［００４１１図６と同様に、図５（ａ）のリードフレー
ム板を形成した。この場合も図６と同様にスプロケット
が設けられ、前述と同様に成形加工前又は成形加工後に
そのものに全面に皮膜が形成される。 ［００４２］ 実施例５ 図７は本発明の一実施例を示すスモールアウトラインパ
ッケージの斜視図及び図８は同じく本発明の一実施例を
示すプラスチックリーデツドチップキャリアの斜視図で
ある。これらの実施例に係るリードフレーム１として実
施例３及び４と同様にチップ搭載部を有するものと有し
ないものについて皮膜を形成したものである。本実施例
においても同様に封止樹脂に対する耐隙間腐食及びはん
だ付性がともに優れたものが得られた。 ［００４３］ 実施例６ 図９はプリント基板１５に本発明に係るリードフレーム
を用いて表面実装した表面実装型パッケージの断面図、
図１０は同じくプリント基板１５に本発明に係るリード
フレームを用いて実装したリード挿入型パッケージの断
面図である。本発明に係るパッケージは実施例１〜５に
記載のものがいずれも適用される。特に、チップサイズ
として１００ｍｍ２以上の大容量のものに適用すること
によってより高い性能が得られる。更に、実施例３に示
す容量のメモリ素子、マイクロプロセッサ、ゲートアレ
イを用いることにより、超小型のパーソナルコンピュー
タ、銀行端末用等の中小型コンピュータが得られる。 ［００４４］
【発明の効果】本発明は、以上説明したようにＦｅ−Ｎ
ｉ系合金リードフレームの表面にＭｏ等の責な金属とは
んだ付性の高い金属との合金層あるいは化合物層を形成
することによりリードフレームと樹脂との界面における
隙間腐食を防止し耐湿信頼性の高い半導体パッケージを
得ることができる。また本発明の表面処理はＦｅ−Ｎｉ
合金の有する低い熱膨張率に影響を与えないので、チッ
プサイズとして１００ｍｍ”以上の大型チップを搭載し
た半導体パッケージが実装できる。その結果、超小型の
パーソナルコンピュータ、銀行端末等に用いられる中小
型コンピュータとして超小型のものを得ることができる
。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの平面図。
【図２】本発明に係る半導体パッケージの断面図（ａ）
及び斜視図（ｂ）。
【図３】本発明の他の実施例の半導体パッケージの断面
図。
【図４】本発明の他の実施例の半導体パッケージの断面
図。
【図５】本発明の他の実施例のリードフレームの平面図
（ａ）及びそれを用いた半導体パッケージの斜視図（ｂ
）。
【図６】本発明に係るリードフレーム板の斜視図。
【図７】本発明に係る他の実施例の半導体パッケージの
斜視図。
【図８】本発明の他の実施例の半導体パッケージの斜視
図。
【図９】本発明に係る半導体パッケージをプリント基板
に搭載した表面実装型パッケージの断面図。
【図１０】本発明に係る半導体パッケージをプリント基
板に搭載したリード挿入型実装パッケージの断面図。
【符号の説明】
■・・・リードフレーム、２・・・合金めっき層、３・
・・チップ搭載部、４・・・インナーリード部、５・・
・アウタリード部、６・・・半導体素子、７・・・はん
だ、８・・・金属ワイヤ、９・・・樹脂、１０・・・Ａ
ｇめっき層、１１・・・混合化合物層、１２・・・リー
ドフレーム板、１３・・・スプロケット、１４・・・メ
タライズ層、１５・・・プリント基板、１６・・・半導
体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図８】
【図６】
【図５】
【図７】
【図９】
【図１０】

Claims (1)

  1. 【特許請求の範囲】 【請求項１】半導体素子と、該半導体素子の電気信号を
    入力又は出力するリードフレームと、前記半導体素子を
    大気より遮断する樹脂封止部材とを備えた半導体パッケ
    ージにおいて、前記リードフレームはそのベース金属の
    はんだ濡れ性と同等又はそれより高い濡れ性を有する皮
    膜が形成されるとともに、該皮膜は前記ベース金属の腐
    食電位より若干高く、前記樹脂による腐食より前記ベー
    ス金属を保護することを特徴とする半導体パッケージ。 【請求項２】半導体素子と、該半導体素子の電気信号を
    入力又は出力し、Ｆｅ−Ｎｉ系合金よりなるリードフレ
    ームと、前記半導体素子を大気より遮断する樹脂封止部
    材とを備えた半導体パッケージにおいて、前記リードフ
    レームはＮｉより責な第１の金属と、前記リードフレー
    ムのベース金属のはんだ濡れ性と同等又はそれより優れ
    ている第２の金属との合金層を有し、該合金層は前記ベ
    ース金属の腐食電位より若干高い腐食電位を有すること
    を特徴とする半導体パッケージ。 【請求項３】半導体素子と、該半導体素子の電気信号を
    外部に導き出すリードフレームと、前記半導体素子を大
    気より遮断する樹脂封止部材とを備えた半導体パッケー
    ジにおいて、前記リードフレームはＭｏ、　Ｗ、　Ａｕ
    、　Ａｇ、　Ｃｕ、　Ｐｔ、　Ｐｄ、　Ｃｒ、　Ｒｈ、
    　Ｒｕ、　　Ｉ　ｒ及びＯ８の少なくとも１種の第１の
    金属と、Ｆｅ、Ｎｉ及びＣＯの少なくとも１種の第２の
    金属との合金層を有し、該合金層中の前記第１の金属は
    ３０重量％以下であることを特徴とする半導体パッケー
    ジ。 【請求項４】半導体素子と、該半導体素子の電気信号を
    外部に導き出すリードフレームと、前記半導体素子を大
    気より遮断する樹脂封止部材とを備えた半導体パッケー
    ジにおいて、前記リードフレームはＭｏ、Ｗ及びＣｒの
    少なくとも１種と前記リードフレームのベース金属との
    複合酸化物からなる酸化膜を有することを特徴とする半
    導体パッケージ。 【請求項５】半導体素子と、該半導体素子の電気信号を
    外部に導き出すリードフレームと、前記半導体素子を大
    気より遮断する樹脂封止部材とを備えた半導体パッケー
    ジにおいて、前記樹脂封止部材は該リードフレーム表面
    に前記樹脂による腐食に対して保護性を有する保護膜を
    形成する化合物を含むことを特徴とする半導体パッケー
    ジ。 【請求項６】ベース金属表面に樹脂による腐食に対する
    耐食性が前記ベース金属より優れ、且つ前記ベース金属
    のはんだ濡れ性より優れている皮膜を有し、該皮膜は前
    記ベース金属の腐食電位より若干高い腐食電位を有する
    ことを特徴とするリードフレーム。 【請求項７］Ｆｅ−Ｎｉ系合金よりなるベース金属表面
    に、Ｎｉより責な第１の金属と前記ベース金属のはんだ
    濡れ性と同等又はそれより優れている第２の金属との合
    金層を有し、該合金層は前記ベース金属の腐食電位より
    若干高い腐食電位を有することを特徴とするリードフレ
    ーム。 【請求項８】ベース金属表面に、Ｍｏ、　Ｗ、　Ａｕ、
    　Ａｇ、　Ｃｒ、　Ｃｕ、　Ｐｔ、　Ｐｄ、　Ｒｈ、　
    Ｒｕ、　　Ｉ　ｒ及びＯ８の少なくとも１種の第１の金
    属と、Ｆｅ、Ｃｏ及びＮｉの少なくとも１種の第２の金
    属との合金層を有し、該合金層中の前記第１の金属は３
    ０重重電以下であることを特徴とするリードフレーム。 【請求項９】ベース金属薄板全表面に樹脂による腐食に
    対する耐食性が前記ベース金属より優れ、且つ前記ベー
    ス金属のはんだ濡れ性と同等又はそれより優れている皮
    膜を有し、該皮膜は前記ベース金属の腐食電位より若干
    高い腐食電位を有することを特徴とするリードフレーム
    用テープ。 【請求項１０】複数の半導体素子が搭載できるように所
    望の形状に加工されたベース金属薄板よりなり、該加工
    された前記ベース金属板上に前記半導体素子を自動的に
    組立てて半導体装置を形成できるように送り機構が設け
    られているリードフレームにおいて、前記ベース金属全
    表面に樹脂による腐食に対する耐食性が前記ベース金属
    より優れ、且つ前記ベース金属のはんだ濡れ性と同等又
    はそれより優れている皮膜を有し、該皮膜は前記ベース
    金属の腐食電位より若干高い腐食電位を有することを特
    徴とするリードフレーム。 【請求項１１】ベース金属表面に、Ｍｏ、　Ｗ、　Ａｕ
    、　Ａｇ、　Ｃｒ、　Ｃｕ、　Ｐｔ、　Ｐｄ、　Ｒｈ、
    　Ｒｕ、　　Ｉ　ｒ及びＯ８の少なくとも１種の第１の
    金属と、Ｆｅ、Ｎｉ及びＣＯの少なくとも１種の第２の
    金属と、Ｓｎ及びＺｎの少なくとも１種の第３の金属と
    の合金層を有し、前記第１の金属は３０重重電以下、前
    記第３の金属は３０重量％以下及び前記第２の金属は残
    部であることを特徴とするリードフレーム。
JP3029841A 1990-02-26 1991-02-25 半導体パッケージ及びそれに用いるリードフレーム Expired - Lifetime JP2570911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3029841A JP2570911B2 (ja) 1990-02-26 1991-02-25 半導体パッケージ及びそれに用いるリードフレーム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4246690 1990-02-26
JP2-42466 1990-02-26
JP3029841A JP2570911B2 (ja) 1990-02-26 1991-02-25 半導体パッケージ及びそれに用いるリードフレーム

Publications (2)

Publication Number Publication Date
JPH04211153A true JPH04211153A (ja) 1992-08-03
JP2570911B2 JP2570911B2 (ja) 1997-01-16

Family

ID=26368098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3029841A Expired - Lifetime JP2570911B2 (ja) 1990-02-26 1991-02-25 半導体パッケージ及びそれに用いるリードフレーム

Country Status (1)

Country Link
JP (1) JP2570911B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125106A (ja) * 1994-10-28 1996-05-17 Sharp Corp 樹脂封止型半導体装置及びその製造方法
US5635764A (en) * 1992-12-10 1997-06-03 Nippondenso Co., Ltd. Surface treated structure for solder joint
WO1997031394A1 (en) * 1996-02-22 1997-08-28 Nitto Denko Corporation Semiconductor device and method for manufacturing the same
WO2018047913A1 (ja) * 2016-09-12 2018-03-15 株式会社デンソー 半導体装置
JP2018046276A (ja) * 2016-09-12 2018-03-22 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPS61140160A (ja) * 1984-12-12 1986-06-27 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS632358A (ja) * 1986-06-16 1988-01-07 テキサス　インスツルメンツ　インコ−ポレイテツド リ−ドフレ−ムとそのめっき方法
JPS6349382A (ja) * 1986-08-18 1988-03-02 Nippon Kokan Kk <Nkk> 拡散接合用インサ−ト材
JPH0242753A (ja) * 1988-03-28 1990-02-13 Texas Instr Inc <Ti> 耐食性リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPS61140160A (ja) * 1984-12-12 1986-06-27 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS632358A (ja) * 1986-06-16 1988-01-07 テキサス　インスツルメンツ　インコ−ポレイテツド リ−ドフレ−ムとそのめっき方法
JPS6349382A (ja) * 1986-08-18 1988-03-02 Nippon Kokan Kk <Nkk> 拡散接合用インサ−ト材
JPH0242753A (ja) * 1988-03-28 1990-02-13 Texas Instr Inc <Ti> 耐食性リードフレーム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635764A (en) * 1992-12-10 1997-06-03 Nippondenso Co., Ltd. Surface treated structure for solder joint
JPH08125106A (ja) * 1994-10-28 1996-05-17 Sharp Corp 樹脂封止型半導体装置及びその製造方法
WO1997031394A1 (en) * 1996-02-22 1997-08-28 Nitto Denko Corporation Semiconductor device and method for manufacturing the same
US6144108A (en) * 1996-02-22 2000-11-07 Nitto Denko Corporation Semiconductor device and method of fabricating the same
WO2018047913A1 (ja) * 2016-09-12 2018-03-15 株式会社デンソー 半導体装置
JP2018046276A (ja) * 2016-09-12 2018-03-22 株式会社デンソー 半導体装置
CN109690765A (zh) * 2016-09-12 2019-04-26 株式会社电装 半导体装置
CN109690765B (zh) * 2016-09-12 2023-05-09 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP2570911B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
US5221859A (en) Lead frame for semiconductor device
CA1219104A (en) Copper alloys for suppressing growth of cu-al intermetallic compounds
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2003197847A (ja) 半導体装置およびその製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
EP2799181B1 (en) Sn-Cu-Al-Ti BASED LEAD-FREE SOLDER ALLOY
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPH04211153A (ja) 半導体パッケージ及びそれに用いるリードフレーム
JPH07326701A (ja) 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路
JPS63187654A (ja) 電子部品用リ−ドフレ−ム
JPH03255637A (ja) ダイボンディング用半田
KR100512811B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP3481448B2 (ja) リードフレーム
JPH11251503A (ja) 電子部品およびその製造方法
JPH09252070A (ja) リードフレーム、及びそれを用いた半導体装置
JPS63304654A (ja) リ−ドフレ−ム
JPS59149042A (ja) 半導体用リ−ドフレ−ム
JPH08274242A (ja) 半導体装置とその製造方法
JP3454667B2 (ja) Ｌｏｃ型リ−ドフレ−ム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPS6240753A (ja) 半導体リ−ドフレ−ム
JP2000280066A (ja) 非鉛系接合部材の形成方法
KR100691338B1 (ko) 반도체장치 제조용 리드프레임