JPH08274242A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH08274242A JPH08274242A JP7071986A JP7198695A JPH08274242A JP H08274242 A JPH08274242 A JP H08274242A JP 7071986 A JP7071986 A JP 7071986A JP 7198695 A JP7198695 A JP 7198695A JP H08274242 A JPH08274242 A JP H08274242A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- protective film
- plating
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Composite Materials (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Preventing Corrosion Or Incrustation Of Metals (AREA)
Abstract
(57)【要約】
【目的】 半田レスの外装メッキを提供すると共に、電
池腐食を完全に防止することができる半導体装置を提供
する。 【構成】外部接続リード１２を切断後、トリアジンジチ
オール類からなる有機化合物の水溶液に浸すことによ
り、外部接続リード１２のベース金属１３の表面に外部
接続リード１２の切断端面１６を含め保護膜１５を形成
し、ベース金属の表面を被覆する。
池腐食を完全に防止することができる半導体装置を提供
する。 【構成】外部接続リード１２を切断後、トリアジンジチ
オール類からなる有機化合物の水溶液に浸すことによ
り、外部接続リード１２のベース金属１３の表面に外部
接続リード１２の切断端面１６を含め保護膜１５を形成
し、ベース金属の表面を被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、特にリードフレームの
半田メッキを廃止した半導体装置とその製造方法に関す
る。
半田メッキを廃止した半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】集積回路のリードフレームに対しては、
半導体チップの接着性、及びボンディングワイヤの接着
性を円滑に行うために、表面に内装メッキとしての金メ
ッキまたは銀メッキを施すことが多い。上記の内装メッ
キに対し、樹脂モールド後に樹脂の外部に導出されたリ
ードに対して行うメッキを外装メッキと言う（リードフ
ィニッシュとも言う）。外装メッキは半導体装置を実装
する際に実装基板の接続端子とリードとの電気的接続を
容易ならしめる目的で施すもので、材料としては安価で
信頼性の高い半田が多用されている。
半導体チップの接着性、及びボンディングワイヤの接着
性を円滑に行うために、表面に内装メッキとしての金メ
ッキまたは銀メッキを施すことが多い。上記の内装メッ
キに対し、樹脂モールド後に樹脂の外部に導出されたリ
ードに対して行うメッキを外装メッキと言う（リードフ
ィニッシュとも言う）。外装メッキは半導体装置を実装
する際に実装基板の接続端子とリードとの電気的接続を
容易ならしめる目的で施すもので、材料としては安価で
信頼性の高い半田が多用されている。
【０００３】ところで、近年環境問題が急浮上している
ことから、半田に含まれる鉛もその対象となりつつあ
る。従って半導体装置製造の分野においても、半田レス
の外装メッキを実現することが急務になりつつある。こ
の事情を受け、半田にとって代わる外装メッキ材料とし
て、その耐食性と信頼性の点で、Ａｕ、Ａｇ、Ｐｄ等の
貴金属類が注目されている。特にＰｄはＡｕに比較して
コストが安く、Ａｇマイグレーションの心配がない等の
優れた特徴を有するので、現在多様の手法が検討されて
いるものである（たとえば、特公昭６３ー４９３８２
号）。
ことから、半田に含まれる鉛もその対象となりつつあ
る。従って半導体装置製造の分野においても、半田レス
の外装メッキを実現することが急務になりつつある。こ
の事情を受け、半田にとって代わる外装メッキ材料とし
て、その耐食性と信頼性の点で、Ａｕ、Ａｇ、Ｐｄ等の
貴金属類が注目されている。特にＰｄはＡｕに比較して
コストが安く、Ａｇマイグレーションの心配がない等の
優れた特徴を有するので、現在多様の手法が検討されて
いるものである（たとえば、特公昭６３ー４９３８２
号）。
【０００４】図５を参照して、特公昭６３ー４９３８２
号に記載の技術は、リードフレームのベース金属１（銅
又は４２アロイ）の表面に３〜５μのニッケルメッキ層
２を介して０．１〜０．２μのパラジウムメッキ層３を
形成するものである。パラジウムＰｄは貴金属類に属
し、他のメッキ析出金属に比べて析出金属粒子３ａの粒
径が大きく、金属粒子３ａ間の隙間が大きい。このこと
は、水分が粒子間に進入しやすく、ベース金属１に到達
しやすい事を意味する。水分がベース金属１に到達した
時点でベース金属１とパラジウムメッキ層３との間で局
部電池を形成し、電気化学的腐食を発生させることにな
る。そこで、ベース金属１とパラジウムメッキ層３との
間に両者の中間の電気化学的ポテンシャルを持つニッケ
ルメッキ層２を介在させ、電気化学的腐食の進行を実用
上差し支えのない範囲に抑えている。
号に記載の技術は、リードフレームのベース金属１（銅
又は４２アロイ）の表面に３〜５μのニッケルメッキ層
２を介して０．１〜０．２μのパラジウムメッキ層３を
形成するものである。パラジウムＰｄは貴金属類に属
し、他のメッキ析出金属に比べて析出金属粒子３ａの粒
径が大きく、金属粒子３ａ間の隙間が大きい。このこと
は、水分が粒子間に進入しやすく、ベース金属１に到達
しやすい事を意味する。水分がベース金属１に到達した
時点でベース金属１とパラジウムメッキ層３との間で局
部電池を形成し、電気化学的腐食を発生させることにな
る。そこで、ベース金属１とパラジウムメッキ層３との
間に両者の中間の電気化学的ポテンシャルを持つニッケ
ルメッキ層２を介在させ、電気化学的腐食の進行を実用
上差し支えのない範囲に抑えている。
【０００５】
【発明が解決しようとする課題】しかしながら、半田メ
ッキにしろＰｄメッキにしろ、いずれも重金属類を金属
塩として溶解させたメッキ槽にリードを浸漬した後、水
洗処理を伴うものであるから、水洗処理後の排水には重
金属が含まれており、該排水に含まれる重金属の濃度は
規制を受けている。近年の環境問題からこの基準は益々
厳しくなっており、該規制値をクリアするためには莫大
な設備投資が必要であるという欠点がある。
ッキにしろＰｄメッキにしろ、いずれも重金属類を金属
塩として溶解させたメッキ槽にリードを浸漬した後、水
洗処理を伴うものであるから、水洗処理後の排水には重
金属が含まれており、該排水に含まれる重金属の濃度は
規制を受けている。近年の環境問題からこの基準は益々
厳しくなっており、該規制値をクリアするためには莫大
な設備投資が必要であるという欠点がある。
【０００６】また、金属メッキを行うことはそれだけコ
スト高になり、製品のデリバリが長くなる欠点を持って
いた。
スト高になり、製品のデリバリが長くなる欠点を持って
いた。
【０００７】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、ベース金属表面に金属と共有結
合する極性基を有する有機化合物からなる保護膜を形成
することにより、リードフィニッシュとしての金属メッ
キを廃止した半導体装置とその製造方法を提供するもの
である。
に鑑みなされたもので、ベース金属表面に金属と共有結
合する極性基を有する有機化合物からなる保護膜を形成
することにより、リードフィニッシュとしての金属メッ
キを廃止した半導体装置とその製造方法を提供するもの
である。
【０００８】
【作用】本発明によれば、保護膜がベース金属の表面と
結合して安定なバリアを構成するので、ベース金属への
水分の進入を防止でき、異種金属接合がないので、局部
電池の発生もない。
結合して安定なバリアを構成するので、ベース金属への
水分の進入を防止でき、異種金属接合がないので、局部
電池の発生もない。
【０００９】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はＱＦＰ型の半導体装置を示す
斜視図である。装置本体のモールド樹脂１１内部には半
導体チップが封止してあり、樹脂１１内部において半導
体チップの電極と内部リードとが金ワイヤでワイヤボン
ドされ、前記内部リードから連続するリードが外部接続
リード１２として樹脂１１の側面から外部に導出され、
外部接続リード１２は表面実装用のＺ字型形状にリード
フォーミングされている。外部接続リード１２が実装基
板表面に形成されたプリント配線に半田付けされて固
定、および回路間接続がなされる。
ら詳細に説明する。図１はＱＦＰ型の半導体装置を示す
斜視図である。装置本体のモールド樹脂１１内部には半
導体チップが封止してあり、樹脂１１内部において半導
体チップの電極と内部リードとが金ワイヤでワイヤボン
ドされ、前記内部リードから連続するリードが外部接続
リード１２として樹脂１１の側面から外部に導出され、
外部接続リード１２は表面実装用のＺ字型形状にリード
フォーミングされている。外部接続リード１２が実装基
板表面に形成されたプリント配線に半田付けされて固
定、および回路間接続がなされる。
【００１０】図２（Ａ）はリード１２表面の断面図であ
る。リード１２のベース金属１３は、放熱特性に優れた
銅又は銅合金か、微細加工性に優れ多ピン又は表面実装
用に多用される鉄系の合金（４２アロイなど）からな
る。ベース金属１３の表面は本発明の特徴となる保護膜
１５が被覆する。保護膜１５は、ベース金属１３を外気
から遮断する。保護膜１５の膜厚は１０００オングスト
ローム以下で、実用上、５０〜１００オングストローム
あればベース金属１３を密閉できる。保護膜１４の素材
については後述する。
る。リード１２のベース金属１３は、放熱特性に優れた
銅又は銅合金か、微細加工性に優れ多ピン又は表面実装
用に多用される鉄系の合金（４２アロイなど）からな
る。ベース金属１３の表面は本発明の特徴となる保護膜
１５が被覆する。保護膜１５は、ベース金属１３を外気
から遮断する。保護膜１５の膜厚は１０００オングスト
ローム以下で、実用上、５０〜１００オングストローム
あればベース金属１３を密閉できる。保護膜１４の素材
については後述する。
【００１１】図２（Ｂ）はリード１２の先端部分を示す
斜視図である。外部接続リード１２は、リードフレーム
の枠体から切断されるので、その端面１６に素材が露出
するが、本発明の装置は、切断端面１６をも保護膜１５
で被覆する。以下、本発明による半導体装置の製造方法
を説明する。先ず図３に示すようなリードフレームを準
備する。同図は一例としてＱＦＰ（クァッド・フラット
・パッケージ）型半導体装置に使用されるリードフレー
ムを示す。ＤＩＰ型、ＳＩＰ型のリードフレームでも良
い。リードフレームは、一定厚みの板状材料をエッチン
グ又は打ち抜き加工することにより所望形状のパターン
に形成したものである。材料は上記したように銅または
鉄系の合金である。このリードフレームは、半導体チッ
プを固着するためのタブ部１７と、チップと外部との電
気的接続をとるためのリード１２群と、これらを保持す
るための枠体１８、およびタブ部１７を枠体１８に保持
するための吊りリード１９からなる。尚、図３ではリー
ドフレームの一部しか図示していないが、実際は図３と
同じパターンが複数個並列に形成された短冊状のフレー
ムである。
斜視図である。外部接続リード１２は、リードフレーム
の枠体から切断されるので、その端面１６に素材が露出
するが、本発明の装置は、切断端面１６をも保護膜１５
で被覆する。以下、本発明による半導体装置の製造方法
を説明する。先ず図３に示すようなリードフレームを準
備する。同図は一例としてＱＦＰ（クァッド・フラット
・パッケージ）型半導体装置に使用されるリードフレー
ムを示す。ＤＩＰ型、ＳＩＰ型のリードフレームでも良
い。リードフレームは、一定厚みの板状材料をエッチン
グ又は打ち抜き加工することにより所望形状のパターン
に形成したものである。材料は上記したように銅または
鉄系の合金である。このリードフレームは、半導体チッ
プを固着するためのタブ部１７と、チップと外部との電
気的接続をとるためのリード１２群と、これらを保持す
るための枠体１８、およびタブ部１７を枠体１８に保持
するための吊りリード１９からなる。尚、図３ではリー
ドフレームの一部しか図示していないが、実際は図３と
同じパターンが複数個並列に形成された短冊状のフレー
ムである。
【００１２】続いて、図４Ａに示すように、金属メッキ
を施してリードフレーム表面のダイボンド及びワイヤボ
ンド用の領域に内装メッキ２０を施す。内装メッキ２０
は、図４の図示一点鎖線２１で示すように、半導体チッ
プを搭載するタブ部１７と、タブ部１７に近接するリー
ド１２の先端部を含むワイヤボンディングエリアの表面
である。メッキ材料は、Ａｕ、Ａｇ等の貴金属類であ
る。この内装メッキ２０は半導体チップとタブ部１７と
の電気的接続を容易ならしめるほか、半導体チップ表面
の接続パッドとリード１２の先端部とをワイヤボンディ
ングする際の電気的接続を容易ならしめるものである。
尚、素材との密着性その他により、前記ボンディングエ
リアに下地金属として部分的なＮｉメッキ等を施してか
ら前記貴金属メッキを施しても良い。
を施してリードフレーム表面のダイボンド及びワイヤボ
ンド用の領域に内装メッキ２０を施す。内装メッキ２０
は、図４の図示一点鎖線２１で示すように、半導体チッ
プを搭載するタブ部１７と、タブ部１７に近接するリー
ド１２の先端部を含むワイヤボンディングエリアの表面
である。メッキ材料は、Ａｕ、Ａｇ等の貴金属類であ
る。この内装メッキ２０は半導体チップとタブ部１７と
の電気的接続を容易ならしめるほか、半導体チップ表面
の接続パッドとリード１２の先端部とをワイヤボンディ
ングする際の電気的接続を容易ならしめるものである。
尚、素材との密着性その他により、前記ボンディングエ
リアに下地金属として部分的なＮｉメッキ等を施してか
ら前記貴金属メッキを施しても良い。
【００１３】以上がリードフレームの製造フローであ
る。以降は、半導体装置の製造フローになる。図５Ｂを
参照して、先ず半導体チップ２２をタブ部１７に固着す
るダイボンド工程を行う。タブ部１７上にＡｇペースト
等のソルダ材料を供給し、タブ部１７を加熱しつつ半導
体チップ２２を載置し、これを固着する。
る。以降は、半導体装置の製造フローになる。図５Ｂを
参照して、先ず半導体チップ２２をタブ部１７に固着す
るダイボンド工程を行う。タブ部１７上にＡｇペースト
等のソルダ材料を供給し、タブ部１７を加熱しつつ半導
体チップ２２を載置し、これを固着する。
【００１４】続いて、固着した半導体チップ２２上のボ
ンディングパッドとリード１２とを接続するワイヤボン
ド工程を行う。Ａｕ、Ａｌなどの金属細線２３により前
記ボンディングパッドとリードの先端部を各々接続す
る。図５Ｃを参照して、固着した半導体チップ２２を含
む主要部を熱硬化性樹脂２４で封止するモールド工程を
行う。リードフレームをモールド金型にセットし、図４
の図示一点鎖線２５の部分を樹脂２４で封止する。内装
メッキ２０部分は樹脂２４の内部に封止される。
ンディングパッドとリード１２とを接続するワイヤボン
ド工程を行う。Ａｕ、Ａｌなどの金属細線２３により前
記ボンディングパッドとリードの先端部を各々接続す
る。図５Ｃを参照して、固着した半導体チップ２２を含
む主要部を熱硬化性樹脂２４で封止するモールド工程を
行う。リードフレームをモールド金型にセットし、図４
の図示一点鎖線２５の部分を樹脂２４で封止する。内装
メッキ２０部分は樹脂２４の内部に封止される。
【００１５】図５Ｄを参照して、リード１２を枠体１８
から切断して樹脂モールドした半導体装置本体を個々に
分離し、外部接続リード１２の形状を整えるカットベン
ド工程を行う。本実施例ではリード１２をＺ字型の形状
にリードフォーミングして表面実装型の半導体装置とす
る。図５Ｅを参照して、樹脂２４の側面から外部に導出
された外部接続リード１２を、溶媒として水を用いた有
機化合物の槽に数秒〜数十秒浸すことによってパラジウ
ムメッキ層１４の表面に膜厚５０〜１０００オングスト
ロームの保護膜１５を形成する。溶液としては１００Ｐ
ＰＭ〜０．５重量％のものを用いることができるが、濃
度の制御性などを考慮すると、０．１〜０．５重量％の
ものが適当である。液温は室温（１５〜４０℃）であ
る。そして、保護膜１５がリードフィニッシュとなる。
から切断して樹脂モールドした半導体装置本体を個々に
分離し、外部接続リード１２の形状を整えるカットベン
ド工程を行う。本実施例ではリード１２をＺ字型の形状
にリードフォーミングして表面実装型の半導体装置とす
る。図５Ｅを参照して、樹脂２４の側面から外部に導出
された外部接続リード１２を、溶媒として水を用いた有
機化合物の槽に数秒〜数十秒浸すことによってパラジウ
ムメッキ層１４の表面に膜厚５０〜１０００オングスト
ロームの保護膜１５を形成する。溶液としては１００Ｐ
ＰＭ〜０．５重量％のものを用いることができるが、濃
度の制御性などを考慮すると、０．１〜０．５重量％の
ものが適当である。液温は室温（１５〜４０℃）であ
る。そして、保護膜１５がリードフィニッシュとなる。
【００１６】その後、試験測定工程を行って組立工程が
終了する。上記本発明の製造方法によれば、ベース金属
１３の表面を保護膜１５が密閉する。保護膜１５は、電
気陰性度の大きなＮ、Ｏ、Ｐ、Ｓ、等を含有した有機化
合物であり、Ｎ、Ｏ、Ｐ、Ｓ、等が極性基（親水基）を
形成し、該極性基の孤立電子対が金属表面の電子と共有
結合するものである。そして保護膜１５がベース金属１
３の表面に安定なバリアを形成し、バリアの外側には非
極性基（疎水基）が露出して、電解質やその溶媒となる
水分の進入を阻止する。他にベース金属１３と局部電池
を形成する金属がないので、局部電池の発生を防止でき
る。しかもリード１２のカットベンド工程の後に保護膜
１５で被覆するので、リード１２の切断端面１６を含
み、ベース金属１３の腐食を完全に防止することができ
る。
終了する。上記本発明の製造方法によれば、ベース金属
１３の表面を保護膜１５が密閉する。保護膜１５は、電
気陰性度の大きなＮ、Ｏ、Ｐ、Ｓ、等を含有した有機化
合物であり、Ｎ、Ｏ、Ｐ、Ｓ、等が極性基（親水基）を
形成し、該極性基の孤立電子対が金属表面の電子と共有
結合するものである。そして保護膜１５がベース金属１
３の表面に安定なバリアを形成し、バリアの外側には非
極性基（疎水基）が露出して、電解質やその溶媒となる
水分の進入を阻止する。他にベース金属１３と局部電池
を形成する金属がないので、局部電池の発生を防止でき
る。しかもリード１２のカットベンド工程の後に保護膜
１５で被覆するので、リード１２の切断端面１６を含
み、ベース金属１３の腐食を完全に防止することができ
る。
【００１７】ところで、半導体装置のリード１２に求め
られる特性としては、上記のような耐腐食性の他に、半
導体装置をプリント基板などに実装する為の半田付け工
程における半田濡れ性を満足することが必要不可欠であ
る。また、環境問題にも対応した方が良い。半田付け工
程は、リード１２を含め半導体装置をあらかじめ１５０
〜１８０℃程度にプリヒートしておき、あらかじめ半田
材料を乗せたプリント配線に当接した後、前記半田材料
に半田溶解温度である２４０℃程度の熱処理を与えるこ
とにより、リード１２とプリント配線との半田付けを行
うものである。そのため保護膜１５としては、前記プリ
ヒートの温度に耐えること、即ち沸点が２００℃以上で
あることが望まれる。また、保護膜１５のコーティング
工程及び洗浄工程に溶媒として水を用いることができる
水溶性であれば、環境問題への対応も容易である。この
ような特性を満足すべき有機化合物としては、イミノ基
−ＮＨ−を持つアミン類、メルカプト基−ＳＨを持つチ
オール類が有力である。このほかにイミダゾール類、ト
リアゾール類、インドール類、ベンズアミジン類を用い
ることができる。
られる特性としては、上記のような耐腐食性の他に、半
導体装置をプリント基板などに実装する為の半田付け工
程における半田濡れ性を満足することが必要不可欠であ
る。また、環境問題にも対応した方が良い。半田付け工
程は、リード１２を含め半導体装置をあらかじめ１５０
〜１８０℃程度にプリヒートしておき、あらかじめ半田
材料を乗せたプリント配線に当接した後、前記半田材料
に半田溶解温度である２４０℃程度の熱処理を与えるこ
とにより、リード１２とプリント配線との半田付けを行
うものである。そのため保護膜１５としては、前記プリ
ヒートの温度に耐えること、即ち沸点が２００℃以上で
あることが望まれる。また、保護膜１５のコーティング
工程及び洗浄工程に溶媒として水を用いることができる
水溶性であれば、環境問題への対応も容易である。この
ような特性を満足すべき有機化合物としては、イミノ基
−ＮＨ−を持つアミン類、メルカプト基−ＳＨを持つチ
オール類が有力である。このほかにイミダゾール類、ト
リアゾール類、インドール類、ベンズアミジン類を用い
ることができる。
【００１８】一例として、保護膜１５として化０２で表
されるトリアジンジチオール類を用いた半導体装置の耐
食性試験の結果を図６に示す。
されるトリアジンジチオール類を用いた半導体装置の耐
食性試験の結果を図６に示す。
【化０２】 尚、化０２で示したトリアジンジチオール類でいえば、
ＨＳとＳＮａが極性基となり、置換基Ｒが非極性基とな
る。
ＨＳとＳＮａが極性基となり、置換基Ｒが非極性基とな
る。
【００１９】図６中、試料Ａは銅フレームに膜厚５μの
半田メッキを施したもの、試料Ｂは貴金属メッキとして
膜厚０．２μのＰｄメッキを施したもの、試料Ｃは試料
Ｂの表面に封孔剤処理（保護膜形成）を行ったもの、試
料Ｄは本発明品となる銅フレームに直接封孔剤処理を行
ったもの、試料Ｅは銅フレームの素材のままのもの、試
料Ｆは４２アロイフレームに貴金属メッキとして膜厚
０．２μのＰｄメッキを施したもの、試料Ｇは試料Ｆに
封孔剤処理を行ったもの、試料Ｈは４２アロイフレーム
に直接封孔剤処理を行ったものを各々示す。封孔剤処理
は、トリアジンジオールが０．１重量％の水溶液にリー
ド１２を２０秒間浸した後水洗処理を行ったものであ
る。試験方法は２４時間の塩水噴霧試験と５時間の亜硫
酸ガス試験である。
半田メッキを施したもの、試料Ｂは貴金属メッキとして
膜厚０．２μのＰｄメッキを施したもの、試料Ｃは試料
Ｂの表面に封孔剤処理（保護膜形成）を行ったもの、試
料Ｄは本発明品となる銅フレームに直接封孔剤処理を行
ったもの、試料Ｅは銅フレームの素材のままのもの、試
料Ｆは４２アロイフレームに貴金属メッキとして膜厚
０．２μのＰｄメッキを施したもの、試料Ｇは試料Ｆに
封孔剤処理を行ったもの、試料Ｈは４２アロイフレーム
に直接封孔剤処理を行ったものを各々示す。封孔剤処理
は、トリアジンジオールが０．１重量％の水溶液にリー
ド１２を２０秒間浸した後水洗処理を行ったものであ
る。試験方法は２４時間の塩水噴霧試験と５時間の亜硫
酸ガス試験である。
【００２０】貴金属メッキが露出する試料Ｂと試料Ｆ
は、塩水噴霧試験において数時間で表面の変色が見ら
れ、短時間の耐食性しか示さなかった。これに封孔剤処
理を行った試料Ｃと試料Ｇは、貴金属メッキの膜圧が同
じに関わらず良好な結果を得ている。そして、貴金属メ
ッキを廃止してベース金属１３表面に直接封孔剤処理を
行った試料Ｄと試料Ｈは、どちらの試験においても、そ
してベース金属１３が銅、鉄に関わらず、半田メッキ処
理品と同等の耐食性を示した。
は、塩水噴霧試験において数時間で表面の変色が見ら
れ、短時間の耐食性しか示さなかった。これに封孔剤処
理を行った試料Ｃと試料Ｇは、貴金属メッキの膜圧が同
じに関わらず良好な結果を得ている。そして、貴金属メ
ッキを廃止してベース金属１３表面に直接封孔剤処理を
行った試料Ｄと試料Ｈは、どちらの試験においても、そ
してベース金属１３が銅、鉄に関わらず、半田メッキ処
理品と同等の耐食性を示した。
【００２１】図７は、同じくトリアジンジチオール類で
保護膜１５を形成した半導体装置の半田付け性の試験結
果を示すものである。図７中、前処理１は１８０℃４８
時間のベーキング処理を、前処理２は８時間のスチーム
エージングを各々示す。同じくＦ有は半田付け時にフラ
ックスを用いた場合、Ｆ無はフラックスを用いなかった
場合を示す。試料Ａは膜厚５μの半田メッキを行った銅
フレームを、試料Ｂは貴金属メッキとして膜厚０．２μ
のＰｄメッキを行い、且つ封孔剤処理を行った銅フレー
ムを、試料Ｃは本発明品となる、銅フレームに直接封孔
剤処理を行ったものを各々示す。試験方法はメニスカス
フォース法により、ゼロクロスタイムとメニスカスフォ
ースを測定した。
保護膜１５を形成した半導体装置の半田付け性の試験結
果を示すものである。図７中、前処理１は１８０℃４８
時間のベーキング処理を、前処理２は８時間のスチーム
エージングを各々示す。同じくＦ有は半田付け時にフラ
ックスを用いた場合、Ｆ無はフラックスを用いなかった
場合を示す。試料Ａは膜厚５μの半田メッキを行った銅
フレームを、試料Ｂは貴金属メッキとして膜厚０．２μ
のＰｄメッキを行い、且つ封孔剤処理を行った銅フレー
ムを、試料Ｃは本発明品となる、銅フレームに直接封孔
剤処理を行ったものを各々示す。試験方法はメニスカス
フォース法により、ゼロクロスタイムとメニスカスフォ
ースを測定した。
【００２２】従来の半田メッキ品（試料Ａ）は、フラッ
クス有りの条件下では優れた値を示すものの、フラック
ス無しの条件下では全く濡れ性が得られない。試料Ｂに
おいては、フラックス有りの条件下で従来の半田メッキ
品と同等以上の良好な結果を示す。そればかりでなく、
フラックス無しの条件下でもある程度の半田濡れ性を示
すことが確認された。そして、貴金属メッキを廃止した
本発明品（試料Ｃ）は、どちらの値も半田メッキ品の半
分程度の優れた値を示し、フラックス無しの条件下にお
いても良好な値を保つ。一般的に、実装工程においては
半田濡れ性が２秒（ゼロクロスタイム試験）以下であれ
ば実用に耐えるとされているので、本発明品はフラック
スを用いずに半田付けを行うことが可能であることを示
唆する。
クス有りの条件下では優れた値を示すものの、フラック
ス無しの条件下では全く濡れ性が得られない。試料Ｂに
おいては、フラックス有りの条件下で従来の半田メッキ
品と同等以上の良好な結果を示す。そればかりでなく、
フラックス無しの条件下でもある程度の半田濡れ性を示
すことが確認された。そして、貴金属メッキを廃止した
本発明品（試料Ｃ）は、どちらの値も半田メッキ品の半
分程度の優れた値を示し、フラックス無しの条件下にお
いても良好な値を保つ。一般的に、実装工程においては
半田濡れ性が２秒（ゼロクロスタイム試験）以下であれ
ば実用に耐えるとされているので、本発明品はフラック
スを用いずに半田付けを行うことが可能であることを示
唆する。
【００２３】尚、４２アロイフレームに関しても、同等
の結果が得られた。
の結果が得られた。
【００２４】
【発明の効果】以上に説明した通り、本発明によれば、
保護膜１５を形成することにより、リード１２の半田付
け性を保ちつつ、耐腐食性を大幅に向上できる利点を有
する。よって従来の半田メッキ、貴金属メッキを廃止で
きるので、異種金属の接合による局部電池が一切発生し
ない他、リードフィニッシュに要するコストと時間を大
幅に低減できる利点を有する。これらにより、環境問題
に対応した半田レスの半導体装置を提供できる利点を有
する。
保護膜１５を形成することにより、リード１２の半田付
け性を保ちつつ、耐腐食性を大幅に向上できる利点を有
する。よって従来の半田メッキ、貴金属メッキを廃止で
きるので、異種金属の接合による局部電池が一切発生し
ない他、リードフィニッシュに要するコストと時間を大
幅に低減できる利点を有する。これらにより、環境問題
に対応した半田レスの半導体装置を提供できる利点を有
する。
【００２５】また、カットベンド後に保護膜１５を形成
するフローとすれば、切断端面１６をも保護膜１５で被
覆することができ、ベース金属１３の露出がない利点を
有する。さらに、保護膜１５を半田付け時のフラックス
として代用すれば、実装に要するコストを更に引き下げ
ることができる利点をも有するものである。
するフローとすれば、切断端面１６をも保護膜１５で被
覆することができ、ベース金属１３の露出がない利点を
有する。さらに、保護膜１５を半田付け時のフラックス
として代用すれば、実装に要するコストを更に引き下げ
ることができる利点をも有するものである。
【図１】本発明を説明するための斜視図。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）
斜視図。
斜視図。
【図３】リードフレームを示す平面図。
【図４】本発明の製造方法を説明するための断面図。
【図５】従来例を説明するための（Ａ）断面図、（Ｂ）
斜視図。
斜視図。
【図６】耐腐食性を説明するための図である。
【図７】半田濡れ性を説明するための図である。
Claims (7)
- 【請求項１】内部に半導体チップを樹脂封止した半導体
装置本体と、 該半導体装置本体から複数本外部に導出された外部接続
リードと、 前記外部接続リードの切断端面を含み、その表面を被覆
する、アミン類、チオール類、イミダゾール類、または
トリアゾール類の有機化合物からなる封孔剤で表面処理
した保護膜を具備することを特徴とする半導体装置。 - 【請求項２】前記保護膜の膜厚が５０から１０００オン
グストロームであることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】前記外部接続リードの素材が鉄または銅系
の素材であることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項４】リードフレームを準備する工程と、 前記リードフレームに半導体チップを搭載し、前記半導
体チップの電極と前記リードフレームのリードとを電気
的に接続する工程と、 前記半導体チップを含む前記リードフレームの主要部を
封止する工程と、 前記リードを前記リードフレームから切断して個々の半
導体装置に分離する工程と、 前記リードの切断端面を含み、その表面を、アミン類、
チオール類、イミダゾール類、またはトリアゾール類の
有機化合物からなる封孔剤で表面処理して保護膜を形成
する工程と、を具備することを特徴とする半導体装置の
製造方法。 - 【請求項５】前記保護膜の膜厚が５０から１０００オン
グストロームであることを特徴とする請求項７記載の半
導体装置。 - 【請求項６】前記外部接続リードの素材が鉄または銅系
の素材であることを特徴とする請求項７記載の半導体装
置の製造方法。 - 【請求項７】前記保護膜が化０１で表される有機化合物
であることを特徴とする請求項１または請求項４記載の
半導体装置。 【化０１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7071986A JPH08274242A (ja) | 1995-03-29 | 1995-03-29 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7071986A JPH08274242A (ja) | 1995-03-29 | 1995-03-29 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274242A true JPH08274242A (ja) | 1996-10-18 |
Family
ID=13476303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7071986A Pending JPH08274242A (ja) | 1995-03-29 | 1995-03-29 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274242A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411081A1 (en) * | 2002-10-18 | 2004-04-21 | National Starch and Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
| JP2007258490A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | リード、リードの製造方法、パッケージ部品、パッケージ部品の製造方法、半導体装置 |
| JP2010062301A (ja) * | 2008-09-03 | 2010-03-18 | Mitsubishi Electric Corp | 電子部品、電子機器、および電子部品の製造方法 |
| WO2014027566A1 (en) * | 2012-08-17 | 2014-02-20 | Fujifilm Corporation | Method of preventing oxidation and method of producing a semiconductor product |
-
1995
- 1995-03-29 JP JP7071986A patent/JPH08274242A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411081A1 (en) * | 2002-10-18 | 2004-04-21 | National Starch and Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
| JP2007258490A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | リード、リードの製造方法、パッケージ部品、パッケージ部品の製造方法、半導体装置 |
| JP2010062301A (ja) * | 2008-09-03 | 2010-03-18 | Mitsubishi Electric Corp | 電子部品、電子機器、および電子部品の製造方法 |
| WO2014027566A1 (en) * | 2012-08-17 | 2014-02-20 | Fujifilm Corporation | Method of preventing oxidation and method of producing a semiconductor product |
| JP2014037585A (ja) * | 2012-08-17 | 2014-02-27 | Fujifilm Corp | 酸化防止処理方法、これを用いた半導体製品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| US5540378A (en) | Method for the assembly of an electronic package | |
| JPH0917932A (ja) | Ｉｃパッケージ | |
| JPH08111484A (ja) | リードフレーム | |
| US6139977A (en) | Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings | |
| US6294826B1 (en) | Molded electronic component having pre-plated lead terminals and manufacturing process thereof | |
| JP3395772B2 (ja) | 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム | |
| GB2209766A (en) | Copper plated lead frame for semiconductor packages | |
| JPH08274242A (ja) | 半導体装置とその製造方法 | |
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| US6545342B1 (en) | Pre-finished leadframe for semiconductor devices and method of fabrication | |
| JPH10284667A (ja) | 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法 | |
| US20030137032A1 (en) | Pre-finished leadframe for semiconductor devices and method fo fabrication | |
| JP3701373B2 (ja) | リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置 | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JPH08274233A (ja) | 半導体装置とその製造方法 | |
| US5529682A (en) | Method for making semiconductor devices having electroplated leads | |
| JP4000606B2 (ja) | はんだコート形成方法 | |
| JPH10284666A (ja) | 電子部品機器 | |
| EP0380176A1 (en) | method for producing a solderable finish on metal frames for semiconductors | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム |