WO2018047913A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018047913A1
WO2018047913A1 PCT/JP2017/032333 JP2017032333W WO2018047913A1 WO 2018047913 A1 WO2018047913 A1 WO 2018047913A1 JP 2017032333 W JP2017032333 W JP 2017032333W WO 2018047913 A1 WO2018047913 A1 WO 2018047913A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
support
semiconductor element
semiconductor device
outermost surface
Prior art date
Application number
PCT/JP2017/032333
Other languages
English (en)
French (fr)
Inventor
朝仁 岩重
杉浦 和彦
三輪 和弘
裕一 佐久間
成吾 黒坂
幸典 小田
Original Assignee
株式会社デンソー
上村工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー, 上村工業株式会社 filed Critical 株式会社デンソー
Priority to CN201780055573.6A priority Critical patent/CN109690765B/zh
Priority claimed from JP2017172030A external-priority patent/JP6852626B2/ja
Publication of WO2018047913A1 publication Critical patent/WO2018047913A1/ja
Priority to US16/284,503 priority patent/US10763204B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Definitions

  • the present disclosure relates to a semiconductor device including a semiconductor element.
  • a semiconductor device formed by resin-molding a semiconductor element and a support for example, a support substrate, a heat sink, a heat sink, etc.
  • a support for example, a support substrate, a heat sink, a heat sink, etc.
  • Japanese Patent Laid-Open No. 2003-124406 proposes a configuration in which a polyamide resin layer is disposed on the surfaces of a semiconductor element and a heat sink in this type of semiconductor device. According to this configuration, the adhesive force between the semiconductor element and the heat sink and the mold resin is improved. Therefore, according to such a configuration, it is possible to suppress separation of the semiconductor element, the heat sink, and the mold resin even at high temperatures.
  • a semiconductor device includes a semiconductor element, a first component that is an iron group element, and a second component that is a Group 5 or Group 6 transition metal element other than chromium.
  • a support having a metallized layer on the outermost surface and disposed so that the outermost surface faces the semiconductor element, and being disposed between the outermost surface of the support and the semiconductor element, the outermost surface
  • a bonding material provided so as to fix the semiconductor element to the support by being bonded to the support, and a mold resin provided so as to cover the bonded body of the support, the bonding material, and the semiconductor element; It is equipped with.
  • the metallized layer constituting the outermost surface of the support is bonded to the bonding material (for example, a sintered body layer containing silver) and covered with the mold resin.
  • the bonding material for example, a sintered body layer containing silver
  • the inventors of the present application have said metallized layer that includes the first component that is an iron group element and the second component that is a Group 5 or Group 6 transition metal element other than chromium.
  • covers the said support body with the said mold resin, and the heat resistance reliability in the die attach part which is a junction part of the said semiconductor element and the said support body through the said bonding material It has been found that the heat resistance reliability in can be ensured satisfactorily.
  • FIG. 1 is a side sectional view showing a schematic configuration of a semiconductor device according to an embodiment. It is a sectional side view which shows the structure of the test piece for the adhesive strength evaluation in the resin mold part of an Example and a comparative example. It is a sectional side view which shows the structure of the test piece for bonding strength evaluation in the die attach part of an Example and a comparative example. It is a graph which shows the evaluation result of an Example and a comparative example. It is a table
  • a semiconductor device 1 includes a semiconductor element 2, a support 3, a bonding material 4, a primer layer 5, and a mold resin 6.
  • the semiconductor element 2 is a SiC device suitable for high-temperature operation, and is formed in a thin plate shape.
  • the upper part in FIG. 1 is simply referred to as “upper”, and the lower part in FIG. 1 is simply referred to as “lower”. That is, the vertical direction in FIG. 1 is parallel to the thickness direction of the thin plate-like semiconductor element 2.
  • the upper surface 21 that is one main surface and the lower surface 22 that is the other main surface are provided in parallel to each other.
  • the support 3 is a plate-shaped metal member that functions as a heat sink, and is disposed so as to face the lower surface 22 of the semiconductor element 2.
  • the main body 31 of the support 3 is formed of a copper plate material.
  • the outer surface 32 (that is, the lower surface in the figure) which is one main surface of the main body 31 is provided so as to be exposed to the outside of the mold resin 6 so as to be bonded to a heat sink (not shown).
  • the inner surface 33 which is the other main surface of the main body 31 is covered with a metallized layer 34.
  • the metallized layer 34 is a plating layer constituting the outermost surface 35 of the support 3 and is provided so that the outermost surface 35 faces the semiconductor element 2.
  • the metallized layer 34 in the present embodiment includes a first component that is an iron group element (that is, iron, cobalt, or nickel) and a periodic table group 5 or group 6 transition metal element other than chromium (that is, molybdenum, tungsten, vanadium, Niobium or tantalum) and a second metal component.
  • the metallized layer 34 includes a nickel plating layer that is a base layer in close contact with the inner surface 33 of the support 3 and an alloy plating layer formed on the nickel plating layer. Have.
  • the alloy plating layer that constitutes the outermost surface 35 of the support 3 contains the first component and the second component described above.
  • the bonding material 4 is disposed between the outermost surface 35 of the support 3 and the semiconductor element 2, and is provided so as to fix the semiconductor element 2 to the support 3 by being bonded to the outermost surface 35.
  • the bonding material 4 is a sintered body layer containing silver, and is formed by heat-treating a silver paste.
  • the primer layer 5 is a synthetic resin layer provided to enhance the adhesion between the support 3 and the mold resin 6, and is disposed between the outermost surface 35 of the support 3 and the mold resin 6. In other words, the primer layer 5 is bonded to a portion other than the bonding portion with the bonding material 4 on the outermost surface 35 of the support 3.
  • the primer layer 5 is formed of an aromatic polymer containing an imide group (for example, polyimide, polyamideimide, etc.).
  • the mold resin 6 is a sealing resin containing an epoxy resin and / or a maleimide resin, and is provided so as to cover the bonded body S of the support 3, the bonding material 4, and the semiconductor element 2 from the semiconductor element 2 side. It has been.
  • the metallized layer 34 constituting the outermost surface 35 of the support 3 is directly bonded to the bonding material 4 and is covered with the mold resin 6 through the primer layer 5.
  • a joint portion between the semiconductor element 2 and the support 3 via the joint material 4 is referred to as a “die attach portion”.
  • a portion where the support 3 and the mold resin 6 face each other that is, a portion where the support 3 is covered by the mold resin 6) is referred to as a “resin mold portion”.
  • semiconductor devices for example, SiC devices
  • Such a semiconductor device is suitably used as a power semiconductor device mounted on a power module such as a power control unit for a hybrid vehicle, for example.
  • a module mounted with such a semiconductor device (that is, a power module or the like) is required to have high heat resistance in the mounting structure. For this reason, it is necessary to make heat resistance reliability in a die attach part compatible with heat resistance reliability in a resin mold part.
  • a silver paste sintered body can be suitably used as the bonding material 4.
  • the silver paste sintered body does not have good bonding properties with Ni metallized layers and Au metallized layers (for example, nickel plated layers, NiAu plated layers, etc.).
  • the outermost surface 35 of the support 3 is formed of a silver metallized layer (for example, a NiAg plating layer).
  • the silver metallized layer does not have good adhesion (especially adhesive strength at high temperature) with the synthetic resin constituting the primer layer 5 and the synthetic resin constituting the mold resin 6.
  • the Ni metallized layer and the Au metallized layer have good adhesion to these synthetic resins.
  • the inventors of the present application can ensure the heat resistance reliability in the die attach portion and the heat reliability in the resin mold portion (that is, the bonding portion between the outermost surface 35 of the support 3 and the primer layer 5),
  • the structure of the metallized layer 34 was studied earnestly. As a result, at least a portion constituting the outermost surface 35 of the metallized layer 34 includes a first component that is an iron group element and a second component that is a group 5 or group 6 transition metal element other than chromium. We found that the structure was effective.
  • the evaluation results of the examples will be described in comparison with the evaluation results of the comparative examples.
  • the inventors of this application evaluated the adhesive strength in the resin mold part by measuring shear strength with a shear test machine using the test piece 70 shown in FIG. 2A.
  • the test piece 70 for evaluating the adhesive strength in the resin mold part includes a support base 71, a metallized layer 72, a primer layer 73, and a block 74.
  • the support base 71 corresponds to the main body 31 of the support 3 in the semiconductor device 1 shown in FIG. 1 and is formed of a copper plate.
  • the metallized layer 72 is a metallized layer of an example or a comparative example corresponding to the metallized layer 34 in the semiconductor device 1 illustrated in FIG. 1, and is formed on the support base 71.
  • the primer layer 73 corresponds to the primer layer 5 in the semiconductor device 1 shown in FIG. 1 and is formed on the metallized layer 72. That is, the primer layer 73 is a polyimide film and is directly bonded to the metallized layer 72.
  • the block 74 corresponds to the resin mold 6 in the semiconductor device 1 shown in FIG. 1 and is fixed on the primer layer 73.
  • the inventors of the present application evaluated the bonding strength at the die attach portion by using the test piece 80 shown in FIG. 2B in the same manner as described above.
  • the test piece 80 for evaluating the bonding strength in the die attach portion includes a support base 81, a base metal layer 82, a bonding material layer 83, a block 84, and a block metallization. It is constituted by the layer 85.
  • the support base 81 is the same as the support base 71 in the test piece 70 shown in FIG. 2A, and is formed of a copper plate.
  • the base material side metallization layer 82 is the same as the metallization layer 72 in the test piece 70 shown in FIG. 2A.
  • the base material side metallization layer 82 is a metallization layer of an example or a comparative example corresponding to the metallization layer 34 in the semiconductor device 1 shown in FIG.
  • the bonding material layer 83 is a silver paste sintered body corresponding to the bonding material 4 in the semiconductor device 1 shown in FIG.
  • the block 84 is a copper block simulating the semiconductor element 2 in FIG.
  • the bar graph shows the results of measuring the bonding strength at the die attach part at room temperature at the initial stage of bonding and after heat endurance (that is, after standing at 250 ° C. for 500 hours). Moreover, a vertical line graph shows the result of having measured the adhesive strength in the resin mold part under high temperature (namely, 225 degreeC).
  • NiP / CoWP indicates the evaluation result of the NiP / CoWP plating layer (that is, the electroless CoW alloy plating layer formed on the underlying electroless nickel plating layer) as the metallized layer of the example.
  • NiP / Au indicates an evaluation result of a NiP / Au plating layer (that is, a gold plating layer formed on an underlying electroless nickel plating layer) which is a metallized layer of a comparative example.
  • NiP / Ag indicates the evaluation result of a NiP / Ag plating layer (that is, a silver plating layer formed on an underlying electroless nickel plating layer) which is a metallized layer of a comparative example.
  • the metallized layer of Comparative Example 1 is a NiP plating layer (that is, an electroless nickel plating layer).
  • the metallized layer of Comparative Example 2 is the NiP / Au plated layer described above.
  • the metallized layer of Comparative Example 3 is a NiP / PdP / Ag plating layer (that is, an electroless palladium plating layer and a gold plating layer formed on an underlying electroless nickel plating layer).
  • the metallized layer of Example 1 is the NiP / CoWP plating layer described above.
  • the metallized layer of Example 2 is a NiP / NiWP plating layer (that is, an electroless NiW alloy plating layer formed on an underlying electroless nickel plating layer).
  • the metallized layer of Example 3 is a Ni / CoW layer.
  • the metallized layer of Example 4 is a Ni / NiW layer.
  • shear strength ratio (shear strength after heat endurance) / (shear strength at the beginning of joining)
  • the shear strength at 225 ° C is 15 MPa or more-NG: The shear strength at 225 ° C is 10 MPa or less, or the shear failure mode at 225 ° C is at the bonding interface between the intermediate layer 72 and the bonding layer 73 If peeling
  • tungsten was exclusively used as the second component.
  • a periodic table Group 6 transition metal element containing tungsten and a periodic table Group 5 transition metal element such as niobium are transition metal elements having adjacent group numbers, and have the same crystal lattice structure in a single metal. . Therefore, the effect similar to said Example can be anticipated by using the periodic table group 5 or group 6 transition metal element which can produce naturally as a 2nd component except chromium from the viewpoint of environmental impact.
  • tungsten, molybdenum, niobium, and tantalum have similar chemical properties such as close lattice constants to each other, completely dissolved in each other, and together constitute an acidic oxide. Therefore, by using the elements of the fifth to sixth periods in the group 5 to group 6 transition metal elements as the second component, the above-described good effects can be obtained. Furthermore, tungsten or niobium that can be replaced with copper contained in the electroless copper plating solution and has a barrier property against copper is preferable. Since tungsten and niobium have large cohesive energy, it is considered that heat resistance is improved by addition.
  • the primer layer 5 can be omitted. That is, the bonded body S in which the semiconductor element 2, the bonding material 4, and the support body 3 are laminated in this order can be directly sealed by the mold resin 6 without the primer layer 5 being interposed.
  • the metallized layer 34 is not limited to the two-layer structure as in the above specific example. That is, for example, the metallized layer 34 may have a multilayer structure of three or more layers. Alternatively, the metallized layer 34 may have a single layer structure as long as a good barrier property against copper and a good film formability on the inner surface 33 of the support 3 are obtained. Specifically, for example, the NiP / CoWP bilayer plating in the above specific example can be changed to a single Ni—Co—WP alloy plating. Alternatively, the underlying nickel plating layer in each of the above specific examples can be omitted.
  • phosphorus is included for convenience of electroless plating treatment, but the present disclosure is not limited to the composition containing phosphorus. That is, in view of the fact that not only Examples 1 and 2 above but also Comparative Examples contained phosphorus, and Examples 3 and 4 were compositions containing no phosphorus, That is, it is obvious that the effect of the present disclosure can be satisfactorily achieved also by the metallized layer 34 (for example, formed by electrolytic plating).
  • the method for forming the metallized layer 34 is not limited to plating. That is, the metallized layer 34 can be satisfactorily formed by a vapor deposition method such as CVD.
  • CVD stands for Chemical Vapor Deposition.
  • the support 3 may be a DBC substrate or a DBA substrate.
  • DBC is an abbreviation for Direct Bonded Copper.
  • DBA is an abbreviation for Direct Bonded Aluminum.
  • the support 3 may be a joined body of a heat sink such as a copper plate and a DBC substrate or a DBA substrate.
  • the support 3 and the bonding material 4 can be attached not only to the upper surface 21 of the semiconductor element 2 but also to the lower surface 22. That is, the support 3 and the bonding material 4 can be attached to the upper surface 21 and the lower surface 22 of the semiconductor element 2, respectively.
  • modified examples are not limited to the above examples. A plurality of modifications may be combined with each other. Furthermore, all or a part of the above-described embodiment and all or a part of the modified examples can be combined with each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

半導体装置(1)は、半導体素子(2)と、鉄族元素である第一成分とクロム以外の周期表第5族又は第6族遷移金属元素である第二成分とを含有するメタライズ層(34)を最表面(35)に有する金属部材であって前記最表面が前記半導体素子と対向するように配置された支持体(3)と、前記支持体の前記最表面と前記半導体素子との間に配置されていて前記最表面に接合されることで前記半導体素子を前記支持体に固定するように設けられた接合材(4)と、前記支持体と前記接合材と前記半導体素子との接合体(S)を覆うように設けられたモールド樹脂(6)と、を備えている。

Description

半導体装置 関連出願への相互参照
 本出願は、2016年9月12日に出願された日本特許出願番号2016-177873号、及び2017年9月7日に出願された日本特許出願番号2017-172030号に基づくもので、ここにそれらの記載内容が参照により組み入れられる。
 本開示は、半導体素子を備えた半導体装置に関する。
 半導体素子とこれを支持する支持体(例えば、支持基板、放熱板、ヒートシンク等)とを樹脂モールドすることによって形成された半導体装置が知られている。特開2003-124406号公報は、この種の半導体装置において、半導体素子及びヒートシンクの表面にポリアミド樹脂層を配置する構成を提案する。かかる構成によれば、半導体素子及びヒートシンクとモールド樹脂との間の接着力が向上する。したがって、かかる構成によれば、高温下においても半導体素子及びヒートシンクとモールド樹脂とが剥離することを抑制可能となる。
 この種の半導体装置において、支持体に対して半導体素子を固定するダイアタッチ部における耐熱信頼性と、樹脂モールド部における耐熱信頼性とを両立させるという要求がある。
 本開示の1つの観点によれば、半導体装置は、半導体素子と、鉄族元素である第一成分とクロム以外の周期表第5族又は第6族遷移金属元素である第二成分とを含有するメタライズ層を最表面に有し前記最表面が前記半導体素子と対向するように配置された支持体と、前記支持体の前記最表面と前記半導体素子との間に配置されていて前記最表面に接合されることで前記半導体素子を前記支持体に固定するように設けられた接合材と、前記支持体と前記接合材と前記半導体素子との接合体を覆うように設けられたモールド樹脂と、を備えている。
 上記構成において、前記支持体の前記最表面を構成する前記メタライズ層は、前記接合材(例えば銀を含有する焼結体層)と接合されるとともに、前記モールド樹脂に覆われる。本願の発明者らは、鋭意検討の結果、前記メタライズ層に、鉄族元素である前記第一成分と、クロム以外の周期表第5族又は第6族遷移金属元素である前記第二成分とを含有させることで、前記接合材を介した前記半導体素子と前記支持体との接合部であるダイアタッチ部における耐熱信頼性と、前記モールド樹脂によって前記支持体を被覆する部分である樹脂モールド部における耐熱信頼性とが、良好に確保され得ることを見出した。
 なお、請求の範囲に記載した各手段の括弧内の符号は、同手段と後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
実施形態に係る半導体装置の概略構成を示す側断面図である。 実施例及び比較例の樹脂モールド部における接着強度評価用のテストピースの構成を示す側断面図である。 実施例及び比較例のダイアタッチ部における接合強度評価用のテストピースの構成を示す側断面図である。 実施例及び比較例の評価結果を示すグラフである。 実施例及び比較例の評価結果を示す表である。 変形例に係る半導体装置の概略構成を示す側断面図である。
 以下、実施形態を、図面に基づいて説明する。なお、以下の説明において、実施形態と後述する変形例との間で互いに同一又は均等である部分については、同一符号が付され、技術的に矛盾なき限り、先行する実施形態における説明が後行する変形例にて適宜援用され得るものとする。
 (構成)
 図1を参照すると、半導体装置1は、半導体素子2と、支持体3と、接合材4と、プライマ層5と、モールド樹脂6とを備えている。
 半導体素子2は、高温動作に適したSiCデバイスであって、薄板状に形成されている。以下、説明の簡略化のため、図1における上方を単に「上方」と称し、図1における下方を単に「下方」と称する。即ち、図1における上下方向は、薄板状の半導体素子2における厚さ方向と平行である。半導体素子2における一方の主面である上面21と他方の主面である下面22とは、互いに平行に設けられている。
 支持体3は、放熱板として機能する板状の金属部材であって、半導体素子2における下面22と対向するように配置されている。支持体3の本体部31は、銅製の板材によって形成されている。本体部31における一方の主面である外表面32(即ち図中下側の表面)は、図示しないヒートシンクと接合され得るように、モールド樹脂6の外部に露出するように設けられている。
 本体部31における他方の主面である内表面33は、メタライズ層34によって覆われている。本実施形態においては、メタライズ層34は、支持体3の最表面35を構成するメッキ層であって、最表面35が半導体素子2と対向するように設けられている。
 本実施形態におけるメタライズ層34は、鉄族元素(即ち鉄、コバルト又はニッケル)である第一成分と、クロム以外の周期表第5族又は第6族遷移金属元素(即ちモリブデン、タングステン、バナジウム、ニオブ又はタンタル)である第二成分とを含有する金属薄膜によって形成されている。具体的には、本実施形態においては、メタライズ層34は、支持体3の内表面33に密着した下地層であるニッケルメッキ層と、このニッケルメッキ層の上に形成された合金メッキ層とを有している。支持体3の最表面35を構成する上述の合金メッキ層は、上述の第一成分と第二成分とを含有している。
 接合材4は、支持体3の最表面35と半導体素子2との間に配置されていて、最表面35に接合されることで半導体素子2を支持体3に固定するように設けられている。本実施形態においては、接合材4は、銀を含有する焼結体層であって、銀ペーストを熱処理することによって形成されている。
 プライマ層5は、支持体3とモールド樹脂6との接着性を高めるために設けられた合成樹脂層であって、支持体3の最表面35とモールド樹脂6との間に配置されている。即ち、プライマ層5は、支持体3の最表面35における、接合材4との接合箇所以外の部分に接着されている。本実施形態においては、プライマ層5は、イミド基を含有する芳香族系重合体(例えば、ポリイミド、ポリアミドイミド、等)によって形成されている。モールド樹脂6は、エポキシ系樹脂及び/又はマレイミド系樹脂を含有する封止樹脂であって、支持体3と接合材4と半導体素子2との接合体Sを半導体素子2側から覆うように設けられている。
 (効果)
 上記構成において、支持体3の最表面35を構成するメタライズ層34は、接合材4と直接的に接合されるとともに、プライマ層5を介してモールド樹脂6に覆われる。以下の説明において、接合材4を介した半導体素子2と支持体3との接合部を、「ダイアタッチ部」と称する。また、モールド樹脂6によって接合体Sを被覆する構造における、支持体3とモールド樹脂6とが対向する部分(即ちモールド樹脂6によって支持体3を被覆する部分)を、「樹脂モールド部」と称する。
 上述のように、半導体素子2として、高温動作に適した半導体デバイス(例えばSiCデバイス等)が、近年広く用いられている。かかる半導体デバイスは、例えば、ハイブリッド自動車用パワーコントロールユニット等のパワーモジュールに搭載される、パワー半導体デバイスとして、好適に利用される。かかる半導体デバイスを搭載したモジュール(即ちパワーモジュール等)においては、実装構造における高耐熱性が要求される。このため、ダイアタッチ部における耐熱信頼性と、樹脂モールド部における耐熱信頼性とを両立させる必要がある。
 ダイアタッチ部における耐熱信頼性の観点から、接合材4として、銀ペースト焼結体が好適に用いられ得る。但し、銀ペースト焼結体は、Niメタライズ層及びAuメタライズ層(例えば、ニッケルメッキ層、NiAuメッキ層等)との接合性が良好ではない。このため、支持体3の最表面35は、銀メタライズ層(例えばNiAgメッキ層等)によって形成されることが好ましい。一方、銀メタライズ層は、プライマ層5を構成する合成樹脂、及びモールド樹脂6を構成する合成樹脂との接着性(特に高温下での接着強度)が良好ではない。これに対し、Niメタライズ層及びAuメタライズ層は、これらの合成樹脂との接着性が良好である。
 本願の発明者らは、ダイアタッチ部における耐熱信頼性と、樹脂モールド部(即ち支持体3の最表面35とプライマ層5との接着部)における耐熱信頼性とが、良好に確保され得る、メタライズ層34の構造を鋭意検討した。その結果、メタライズ層34の少なくとも最表面35を構成する部分に、鉄族元素である第一成分と、クロム以外の周期表第5族又は第6族遷移金属元素である第二成分とを含有させた構造が有効であることを見出した。以下、実施例の評価結果を、比較例の評価結果と対比しつつ説明する。
 本願の発明者らは、図2Aに示したテストピース70を用いて、せん断強度をシェア試験機により測定することで、樹脂モールド部における接着強度を評価した。図2Aに示されているように、樹脂モールド部における接着強度評価用のテストピース70は、支持台71と、メタライズ層72と、プライマ層73と、ブロック74とによって構成されている。支持台71は、図1に示した半導体装置1における、支持体3の本体部31に相当するものであり、銅板によって形成されている。メタライズ層72は、図1に示した半導体装置1におけるメタライズ層34に相当する、実施例又は比較例のメタライズ層であって、支持台71上に形成されている。プライマ層73は、図1に示した半導体装置1におけるプライマ層5に相当するものであり、メタライズ層72上に形成されている。即ち、プライマ層73は、ポリイミド膜であって、メタライズ層72と直接的に接合されている。ブロック74は、図1に示した半導体装置1における樹脂モールド6に相当するものであり、プライマ層73上に固定されている。
 また、本願の発明者らは、図2Bに示したテストピース80を用いて、上記と同様の方法で、ダイアタッチ部における接合強度を評価した。図2Bに示されているように、ダイアタッチ部における接合強度評価用のテストピース80は、支持台81と、基材側メタライズ層82と、接合材層83と、ブロック84と、ブロック側メタライズ層85によって構成されている。支持台81は、図2Aに示したテストピース70における支持台71と同様であり、銅板によって形成されている。基材側メタライズ層82は、図2Aに示したテストピース70におけるメタライズ層72と同様である。即ち、基材側メタライズ層82は、図1に示した半導体装置1におけるメタライズ層34に相当する、実施例又は比較例のメタライズ層である。接合材層83は、図1に示した半導体装置1における接合材4に対応する、銀ペースト焼結体である。ブロック84は、図1における半導体素子2を模擬した銅製ブロックである。ブロック84の下面即ち接合材層83側の面には、支持台81上に設けられた基材側メタライズ層82と同様のメタライズ層であるブロック側メタライズ層85が形成されている。即ち、ブロック84は、ブロック側メタライズ層85及び接合材層83を介して、支持台81上に形成された基材側メタライズ層82と接合されている。
 図3中、棒グラフは、常温下でのダイアタッチ部における接合強度を、接合初期と熱耐久後(即ち250℃で500時間放置後)とで測定した結果を示す。また、縦線グラフは、高温下(即ち225℃)での樹脂モールド部における接着強度を測定した結果を示す。
 図3において、NiP/CoWPは、実施例のメタライズ層であるNiP/CoWPメッキ層(即ち下地の無電解ニッケルメッキ層の上に無電解CoW合金メッキ層を形成したもの)の評価結果を示す。NiP/Auは、比較例のメタライズ層であるNiP/Auメッキ層(即ち下地の無電解ニッケルメッキ層の上に金メッキ層を形成したもの)の評価結果を示す。NiP/Agは、比較例のメタライズ層であるNiP/Agメッキ層(即ち下地の無電解ニッケルメッキ層の上に銀メッキ層を形成したもの)の評価結果を示す。
 図3の評価結果から明らかなように、比較例のメタライズ層であるNiP/Auメッキ層の場合、高温下での樹脂モールド部における接着強度は良好であった。但し、熱耐久後にダイアタッチ部における接合強度が大きく低下した。即ち、比較例のメタライズ層であるNiP/Auメッキ層の場合、ダイアタッチ部における耐熱信頼性が不十分であった。一方、比較例のメタライズ層であるNiP/Agメッキ層の場合、ダイアタッチ部における耐熱信頼性は良好であった。但し、高温下での樹脂モールド部における接着強度が不十分であった。これらに対し、実施例のメタライズ層であるNiP/CoWPメッキ層によれば、高温下での樹脂モールド部における接着強度も、ダイアタッチ部における耐熱信頼性も、ともに良好であった。
 図4において、比較例1のメタライズ層は、NiPメッキ層(即ち無電解ニッケルメッキ層)である。比較例2のメタライズ層は、上述のNiP/Auメッキ層である。比較例3のメタライズ層は、NiP/PdP/Agメッキ層(即ち下地の無電解ニッケルメッキ層の上に無電解パラジウムメッキ層及び金メッキ層を形成したもの)である。実施例1のメタライズ層は、上述のNiP/CoWPメッキ層である。実施例2のメタライズ層は、NiP/NiWPメッキ層(即ち下地の無電解ニッケルメッキ層の上に無電解NiW合金メッキ層を形成したもの)である。実施例3のメタライズ層は、Ni/CoW層である。実施例4のメタライズ層は、Ni/NiW層である。
 図4に示した、ダイアタッチ部の耐熱信頼性の評価結果においては、下記の式で計算された「せん断強度比」が0.7以上である場合をOKとし、0.5以下である場合をNGとした。
  せん断強度比=(熱耐久後のせん断強度)/(接合初期のせん断強度)
 図4に示した、樹脂接着強度(即ち高温下での樹脂モールド部における接着強度)の評価結果においては、下記の評価指標を用いた。
・OK:225℃でのせん断強度が15MPa以上である場合
・NG:225℃でのせん断強度が10MPa以下、又は225℃でのせん断破壊モードが中間層72と接合層73との接着界面での剥離である場合
 図4の評価結果から明らかなように、比較例1及び比較例2のメタライズ層においては、高温下での樹脂モールド部における接着強度は良好であった。但し、ダイアタッチ部における耐熱信頼性が不十分であった。一方、比較例3のメタライズ層においては、ダイアタッチ部における耐熱信頼性は良好であった。但し、高温下での樹脂モールド部における接着強度が不十分であった。これらに対し、実施例1~実施例4のメタライズ層においては、高温下での樹脂モールド部における接着強度も、ダイアタッチ部における耐熱信頼性も、ともに良好であった。
 なお、上記の各実施例においては、第二成分として専らタングステンが用いられていた。もっとも、タングステンを含む周期表第6族遷移金属元素と、ニオブ等の周期表第5族遷移金属元素とは、族番号が隣接する遷移金属元素であり、単体金属における結晶格子構造が同一である。よって、環境負荷の観点からクロムを除いた、天然産出可能な周期表第5族又は第6族遷移金属元素を第二成分として用いることで、上記の実施例と同様の効果が期待できる。
 特に、タングステン、モリブデン、ニオブ及びタンタルは、互いに格子定数が近く、互いに完全固溶し、ともに酸性酸化物を構成するなど、化学的性質が近似する。よって、周期表第5族~第6族遷移金属元素における、第5~第6周期の元素を第二成分として用いることで、上記のような良好な効果が得られる。さらに、無電解銅メッキ液に含まれる銅と置換メッキが可能であり、且つ銅に対するバリア性を有する、タングステン又はニオブが好適である。タングステン及びニオブは、凝集エネルギが大きいため、添加により耐熱性向上が図られるものと考えられる。
 (変形例)
 本開示は上記実施形態に限定されるものではなく、上記実施形態に対しては適宜変更が可能である。以下、代表的な変形例について説明する。以下の変形例の説明においては、上記実施形態と異なる部分についてのみ説明する。
 本開示は、上記実施形態にて示された具体的な装置構成に限定されない。例えば、プライマ層5は省略され得る。即ち、半導体素子2と接合材4と支持体3とをこの順に積層した接合体Sは、プライマ層5を介さずにモールド樹脂6によって直接的に封止され得る。
 メタライズ層34は、上述の具体例のような二層構造に限定されない。即ち、例えば、メタライズ層34は、三層以上の多層構造であってもよい。或いは、銅に対する良好なバリア性と、支持体3の内表面33に対する良好な成膜性とが得られれば、メタライズ層34は、一層構造であってもよい。具体的には、例えば、上記の具体例におけるNiP/CoWP二層メッキは、一層のNi-Co-W-P合金メッキに変更され得る。或いは、上記の各具体例における下地ニッケルメッキ層は、省略され得る。さらに、上記の実施例1及び実施例2に対応する組成においては、無電解メッキ処理の都合上、リンが含まれているが、本開示はリンを含む組成に限定されない。即ち、上記の実施例1及び2のみならず比較例にもリンが含まれていたこと、並びに実施例3及び4がリンを含まない組成であることに鑑みれば、リンを含まない組成の(即ち例えば電解メッキによって形成された)メタライズ層34によっても本開示の効果が良好に奏され得ることは明白である。
 メタライズ層34の形成方法は、メッキに限定されない。即ち、メタライズ層34は、CVD等の気相成膜法によっても良好に形成され得る。CVDはChemical Vapor Depositionの略である。
 支持体3は、DBC基板又はDBA基板であってもよい。DBCはDirect Bonded Copperの略である。DBAはDirect Bonded Aluminumの略である。或いは、支持体3は、銅板等の放熱板とDBC基板又はDBA基板との接合体であってもよい。
 図5に示されているように、支持体3及び接合材4は、半導体素子2の上面21だけでなく、下面22にも取付けられ得る。即ち、支持体3及び接合材4は、半導体素子2の上面21と下面22とにそれぞれ取付けられ得る。
 変形例も、上記の例示に限定されない。また、複数の変形例が、互いに組み合わされ得る。更に、上記実施形態の全部又は一部と、変形例の全部又は一部とが、互いに組み合わされ得る。

Claims (6)

  1.  半導体装置(1)であって、
     半導体素子(2)と、
     鉄族元素である第一成分とクロム以外の周期表第5族又は第6族遷移金属元素である第二成分とを含有するメタライズ層(34)を最表面(35)に有し、前記最表面が前記半導体素子と対向するように配置された支持体(3)と、
     前記支持体の前記最表面と前記半導体素子との間に配置されていて、前記最表面に接合されることで前記半導体素子を前記支持体に固定するように設けられた接合材(4)と、
     前記支持体と前記接合材と前記半導体素子との接合体(S)を覆うように設けられたモールド樹脂(6)と、
     を備えた、半導体装置。
  2.  前記接合材は、銀を含有する焼結体層である、請求項1に記載の半導体装置。
  3.  前記支持体の前記最表面と前記モールド樹脂との間に設けられた合成樹脂層であるプライマ層(5)をさらに備えた、請求項1又は2に記載の半導体装置。
  4.  前記プライマ層は、イミド基を含有する芳香族系重合体によって形成された、請求項3に記載の半導体装置。
  5.  前記接合材及び前記支持体は、前記半導体素子の上面(21)と下面(22)とにそれぞれ取付けられた、請求項1~4のいずれか1つに記載の半導体装置。
  6.  前記メタライズ層が、さらにリンを含有する、請求項1~4のいずれか1つに記載の半導体装置。
PCT/JP2017/032333 2016-09-12 2017-09-07 半導体装置 WO2018047913A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780055573.6A CN109690765B (zh) 2016-09-12 2017-09-07 半导体装置
US16/284,503 US10763204B2 (en) 2016-09-12 2019-02-25 Semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016177873 2016-09-12
JP2016-177873 2016-09-12
JP2017172030A JP6852626B2 (ja) 2016-09-12 2017-09-07 半導体装置
JP2017-172030 2017-09-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/284,503 Continuation US10763204B2 (en) 2016-09-12 2019-02-25 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2018047913A1 true WO2018047913A1 (ja) 2018-03-15

Family

ID=61561483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/032333 WO2018047913A1 (ja) 2016-09-12 2017-09-07 半導体装置

Country Status (1)

Country Link
WO (1) WO2018047913A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211153A (ja) * 1990-02-26 1992-08-03 Hitachi Ltd 半導体パッケージ及びそれに用いるリードフレーム
JP2003003292A (ja) * 2001-05-11 2003-01-08 Lucent Technol Inc 被覆金属製品
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211153A (ja) * 1990-02-26 1992-08-03 Hitachi Ltd 半導体パッケージ及びそれに用いるリードフレーム
JP2003003292A (ja) * 2001-05-11 2003-01-08 Lucent Technol Inc 被覆金属製品
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置

Similar Documents

Publication Publication Date Title
US10763204B2 (en) Semiconductor device
TWI641300B (zh) 接合體及功率模組用基板
TWI335850B (en) Joints and method for forming the same
US8593817B2 (en) Power semiconductor module and method for operating a power semiconductor module
US20240088087A1 (en) Electronic device with multi-layer contact and system
US9735085B2 (en) Bonded body, power module substrate, power module and method for producing bonded body
US20130256894A1 (en) Porous Metallic Film as Die Attach and Interconnect
US20160358791A1 (en) Copper-ceramic bonded body and power module substrate
CN103377957B (zh) 芯片封装及形成芯片封装的方法
US10971430B2 (en) Semiconductor device
US10381223B2 (en) Multilayer composite bonding materials and power electronics assemblies incorporating the same
EP2889903A1 (en) Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
WO2018047913A1 (ja) 半導体装置
JP2006049698A (ja) 樹脂封止型半導体装置
US9558859B2 (en) Multilayer substrate and method for manufacturing the same
JP6632589B2 (ja) 接合構造体およびその製造方法
TW201739725A (zh) 接合體,電源模組用基板,接合體的製造方法及電源模組用基板的製造方法
JP2014072364A (ja) パワーモジュール用基板およびその製造方法
WO2012164865A1 (ja) 接合構造体
JP2018085360A (ja) 半導体装置の製造方法
JP2018085366A (ja) 半導体装置の製造方法
JP6697422B2 (ja) 接合構造体およびその製造方法
US20210296190A1 (en) Semiconductor device
JP2015018860A (ja) 半導体パッケージの製造方法
WO2016125673A1 (ja) 半導体モジュールおよびパワーコントロールユニット

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17848851

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17848851

Country of ref document: EP

Kind code of ref document: A1