JP2018085366A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018085366A
JP2018085366A JP2016225895A JP2016225895A JP2018085366A JP 2018085366 A JP2018085366 A JP 2018085366A JP 2016225895 A JP2016225895 A JP 2016225895A JP 2016225895 A JP2016225895 A JP 2016225895A JP 2018085366 A JP2018085366 A JP 2018085366A
Authority
JP
Japan
Prior art keywords
layer
based solder
component
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016225895A
Other languages
English (en)
Other versions
JP6627726B2 (ja
Inventor
圭児 黒田
Keiji Kuroda
圭児 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016225895A priority Critical patent/JP6627726B2/ja
Publication of JP2018085366A publication Critical patent/JP2018085366A/ja
Application granted granted Critical
Publication of JP6627726B2 publication Critical patent/JP6627726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】Ni食われを抑制するために構成部品とSn系はんだ材料の間に配設されるCu層の成膜サイズ公差に起因して、封止樹脂体とCu層が密着し、双方が剥離することを解消できる半導体装置の製造方法を提供する。【解決手段】半導体装置100を構成する複数の部品のうち、Sn系はんだ層4にて第一部品1と第二部品2を接続する半導体装置の製造方法であって、重力方向の下方から順に、第一部品1、第一Cu層3’、Sn系はんだ材料4’、第二部品2を積層し、第一Cu層3’はSn系はんだ材料4’の平面寸法よりも小さな平面寸法とし、加熱処理してSn系はんだ層4を形成し、Sn系はんだ層4と第一部品1の間において、中央側にCu6Sn5もしくは(Cu,Ni)6Sn5の金属間化合物層3B、外周側にNi3Sn4もしくは(Ni,Cu)3Sn4の金属間化合物層3Cを形成し、それらの周囲に樹脂モールドして封止樹脂体10を成形する。【選択図】図2

Description

本発明は、半導体装置の製造方法に関するものである。
IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を搭載した半導体装置(パワーモジュールもしくはパワーカード)は、コレクタリードフレームと半導体素子が接合材であるはんだ層を介して接合されて構成された積層体がケース内に収容され、さらにこのケース内に封止樹脂体が形成された構成のものや、ケースレス構造であって、比較的硬質の封止樹脂体で上記積層体が封止された構成のものなど、多様な形態が存在している。
なお、ケースレス構造のもの、ケースを具備する構造のもののいずれであっても、ヒートシンクや冷媒を還流させる冷却器などがさらに配されて半導体素子からの熱をこれらに放熱させる構造が一般に適用されている。
さらに、コレクタリードフレームとエミッタリードフレームが上下に存在し、その間に半導体素子が接合材を介して配設されるとともに、これらの積層体が封止樹脂体で一体化された両面冷却構造の半導体装置も存在しており、たとえば特許文献1にこの形態の半導体装置とその製造方法が開示されている。
上記する両面冷却構造の半導体装置の構造として、コレクタリードフレーム、接合材、半導体素子、接合材、金属製冷却ブロック、接合材、エミッタリードフレーム、が順に積層され、封止樹脂体で全体が封止されてなる構造の半導体装置を挙げることができる。
特開2016−092064号公報
特許文献1で記載される半導体装置の製造方法では、半導体素子と被接合部材との間にはんだ材料を配置する配置工程と、はんだ材料を融解、凝固させる熱処理工程を有し、被接合部材は表面にニッケル層が設けられているとともにニッケル層の表面の少なくとも一部に銅層が設けられており、はんだ材料は少なくともすずを含んでおり、配置工程でははんだ材料と銅層を接触させ、熱処理工程でははんだ材料中のすずと銅層によってニッケル層の表面にCuSnを形成する。
このように、被接合部材の表面にたとえばSn系はんだ材料との濡れ性を高めるNi層(Niめっき層)が存在する場合、Sn系はんだ材料中のSnとNi層中のNiが相互拡散してNi層が消費される、いわゆるNi食われが危惧される。
このNi食われを抑制するべく、特許文献1で開示されるように、被接合部材とSn系はんだ材料の間にCu層を成膜し、CuSnもしくは(Cu,Ni)Snの金属間化合物層を形成する。
ところで、被接合部材の表面にCu層を成膜し、さらにはんだ層を形成するに当たり、Cu層の成膜サイズ公差やはんだサイズ公差が往々にして発生する。仮に、はんだ層や金属間化合物層よりもCu層が広い平面積を有していると、半導体装置の周囲を構成する封止樹脂体とCu層が密着することになる。封止樹脂体とCu層との密着強度はたとえばNi層との密着強度に比べて低いことから、封止樹脂体とCu層の密着箇所においては、封止樹脂体がリードフレームや半導体素子等の被接合部材から剥離する可能性が高くなってしまう。
本発明は上記する問題に鑑みてなされたものであり、構成部品同士がSn系はんだ層にて接合される半導体装置の製造方法において、Ni食われを抑制するために構成部品とSn系はんだ材料の間に配設されるCu層の成膜サイズ公差に起因して、封止樹脂体とCu層が密着し、剥離することを解消することのできる半導体装置の製造方法を提供することを目的とする。
前記目的を達成すべく、本発明による半導体装置の製造方法は、半導体装置を構成する複数の部品のうち、Sn系はんだ層にて第一部品と第二部品を接続して半導体装置を製造する半導体装置の製造方法であって、少なくとも前記第一部品において、前記Sn系はんだ層が形成される表面にはNi被膜が形成されており、重力方向の下方から順に、前記第一部品、第一Cu層、Sn系はんだ材料、前記第二部品を積層し、ここで、該第一Cu層は該Sn系はんだ材料の平面寸法よりも小さな平面寸法を有しており、加熱処理することにより、前記Sn系はんだ材料が溶融し、凝固してなるSn系はんだ層を形成し、前記Sn系はんだ層と前記第一部品の間において、中央側には、CuSnもしくは(Cu,Ni)Snの金属間化合物層を形成し、外周側には、NiSnもしくは(Ni,Cu)Snの金属間化合物層を形成して前記第一部品と前記第二部品を接続し、全体を樹脂モールドして半導体装置を製造するものである。
本発明の半導体装置の製造方法は、半導体装置を構成する第一部品と第二部品を接続するに当たり、重力方向の下方から順に、第一部品、第一Cu層、Sn系はんだ材料、第二部品を積層し、加熱処理してSn系はんだ層を形成するに当たり、第一Cu層の平面寸法をSn系はんだ材料の平面寸法よりも小さく設定しておくことに特徴を有している。
ここで、Sn系はんだ材料と第二部品の平面寸法は、いずれも同じか略同じに設定しておくのが望ましい。
なお、Sn系はんだ材料と第二部品の間に第一Cu層とは別途の第二Cu層が介在していてもよく、この場合は、Sn系はんだ材料、第二Cu層、および第二部品の平面寸法をいずれも同じか略同じに設定しておくのが望ましい。
第一Cu層からは、中央側において、CuSnもしくは(Cu,Ni)Snの金属間化合物層が形成され、外周側においては、NiSnもしくは(Ni,Cu)Snの金属間化合物層が形成される。より具体的には、第一部品とSn系はんだ材料の間において、第一Cu層の平面寸法範囲においてはCuSnもしくは(Cu,Ni)Snの金属間化合物層が形成される。一方、第一Cu層の平面寸法の外側の範囲であって、かつSn系はんだ材料の平面寸法の内側の範囲においては、Sn系はんだ材料中のSnと第一部品表面のNi被膜中のNiにより、NiSnもしくは(Ni,Cu)Snの金属間化合物層が形成される。
この製造方法によれば、第一部品とSn系はんだ層の間にCuSnもしくは(Cu,Ni)Snの金属間化合物層を形成し、その外周であってかつSn系はんだ層の平面寸法範囲内においてはNiSnもしくは(Ni,Cu)Snの金属間化合物層が形成されることから、形成された金属間化合物層の平面寸法がSn系はんだ層の平面寸法よりも大きくなることはない。そのため、Cu層の成膜サイズ公差に起因して封止樹脂体とCu層が密着し、剥離の可能性を有する半導体装置が製造されることが解消される。
半導体装置に電流を流すと半導体素子の表面が発熱し、この際の発熱温度分布は、半導体素子の中央側で発熱温度が高く、外周側に向かって発熱温度が低くなる傾向を示す。そのため、Niめっき食われ量は半導体素子の中央側の方が外周側よりも大きくなる。本発明の製造方法では、中央側においてCuSnもしくは(Cu,Ni)Snの金属間化合物層が形成されていることから、Niめっき食われを効果的に抑制することができる。
さらに、封止樹脂体と接触する領域に、NiSnもしくは(Ni,Cu)Snの金属間化合物層が形成されていることから、この金属間化合物層と封止樹脂体の密着性も良好になる。
ここで、第一部品と第二部品の組み合わせに関しては、第二部品が相対的に平面寸法が小さいことから、第一部品がコレクタリードフレームで第二部品が半導体素子の形態、第一部品が半導体素子で第二部品が金属製冷却ブロックの形態、第一部品がエミッタリードフレームで第二部品が金属製冷却ブロックの形態などが挙げられる。
すなわち、Sn系はんだ層で接合される二つの部品同士を上記する本発明の製造方法を用いて各々接合することにより、コレクタリードフレーム、半導体素子、金属製冷却ブロック、エミッタリードフレーム等、複数の部品がSn系はんだ層を介して接合されてなる積層体が製造される。この積層体の周囲にエポキシ樹脂等の熱硬化性樹脂やポリアミドイミド等の熱可塑性樹脂をモールドして封止樹脂体が成形されることにより、両面冷却構造の半導体装置が製造される。
なお、本明細書において、コレクタリードフレームやエミッタリードフレームは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板等の基板、純ALからなる基板とAIN(窒化アルミニウム)からなる基板を積層してなるDBA(絶縁基板)、ヒートシンクなども包含されるものであり、たとえばCu素材のリードフレームが適用できる。
また、接合材としては、Pbフリーはんだ材料であるSn系はんだ材料としては、Snを主成分とする、Sn−Agはんだ、Sn−Cuはんだ、Sn−Znはんだ等が挙げられる。
また、金属製冷却ブロックとしては、たとえばCu製の冷却ブロックが挙げられ、ターミナル、スペーサなどと称することもできる。
以上の説明から理解できるように、本発明の半導体装置の製造方法は、重力方向の下方から順に、第一部品、第一Cu層、Sn系はんだ材料、第二部品を積層し、ここで、第一Cu層はSn系はんだ材料の平面寸法よりも小さな平面寸法を有しており、加熱処理してSn系はんだ層を形成し、全体に樹脂モールドをおこなう方法である。この製造方法により、Sn系はんだ層と第一部品の間において、中央側には、CuSnもしくは(Cu,Ni)Snの金属間化合物層が形成され、外周側には、NiSnもしくは(Ni,Cu)Snの金属間化合物層が形成されることから、Cu層の成膜サイズ公差に起因して封止樹脂体とCu層が密着し、剥離の原因になるといった問題を解消しながら、Niめっき食われを効果的に抑制することができ、金属間化合物層と封止樹脂体の良好な密着性を保証することができる。
本発明の半導体装置の製造方法を説明した縦断面図である。 図1に続いて半導体装置の製造方法を説明した縦断面図である。 図2に続いて半導体装置の製造方法を説明した縦断面図であって製造された半導体装置を示した図である。 (a)は試作品の積層体の側面図であり、(b)は半導体素子の作動時の温度分布図であって図4(a)のb方向から見た図であり、(c)は実施例および比較例のNiめっき食われ量の測定結果を示した図である。
以下、図面を参照して本発明の半導体装置の製造方法の実施の形態を説明する。なお、図示する製造方法にて製造される半導体装置は、コレクタリードフレーム、半導体素子、金属製冷却ブロック、およびエミッタリードフレームが積層した構造を有した両面冷却構造の半導体装置であるが、図示例以外の多様な構造形態の半導体装置も本発明の製造方法の製造対象であることは勿論のことである。また、図示する半導体装置では冷却器等の図示を省略している。
(半導体装置の製造方法の実施の形態)
図1,2,3は順に、本発明の半導体装置の製造方法を説明した縦断面図であり、図3は製造された半導体装置も示している。
ここでは、第一部品であるコレクタリードフレーム1と第二部品である半導体素子2を接合する方法を取り上げて説明する。
図1で示すように、上方から見た(Y方向)平面寸法において、コレクタリードフレーム1は半導体素子2よりも平面寸法が大きい。
まず、重力方向の下方(X方向)から順に、コレクタリードフレーム1、第一Cu層3’、Sn系はんだ材料4’、第二Cu層3”、および半導体素子2を積層する。
ここで、上方から見た(Y方向)平面寸法において、Sn系はんだ材料4’、第二Cu層3”、および半導体素子2の平面寸法は、いずれも同じに設定しておき、第一Cu層3’の平面寸法はSn系はんだ材料4’よりも小さく設定しておき、Sn系はんだ材料4’の中央側下方に第一Cu層3’を配設し、Sn系はんだ材料4’の下方領域であって第一Cu層3’の外側の領域に隙間Gを形成しておく。
コレクタリードフレーム1はアルミニウムやその合金、銅やその合金などから形成されており、その表面にはNiめっき被膜1aが形成されている。また、半導体素子2はIGBTやダイオードからなり、その下面にも同様にNiめっき被膜2aが形成されている。
Sn系はんだ材料4’としては、Pbフリーはんだであり、かつSnを主成分とする、Sn−Agはんだ、Sn−Cuはんだ、Sn−Ag−Cuはんだ、Sn−Znはんだ、Sn−Sbはんだなどを挙げることができる。
次に、図2で示すように、加熱処理を実行し、Sn系はんだ材料4’を溶融させ、凝固させてSn系はんだ層4を形成する。
この加熱処理により、Sn系はんだ層4が形成されるとともに、半導体素子2とSn系はんだ材料4’の間に介在していた第二Cu層3”からCuSnもしくは(Cu,Ni)Snの金属間化合物層3Aが形成される。さらに、コレクタリードフレーム1とSn系はんだ材料4’ の間に介在していた第一Cu層3’からCuSnもしくは(Cu,Ni)Snの金属間化合物層3Bが中央側に形成される。さらに、金属間化合物層3Bの外周であってかつSn系はんだ層4の平面寸法範囲内(図1の隙間G)においては、NiSnもしくは(Ni,Cu)Snの金属間化合物層3Cが形成される。
図示する製造方法によれば、形成された金属間化合物層3B,3Cの平面寸法がSn系はんだ層4の平面寸法よりも大きくなることはない。そのため、Cu層の成膜サイズ公差に起因して封止樹脂体とCu層が密着し、剥離の可能性を有する半導体装置が製造されることが解消される。
また、最終的に得られる半導体装置に電流を流すと半導体素子2の表面が発熱し、この際の発熱温度分布は、半導体素子2の中央側で発熱温度が高く、外周側に向かって発熱温度が低くなる傾向を示す。そのため、Niめっき食われ量は半導体素子2の中央側の方が外周側よりも大きくなる。図示する製造方法では、中央側においてCuSnもしくは(Cu,Ni)Snの金属間化合物層3Bが形成されていることから、Niめっき食われを効果的に抑制することができる。
さらに、封止樹脂体と接触する外側領域に、NiSnもしくは(Ni,Cu)Snの金属間化合物層3Cが形成されていることから、この金属間化合物層3Cと封止樹脂体の密着性も良好になる。
図示する製造方法により、半導体装置を構成する複数の部品のうち、コレクタリードフレーム1とこれよりも平面寸法の小さな半導体素子2が、Sn系はんだ層4と金属間化合物層3A、3B、3Cを介して接合される。
次に、図3で示すように、表面にNiめっき被膜7aが形成されているエミッタリードフレーム7を相対的に平面寸法の大きな第一部品、同様にNiめっき被膜が形成されている金属製冷却ブロック5を第二部品とし、これらの部品を図1,2で示す製造方法にて同様に接合する。すなわち、この製造方法では、重力方向の下方から、第一部品であるエミッタリードフレーム7、第一Cu層、Sn系はんだ材料、第二Cu層、金属製冷却ブロック5を積層し、加熱処理する。さらに、半導体素子2を相対的に平面寸法の大きな第一部品、金属製冷却ブロック5を第二部品とし、同様の方法で接合する。このように三度の製造方法を繰り返すことにより、図3で示す複数部品同士が、Sn系はんだ層4,6,8と金属間化合物層3A,3B,3C,6A,6B,9A,9B,9Cで接合されてなる積層体が製造される。なお、金属間化合物層9BはCuSnもしくは(Cu,Ni)Snの金属間化合物層であり、金属間化合物層9CはNiSnもしくは(Ni,Cu)Snの金属間化合物層である。
この積層体の周囲に樹脂モールドをおこなって封止樹脂体10を成形することにより、両面冷却構造の半導体装置100が製造される。
ここで、封止樹脂体10の素材として、エポキシ樹脂等の熱硬化性樹脂やポリアミドイミド等の熱可塑性樹脂が挙げられる。
エポキシ樹脂に関しては、その末端に反応性のエポキシ基を持つ熱硬化型の合成樹脂であり、ビスフェノールAとエピクロルヒドリンとの縮合反応により製造されるビスフェノールA型エポキシ樹脂や、ノボラック系エポキシ樹脂、トリスフェノールメタン型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、多官能エポキシ樹脂、可撓性エポキシ樹脂、ビフェニル型エポキシ樹脂、高分子型エポキシ樹脂およびグリシジルエステル型エポキシ樹脂などを挙げることができ、これらを単独で、もしくは、ビスフェノールA型エポキシ樹脂とその他の一種もしくは二種以上の樹脂を混合して使用することもできる。熱可塑性樹脂に関しては、ポリアミドイミド以外にも、ポリフェニレンサルファイドやポリブチレンテレフタレート等のエンジニアリングプラスチック、ポリエチレン、ポリプロピレン、ポリスチレン、ポリ塩化ビニル等が挙げられる。また、熱硬化性樹脂や熱可塑性樹脂の中には、熱伝導性と熱膨張の改善を目的としてシリカやアルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、酸化マグネシウム等の無機フィラーが含有されていてもよい。
図示する半導体装置100によれば、CuSnもしくは(Cu,Ni)Sn等の金属間化合物層3B,9B等がSn系はんだ層4,8等からはみ出し、封止樹脂体10と接触する箇所を具備しない。そのため、Cu層の成膜サイズ公差に起因して封止樹脂体10とCu層や金属間化合物層3B,9Bが密着し、剥離の原因になるといった問題は生じない。さらに、いわゆるNiめっき食われも抑制することができる。
(Niめっき食われ量を測定した実験とその結果)
本発明者等は、図1,2で示す製造方法でコレクタリードフレームと半導体素子を接合してなる積層体を試作した。具体的には、実施例として、図2で示す積層体を製作し、比較例として、コレクタリードフレームとSn系はんだ層の間にNiSnもしくは(Ni,Cu)Snの金属間化合物層のみが介在する積層体を製作した。
図4(a)は実施例の積層体を示している。半導体素子を1000時間発熱させた際の半導体素子における温度分布であって図4(a)のb方向から見た図を図4(b)に示す。同図で示すように、半導体素子の中央側で200℃、外側に向かって175℃、150℃、100℃と徐々に温度が低下することが確認できた。
Niめっき食われ量を測定した結果を図4(c)に示す。同図で示すように、比較例においては、半導体素子の温度の高い中央部で4.8mmほどの値となっているのに対して、実施例では中央部で2.2mm程度と比較例の半分以下となり、外周部においても低い値となっていることが実証されている。
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
1…コレクタリードフレーム(第一部品)、1a…Niめっき被膜、2…半導体素子(第二部品)、2a…Niめっき被膜、3A,3B,3C…金属間化合物層、3’…第一Cu層、3”…第二Cu層、4’…Sn系はんだ材料、4…Sn系はんだ層、5…金属製冷却ブロック、6,8…Sn系はんだ層、6A,6B,9A,9B,9C…金属間化合物層、7…エミッタリードフレーム、10…封止樹脂体、100…半導体装置、G…隙間

Claims (1)

  1. 半導体装置を構成する複数の部品のうち、Sn系はんだ層にて第一部品と第二部品を接続して半導体装置を製造する半導体装置の製造方法であって、
    少なくとも前記第一部品において、前記Sn系はんだ層が形成される表面にはNi被膜が形成されており、
    重力方向の下方から順に、前記第一部品、第一Cu層、Sn系はんだ材料、前記第二部品を積層し、ここで、該第一Cu層は該Sn系はんだ材料の平面寸法よりも小さな平面寸法を有しており、
    加熱処理することにより、前記Sn系はんだ材料が溶融し、凝固してなるSn系はんだ層を形成し、
    前記Sn系はんだ層と前記第一部品の間において、中央側には、CuSnもしくは(Cu,Ni)Snの金属間化合物層を形成し、外周側には、NiSnもしくは(Ni,Cu)Snの金属間化合物層を形成して前記第一部品と前記第二部品を接続し、全体を樹脂モールドして半導体装置を製造する半導体装置の製造方法。
JP2016225895A 2016-11-21 2016-11-21 半導体装置の製造方法 Active JP6627726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016225895A JP6627726B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225895A JP6627726B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018085366A true JP2018085366A (ja) 2018-05-31
JP6627726B2 JP6627726B2 (ja) 2020-01-08

Family

ID=62236674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225895A Active JP6627726B2 (ja) 2016-11-21 2016-11-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6627726B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036601A (ja) * 2017-08-10 2019-03-07 株式会社豊田中央研究所 接合構造体およびその製造方法
WO2022244395A1 (ja) * 2021-05-18 2022-11-24 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034514A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 半導体装置
JP2016092064A (ja) * 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
WO2017168925A1 (ja) * 2016-03-28 2017-10-05 株式会社村田製作所 接合体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034514A (ja) * 2006-07-27 2008-02-14 Toshiba Corp 半導体装置
JP2016092064A (ja) * 2014-10-30 2016-05-23 トヨタ自動車株式会社 半導体装置とその製造方法
WO2017168925A1 (ja) * 2016-03-28 2017-10-05 株式会社村田製作所 接合体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036601A (ja) * 2017-08-10 2019-03-07 株式会社豊田中央研究所 接合構造体およびその製造方法
WO2022244395A1 (ja) * 2021-05-18 2022-11-24 富士電機株式会社 半導体装置
DE112022000145T5 (de) 2021-05-18 2023-07-06 Fuji Electric Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
JP6627726B2 (ja) 2020-01-08

Similar Documents

Publication Publication Date Title
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP5472498B2 (ja) パワーモジュールの製造方法
US20160343636A1 (en) Waterproof Electronic Device and Manufacturing Method Thereof
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
WO2015141284A1 (ja) 半導体モジュールユニットおよび半導体モジュール
CN103531558A (zh) 引线框架封装及其形成方法
JP2011216564A (ja) パワーモジュール及びその製造方法
JP2011040565A (ja) 熱伝導シート、これを用いた半導体装置およびその製造方法
JP2015126057A (ja) 半導体モジュールの製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP6627726B2 (ja) 半導体装置の製造方法
JP6638626B2 (ja) 半導体装置の製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
US9530713B2 (en) Cooler-integrated semiconductor module
JP2016122719A (ja) 半導体モジュールの製造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP2018081973A (ja) 半導体モジュール
JP6182850B2 (ja) 電力変換装置
WO2016031381A1 (ja) 半導体装置
JP2014072314A (ja) 半導体装置、及び半導体装置の製造方法
JP6777148B2 (ja) 半導体装置
JP2018018932A (ja) 半導体モジュール
JP5613100B2 (ja) 半導体装置の製造方法
JP2018078196A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R151 Written notification of patent or utility model registration

Ref document number: 6627726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250