KR20000021220A - 용접성이 양호한 반도체장치 제조용 리드프레임 - Google Patents
용접성이 양호한 반도체장치 제조용 리드프레임 Download PDFInfo
- Publication number
- KR20000021220A KR20000021220A KR1019980040219A KR19980040219A KR20000021220A KR 20000021220 A KR20000021220 A KR 20000021220A KR 1019980040219 A KR1019980040219 A KR 1019980040219A KR 19980040219 A KR19980040219 A KR 19980040219A KR 20000021220 A KR20000021220 A KR 20000021220A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- palladium
- nickel alloy
- tin
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 용접성이 양호한 반도체장치 제조용 리드프레임에 관한 것으로, 패터닝(patterning)된 구리계 기판과; 패터닝된 구리계 기판의 리드부 상부면에 60∼200μin의 두께로 형성된 주석층과; 주석층의 상부면에 20∼30μin의 두께로 형성된 파라듐/니켈 합금층과; 파라듐/니켈 합금층의 상부면에 0.1∼30μin의 두께로 형성된 은층을 포함하되, 파라듐/니켈 합금층에 있어 파라듐의 조성을 50∼99 중량％로 유지하고; 은층의 상부면에 3∼10μin의 두께로 형성된 파라듐층으로 적층함으로써, 리드프레임 표면의 부식을 방지하고 전기,전자장치와의 용접성을 개선할 수 있는 특징이 있다.
Description
본 발명은 용접성이 양호한 반도체장치 제조용 리드프레임에 관한 것이다.
특히, 본 발명은 구리 또는 구리합금(이하 "구리계"라 한다)의 표면상에 하부로부터 순차적으로 주석층, 파라듐/니켈 합금층, 은층 및 파라듐층을 적층하여 리드프레임 표면의 부식을 방지하고 전기,전자장치와의 용접성을 개선하도록 한 리드프레임에 관한 것이다.
리드프레임은 반도체 칩과, 인쇄회로기판과 같은 전기,전자장치를 전기적으로 연결하여 주는 매개수단이다. 이와 같은 리드프레임의 재질은 통상적으로 구리 또는 구리합금으로서 표면의 산화를 방지하고 전기,전자장치와의 용접성을 개선하기 위하여 리드프레임의 표면에 다양한 도금층을 형성하여 사용하였다. 과거, 이러한 목적을 구현하기 위한 일방으로 구리계 리드프레임의 표면상에 주석/납 합금을 도금하여 사용하였으나, 납이 환경 비친화적 물질로서 규제됨에 따라 이를 대체하고자 여러 방법이 제안되었다.
특히, 현재 제안되고 있는 방안은 구리계 리드프레임의 상부면에 주석(Sn) 및 파라듐(Pd)을 순차적으로 도금적층하여 전술된 목적을 구현하고자 하였으나, 고온다습한 환경하에서는 주석이 최종적층물인 파라듐층의 표면으로 확산되어 산화됨으로써 전기,전자장치와의 용접성을 저하시키는 요인으로 작용하여, 실제 반도체 칩 패키지가 실장된 전기,전자장치의 사용조건을 크게 제한하는 문제점이 상존하고 있었다.
이에 본 발명은 상기와 같은 문제점을 고려하여 창출된 것으로서, 그 목적은 구리계 기판의 산화 및 용접성 저하를 방지하여 반도체 칩 패키지의 신뢰성을 개선할 수 있는 용접성이 양호한 반도체장치 제조용 리드프레임을 제공함에 있다.
이러한 본 발명의 목적은, 패터닝된 구리계 기판과; 적어도 패터닝된 구리계 기판의 리드부 상부면에 60∼200μin의 두께로 형성된 주석층과; 주석층의 상부면에 20∼30μin의 두께로 형성된 파라듐/니켈 합금층과; 파라듐/니켈 합금층의 상부면에 3∼10μin의 두께로 형성된 파라듐층을 포함하여 구성된 용접성이 양호한 반도체장치 제조용 리드프레임을 제공함에 있다. 그리고, 파라듐/니켈 합금의 파라듐 조성이 50∼99 중량％인 경우에 파라듐/니켈 합금층과 파라듐층의 사이에 0.1∼30μin의 두께로 은층을 형성하는 경우에는 추후 진행되는 와이어본딩 공정시 본딩결합력을 증가시키는 효과가 있다. 또한, 구리계 기판의 상부면에 하부로부터 순차적으로 형성된 주석층-파라듐/니켈 합금층-은층-파라듐층 모두 전기도금방법에 의하여 적층형성된 것이나 이에 한정되지 않고 다양한 방법에 의해서도 언급된 바와 같이 일정한 두께를 갖는 층들이 형성될 수 있다.
주석층은 구리의 확산을 방지하는 한편, 제조된 반도체 칩 패키지를 인쇄회로기판 등에 실장시 용접성을 개선한다. 그리고, 파라듐/니켈 합금층은 상위층으로 확산되는 주석을 방지하여 산화를 미연에 방지하는 한편, 은층 형성시 은층과의 결합력을 개선하는 효과가 있다. 그리고, 최상위층의 파라듐층은 하위층의 산화를 방지하는 역할을 한다.
이하, 본 발명의 바람직한 실시예를 구체적으로 설명하면 다음과 같다.
(1)시료제작
먼저, 패터닝된 구리계 기판을 탈지산세하여 준비한다.
그런 다음, 구리계 기판의 상부면에 하부로부터 다양한 도금층, 예컨대 주석층-파라듐층, 주석층-파라듐/니켈 합금층-파라듐층 또는 주석층-파라듐/니켈 합금층-은층-파라듐층을 순차적으로 전기도금하여 시료를 제작한다, 여기서, 각 단계별 수세는 생략하였다.
(2)용접성 실험
시료를 175℃에서 7시간 30분 동안 열처리한 후, 온도 95℃ 상대습도 95％의 조건하에서 8시간동안 강제노화시킨다. 그런 다음, MIL-STD-883D 방법에 따라 용접성 실험을 실시한다.
(3)에너지분산분광법(Energy Dispersive Spectroscopy;EDS) 분석
EDS를 이용한 표면분석을 통하여 하위층에 존재하는 물질이 최상위층으로 확산되어 존재하는지의 여부를 정성 및 정량분석한다.
(4)접착력 실험
380℃에서 1분간 열처리한 후, 시료의 도금표면에 3M 테이프(810)를 붙였다 떼어내어 테이프의 접착면을 육안확인한다. 여기서, 접착력 실험은 구리계 기판의 상부면에 하부로부터 주석-파라듐/니켈 합금층-은층-파라듐층이 형성된 시료에 한하여 수행한다.
도금층 및 도금두께에 따른 시료의 강제노화후 표면분석 및 용접성을 비교한 상기 표 1은, 시료의 도금층이 "●"표시된 조건에 따라 각기 선택적으로 구리계 기판의 상부면에 하부로부터 순차적층되어 있음을 나타낸다.
표 1의 결과를 검토하여 보면, 종래기술에서 언급된 바와 같이 주석층의 상부면에 직접 파라듐층이 도금형성된 시편 1∼시편 12는 강제노화한 후 파라듐층의 표면을 EDS표면분석한 결과, 구리와 주석이 선택적으로 파라듐층의 상부면에 다량 검출됨이 확인되었고, 그에 따라 땜납의 덮힘정도(％)에 따른 용접성 검사결과 모두 불량한 것으로 판정되었다. 통상적으로, 용접성 검사의 합격판정여부는 95％ 이상이어야 한다.
결과적으로, EDS표면분석과 용접성 검사에서 확인된 바와 같이, 파라듐층의 표면에 확산된 구리와 주석은 용접성을 극도로 저하시킴을 알 수 있었다.
본 발명의 실시예인 시편 13∼시편 56에 있어서, 시편 13,16,19,24,27,30, 35,38,40,46,49,52(실폐예)의 경우는 파라듐/니켈 합금층의 두께가 모두 10μin인 경우로서, EDS표면분석결과 주석이 파라듐층의 상부면에 검출되어 그에 따른 용접성 검사 결과 역시 불량한 것으로 판정되었고, 그 이외의 모든 시편은 EDS표면분석결과 구리 또는 주석이 전혀 검출되지 않아 그에 따른 용접성 검사결과 99-100％의 매우 만족스러운 용접성을 나타내는 것으로 확인되었다. 여기서, 파라듐/니켈 합금층에 있어 파라듐과 니켈의 중량％는 시편 13∼시편 34의 경우는 50:50이고, 시편 35∼시편 56인 경우는 90:10이다.
| 비교예 | 파라듐:니켈조성비(중량％) | 은도금층의 접착력 |
| 1 | 1 : 99 | 불합격 |
| 2 | 20 : 80 | 불합격 |
| 3 | 30 : 70 | 불합격 |
| 4 | 40 : 60 | 불합격 |
| 5 | 50 : 50 | 합격 |
| 6 | 60 : 40 | 합격 |
| 7 | 70 : 30 | 합격 |
| 8 | 80 : 20 | 합격 |
| 9 | 90 : 10 | 합격 |
| 10 | 99 : 1 | 합격 |
상기 표 2를 검토하여 보면, 파라듐/니켈 합금층의 조성비가 50:50∼99:1(중량％)인 범위내에서 은층과의 접착력이 양호함을 알 수 있다. 따라서, 은층을 파라듐/니켈 합금층과 파라듐층의 사이에 형성하는 경우에는 반드시 전술된 조성비를 만족하여야 한다. 여기서, 합격 또는 불합격의 판정기준은 테이프의 접착면에 도금된 부분이 떨어져 나가면 불합격 판정된다.
이상에서 살펴본 바와 같이 본 발명의 구조에 의하면, 주석이 파라듐층의 표면으로 확산되어 산화됨으로써 전기,전자장치와의 용접성 저하를 근본적으로 해소함은 물론, 은층을 파라듐/니켈 합금층과 파라듐층의 사이에 형성하는 경우에는 전기,전자장치와의 결합력을 개선할 수 있는 효과가 있다. 따라서, 이러한 구조를 갖는 리드프레임이 반도체 칩 패키지에 적용되는 경우에는 반도체 칩 패키지의 신뢰성 제고는 물론, 반도체 칩 패키지가 실장되는 인쇄회로기판과 같은 전기,전자장치의 전체적인 신뢰성을 개선할 수 있는 효과가 있다.
Claims (2)
- 패터닝된 구리계 기판과;적어도 상기 패터닝된 구리계 기판의 리드부 상부면에 60∼200μin의 두께로 형성된 주석층과;상기 주석층의 상부면에 20∼30μin의 두께로 형성된 파라듐/니켈 합금층과;상기 파라듐/니켈 합금층의 상부면에 3∼10μin의 두께로 형성된 파라듐층을 포함하여 구성된 용접성이 양호한 반도체장치 제조용 리드프레임.
- 제1항에 있어서,상기 파라듐/니켈 합금층과 상기 파라듐층의 사이에 0.1∼30μin의 두께로 형성된 은층을 더 포함하되, 상기 파라듐/니켈 합금층의 파라듐 조성이 50∼99중량％인 것을 특징으로 하는 용접성이 양호한 반치 제도체장조용 리드프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980040219A KR100291946B1 (ko) | 1998-09-28 | 1998-09-28 | 용접성이양호한반도체장치제조용리드프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980040219A KR100291946B1 (ko) | 1998-09-28 | 1998-09-28 | 용접성이양호한반도체장치제조용리드프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000021220A true KR20000021220A (ko) | 2000-04-25 |
| KR100291946B1 KR100291946B1 (ko) | 2001-11-15 |
Family
ID=19552134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980040219A KR100291946B1 (ko) | 1998-09-28 | 1998-09-28 | 용접성이양호한반도체장치제조용리드프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100291946B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275182A (ja) * | 1996-04-02 | 1997-10-21 | Seiichi Serizawa | 半導体装置用リ−ドフレ−ム |
-
1998
- 1998-09-28 KR KR1019980040219A patent/KR100291946B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100291946B1 (ko) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1050935C (zh) | 提供和集成电路的电接触的引线架和集成电路封装 | |
| US5684329A (en) | Lead frame for semiconductor device | |
| US5486721A (en) | Lead frame for integrated circuits | |
| EP0751564A2 (en) | Ultra-thin noble metal coatings for electronic packaging | |
| US5801436A (en) | Lead frame for semiconductor device and process for producing the same | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| US6452271B2 (en) | Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication | |
| US20060209497A1 (en) | Pad structure of wiring board and wiring board | |
| EP2950623A1 (en) | Wiring substrate and method for manufacturing same | |
| DE112012006812T5 (de) | Elektronische Komponente und Fertigungsverfahren für elektronische Komponente | |
| EP2270260A1 (en) | Electronic component and method for manufacturing the same | |
| KR100379128B1 (ko) | 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 | |
| US20100059257A1 (en) | Method of nickel-gold plating and printed circuit board | |
| US5958607A (en) | Lead frame for semiconductor device | |
| KR20060112119A (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPS6349382B2 (ko) | ||
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JP2002289653A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH11350190A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| KR20000021220A (ko) | 용접성이 양호한 반도체장치 제조용 리드프레임 | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| Beigle | Alternate metal finishes for wire bond and soldering applications | |
| US20230268245A1 (en) | Insulating substrate and manufacturing method thereof | |
| JPH0674496B2 (ja) | リードフレーム材料の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070309 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |