TW202414722A - 具有重構晶圓上晶片接合或堆疊重構晶圓接合之3d封裝 - Google Patents

Abstract

描述使用晶圓重構所形成及可選地包括整合之散熱器的半導體封裝及製造方法。在一實施例中，一半導體封裝包括一第一封裝級、一第二封裝級，該第二封裝級包括一或多個第二級小晶片。散熱器可以金屬層接合至第二封裝級，其可包括由暫態液相接合所形成之一或多個金屬間化合物。第一封裝級及/或第二封裝級內之小晶片可係可選地與一或多個光學互連路徑連接。

Description

具有重構晶圓上晶片接合或堆疊重構晶圓接合之3D封裝

本文描述之實施例係關於積體電路(integrated circuit, IC)製造及半導體封裝之熱性能。

目前，可攜式及行動電子裝置（諸如，行動電話、個人數位助理(personal digital assistant, PDA)、數位相機、可攜式播放器、遊戲、及其他行動裝置）的市場需求要求將更多效能及特徵整合至越來越小的空間中。結果，各種多晶粒封裝解決方案（諸如系統封裝(system in package, SiP)及堆疊封裝(package on package, PoP)）已變得更普遍，以滿足更高的晶粒/組件密度裝置的需求。

用於在SiP中配置多個晶粒存在許多不同可能性。例如，SiP結構中之晶粒的整合已演進成2.5D解決方案及3D解決方案。在2.5D解決方案中，多個晶粒可覆晶接合在中介層上，該中介層包括貫通孔以及扇出配線。在各種3D解決方案中，多個晶粒可堆疊在彼此頂部上且與晶片外線接合或焊料凸塊連接。堆疊晶圓(Wafer on wafer, WoW)或晶圓上晶片(chip on wafer, CoW)技術亦可用於各種2.5D及3D解決方案中，以用高密度連接直接接合晶粒。例如，可使用熱壓接合來達成金屬-金屬接合，且可使用混合接合來形成氧化物-氧化物接合連同金屬-金屬接合。

實施例描述具有整合式散熱器（諸如永久性矽基材載體）之各種半導體封裝。在一實施例中，一半導體封裝包括：一第一封裝級；一第二封裝級，該第二封裝級包括一或多個第二級小晶片；及一散熱器，其以一金屬層與該第二封裝級接合。例如，該散熱器可由一矽基材形成且以暫態液相接合(transient liquid phase bonding, TLP)接合至該第二封裝級。在單切之後，該半導體封裝可包括直形封裝側壁，其跨越該第一封裝級、該第二封裝級、該金屬層、及該散熱器。

實施例額外描述各種半導體封裝製造序列，該等半導體封裝製造序列以CoW及WoW接合來整合晶圓重構，以產生具有垂直連接該等晶粒或小晶片之混合接合的3D半導體封裝。

實施例描述半導體封裝結構，其包括多個封裝級及以金屬層接合至上封裝級的散熱器。例如，暫態液相接合可用以在製造期間將矽載體晶圓接合至封裝級。在單切後，半導體封裝包括封裝側壁，其跨越多個晶片層、金屬層、及由接合及單切的載體晶圓形成之散熱器。

在一個態樣中，已觀察到，用於高效能運算應用的晶圓上晶片(CoW)及堆疊晶圓(WoW)半導體封裝結構的熱性能對於散熱及效能提升兩者係重要的。例如，三維積體電路(3DIC)半導體封裝結構可包括多個封裝級，其包括已使用熱壓縮、熔融接合、或混合接合直接接合至另一封裝級之一或多個小晶片。雖然此類封裝技術可能導致高密度的連接及精細的接合墊節距，但已觀察到這些技術亦可導致具有以有限散熱方式緊密組裝之小晶片之封裝結構。

根據實施例，矽基材可作為載體基材及/或散熱器整合至CoW或WoW封裝序列中。此外，已觀察到，使用氧化物層將矽基材接合至下伏結構（諸如利用熔融接合）提供作為散熱器之有限熱性能，此係因為氧化物層之低導熱率。根據實施例，暫態液相(TLP)接合可用以接合矽基材，其中所得的（多個）金屬間化合物具有高導熱率及高熔融溫度，其可承受下游熱處理。相較於熔融接合，TLP接合可額外地在具有每小時較高產量下以顯著較低的溫度執行，並產生強接合。

實施例額外描述各種半導體封裝製造序列，該等半導體封裝製造序列以CoW及WoW接合來整合晶圓重構，以產生具有垂直連接該等晶粒或小晶片之混合接合的3D半導體封裝。此可促進高頻寬之晶粒至晶粒（小晶片至小晶片）連接。重構額外提供底部晶粒（小晶片）大小的彈性，且允許底部晶粒面向上或面向下。

在各種實施例中，參照圖式進行說明。然而，某些實施例可在無這些特定細節之一或多者的情況下實行或可與其他已知的方法及構形結合實行。在下列敘述中，為了提供對實施例的全面瞭解而提出眾多特定細節（例如，特定構形、尺寸、及程序等）。在其他例子中，為了避免不必要地使本實施例失焦，所以並未特別詳細地敘述公知的半導體程序及製造技術。此專利說明書通篇指稱的「一實施例(one embodiment)」係指與該實施例一同描述之具體特徵、結構、構形、或特性係包括在至少一實施例中。因此，此專利說明書通篇於各處出現之詞組「在一實施例中(in one embodiment)」不必然指稱相同實施例。此外，在一或多個實施例中，可以任何合適的方式結合特定特徵、結構、構形、或特性。

如本文所用之「在…上面(above)」、「在…上方(over)」、「至(to)」、「介於…之間(between)」、「跨越(spanning)」、及「在…上(on)」之用語可指稱一層相對於其他層之一相對位置。一層在另一層「上面」、在另一層「上方」、「跨越」另一層、或在另一層「上」或者一層接合「至」另一層或與另一層「接觸(contact)」可直接與另一層接觸或可具有一或多個中介層。一層介於（多個）層「之間」可直接與該等層接觸或可具有一或多個中介層。

現參照圖1A至圖1B，提供半導體封裝100結構的截面側視圖圖示，其包括第一封裝級110、包括一或多個第二級小晶片122之第二封裝級120、及以金屬層140接合至第二封裝級的散熱器150。如所示，直形封裝側壁119可跨越第一封裝級110、第二封裝級120、金屬層140、及散熱器150。例如，直接封裝側壁119可在一或多個重構封裝級之單切期間使用諸如晶圓切割、蝕刻等之合適技術形成。

第一封裝級110可包括平坦化頂部表面117，其適合於直接接合第二封裝級120（例如，WoW）或第二封裝級120內之一或多個小晶片122（例如，CoW）。第一封裝級110可係中介層基材（諸如具有2.5D封裝），或包括一或多個第一級小晶片102（諸如具有3D封裝）。在圖1A至圖1B中所繪示之特定實施例中，第一封裝級110包括一或多個第一級小晶片102，雖然這是例示性的，且根據實施例之CoW及WoW技術可與多種第一封裝級結構整合。取決於應用，各種小晶片可包括於第一及/或第二封裝級中。此外，根據實施例的半導體封裝可藉由將多個小晶片整合至單一半導體封裝中而促進晶粒分割及程序節點最佳化。例示性第一級小晶片102及第二級小晶片122可包括：中等功率晶粒（或低功率），諸如系統單晶片(system-on-chip, SOC)、功率管理積體電路(power management integrated circuit, PMIC)、低速輸入/輸出(low speed input/output, LSIO)晶粒、高速輸入/輸出(high speed input/output, HSIO)晶粒；及一或多個高功率晶粒，諸如圖形處理單元(graphics processing unit, GPU)、中央處理單元(central processing unit, CPU)、人工智慧(AI)、機器學習邏輯、快取晶粒、用以支援晶粒至晶粒布線的矽互連件、及其任何組合。因此，本文中用語「小晶片(chiplet)」之使用涵蓋且範圍自具有完全含有的積體電路之晶粒、包括某些智慧財產(intellectual property, IP)區塊之分割晶粒、邏輯晶粒、記憶體晶粒、至矽互連件、以及包括邏輯及/或被動裝置之矽互連件。小晶片可額外包括不同組件的總成，可係異質的，且係階層式配置的。例如，小晶片可包括光學轉換器之（多個）分開形成層或多個附接組件。

在圖1A中所繪示之特定實施例中，半導體封裝100面積由第一封裝級110（例如，中介層或第一級小晶片102，如所繪示）之覆蓋區界定，其上方可整合一或多個第二級小晶片122。在圖1B中所繪示之特定實施例中，半導體封裝100可包括多個第一級小晶片102，且因此半導體封裝100之面積不由單一第一級小晶片102（或中介層）之大小界定。

參照圖1A，在所繪示的特定實施例中，半導體封裝100包括第一封裝級110內之第一級小晶片102。第一級小晶片102可包括半導體基材101及後段製程(back-end-of-the-line, BEOL)增層結構104。BEOL增層結構104可包括一或多個金屬配線層106及介電層105，其包括頂部氧化物層108及接觸墊109以用於混合接合。BEOL增層結構104可形成在半導體基材中的主動區域103上方，以與形成在半導體基材中的各種裝置（例如，電晶體等）連接。複數個貫通孔111（例如，穿矽通孔(through silicon via, TSV)）亦可形成通過半導體基材101，以將BEOL增層結構104或主動區域連接至第一級小晶片的背側上的墊112。應理解，第一級矽中介層可類似地形成，因此圖1A之圖示可視為包括第一級小晶片102或中介層。

現參照圖1B，在所繪示的特定實施例中，半導體封裝100包括第一封裝級110內之多個第一級小晶片102。多個第一級小晶片102可嵌入在間隙填充材料114中，諸如聚合物模製化合物材料或氧化物材料。例如，此可透過晶圓重構程序實現。貫通孔115可額外地延伸通過間隙填充材料114以提供至第二封裝級120的電連接。貫通孔115可係貫通模製通孔(through mold via, TMV)、貫通氧化物通孔(through oxide via, TOV)、貫通介電質通孔(through dielectric via, TDV)、或獨立印刷電路板(PCB)棒等。在一實施例中，第一級小晶片102可包括矽互連小晶片，其包括用於多個第二級小晶片122之間之連接的晶粒至晶粒布線118。

如圖1A至圖1B兩者所示，第二封裝級120可包括嵌入在間隙填充材料130中的多個第二級小晶片122，該間隙填充材料可類似於間隙填充材料114形成。第二級小晶片122之各者亦可包括用於與第一封裝級110混合接合的頂部氧化物層128及接觸墊129。根據實施例，第二級小晶片122可使用合適的技術與第一封裝級110接合，諸如晶圓上晶片(CoW)接合。替代地，第二封裝級120可使用適合的技術與第一封裝級110接合，諸如堆疊晶圓(WoW)接合。在兩種技術中，混合接合可用以形成氧化物-氧化物及金屬-金屬接合（銅-銅接合、金-金接合等）或替代地，熱壓接合可用以形成金屬-金屬接合。

根據實施例，散熱器150以金屬層140與第二封裝級120接合。散熱器150可由各種導熱材料形成，其包括金屬、矽等。在一特定實施例中，散熱器150由矽基材形成，其可係可選地在製造期間在CoW或WoW接合期間用作載體晶圓。如此，散熱器150可連同半導體封裝切塊/單切，使得半導體封裝包括跨越第一封裝級110、第二封裝級120、金屬層140、及散熱器150的直形封裝側壁119。

根據實施例，散熱器150可使用暫態液相(TLP)接合來接合，其中一或多個金屬間化合物係藉由接合層之相互擴散形成。現參照圖2至圖3，根據實施例提供在接合散熱器與第二封裝級之前之多個接合層的示意截面側視圖圖示。如所示，底部及頂部金屬接合層144、145可各別先沉積至第二封裝級120及散熱器150上。例如，底部金屬接合層144可直接沉積至一或多個第二級小晶片122及間隙填充材料130上。頂部金屬接合層145可直接沉積至矽基材上，作為散熱器150。底部及頂部金屬接合層144、145可藉由先沉積一晶種層、接著使用合適的技術塊體成長或沉積來形成。底部及頂部金屬接合層144、145可由諸如Cu、Al、Ag、及Au之材料形成。

此可接著在第一金屬接合層144、145中之任一或兩者上沉積一或多個第二金屬接合層146、147。（多個）第二金屬接合層可由諸如In或Sn之材料形成，其特徵在於比底部及頂部金屬接合層更低的熔融溫度。較低熔融溫度（諸如低於235 ^oC）可促進可加工性。接著可在熱及壓力下使兩個基材在一起，以回流（多個）第二金屬接合層，其中（多個）第二金屬接合層擴散至底部及頂部金屬接合層144、145中，導致一或多個金屬間化合物之等溫固化及形成，其特徵在於比接合溫度更高的熔融溫度（且因此高於（多個）第二接合層之熔融溫度）。因此，（多個）金屬間化合物完全消耗（多個）第二接合層。在一實施例中，（多個）金屬間化合物包括Cu ₃Sn。

現參照圖4A，在一實施例中，頂部及底部金屬接合層146、147（及晶種層）完全由（多個）金屬間化合物消耗，且（多個）金屬間化合物149與散熱器150及第二封裝級120（例如，複數個第二級小晶片122及間隙填充材料130）直接接觸。（多個）第二金屬接合層亦可完全消耗而無需完全消耗底部或頂部金屬接合層144、145，如圖4B中所示，其中（多個）金屬間化合物149之一層係顯示在底部及頂部金屬接合層144、145之剩餘厚度之間。

現參照圖5A至圖5E，根據一實施例提供形成半導體封裝之方法之示意截面側視圖圖示，其具有CoW小晶片接合及整合式散熱器。具體而言，該程序序列可用以形成半導體封裝100，諸如圖1A者。然而，應理解，其他處理序列可用以形成圖1A之半導體封裝100，諸如包括第二封裝級120之WoW接合的序列。如圖1A所示，該序列可開始於半導體基材101（諸如矽晶圓）開始，其包括可選之主動區域103及至少部分通過半導體基材101之貫通孔111。接著可接合複數個第二級小晶片122至平坦化表面117，例如利用TCB或混合接合。此可接著沉積一間隙填充材料130，諸如氧化物、氮化物（例如，SiN）、或有機模製化合物，且可選地平坦化以暴露小晶片122之背側，如圖5C所示。接著可使用TLP接合以金屬層140將散熱器150接合至第二封裝級120，如圖5D所示。在一實施例中，散熱器150係一矽載體基材，其可提供用於以下程序之機械支撐。接著可薄化半導體基材101以暴露貫通孔111，接著形成接觸墊及焊料凸塊113，如圖5E所示。接著可將層疊單切成多個半導體封裝100，如虛線所示。

現參照圖6A至圖6B、圖7A至圖7C、及圖8，根據一實施例提供形成半導體封裝之方法之示意截面側視圖圖示，其具有重構WoW接合及整合式散熱器。具體而言，該程序序列可用以形成半導體封裝100，諸如圖1B者。然而，應理解，其他處理序列可用以形成圖1B之半導體封裝100，諸如包括將第一級小晶片102或第二級小晶片122 CoW接合至重構封裝級上之序列。

圖6A至圖6B係根據一實施例之形成重構第一封裝級110的方法之示意截面側視圖圖示。如圖6A所示，該序列可開始於安裝第一級小晶片102至載體基材172中。在所繪示的特定實施例中，第一級小晶片102係面向上安裝，雖然其等亦可面向下安裝，例如其中一者比另一者更薄。接著，如圖6B所示，形成一間隙填充材料114（諸如氧化物或有機模製化合物材料）於第一級小晶片102上。貫通孔115亦可形成通過間隙填充材料114，或在間隙填充材料114之前形成（例如，如銅柱）。接著可平坦化頂部表面117，以暴露第一封裝級110之接觸墊109（及可選地，貫通孔115），且調節頂部表面117以用於TCB或混合接合。當第一級小晶片102替代地面向下放置時，則可在形成間隙填充材料之後移除原始載體基材172，接著在相對側上附接第二載體基材，移除原始載體基材172，及平坦化頂部表面117。

圖7A至圖7C係根據一實施例之形成重構第二封裝級120的方法之示意截面側視圖圖示，其具有整合式散熱器。如圖7A所示，該序列可開始於安裝第二級小晶片122至載體基材174中。在所繪示的特定實施例中，第二級小晶片122係面向下安裝，雖然其等亦可面向上安裝。接著，如圖7B所示，形成一間隙填充材料130（諸如氧化物、氮化物（例如，SiN）或有機模製化合物材料）於第二級小晶片122上。此可接著進行薄化，以暴露第二級小晶片122之背側。接著可使用TLP接合以金屬層140將散熱器150接合至第二封裝級120，如圖7C所示。在一實施例中，散熱器150係一矽載體基材，其可提供用於以下程序之機械支撐。接著可移除載體基材174，接著平坦化表面135以暴露第二封裝級120上的接觸墊129，且調節表面135以用於TCB或混合接合。

現參照圖8，接著可使用WoW接合將重構封裝級彼此接合。可執行額外的處理，諸如添加焊料凸塊113或Cu柱凸塊，接著單切成半導體封裝100。應理解，在繪示WoW接合時，亦可使用重構封裝級的各者支援來自其他封裝級之小晶片之CoW接合。

圖9係根據一實施例之半導體封裝100的示意截面側視圖圖示，其具有中間中介層160與整合式散熱器150。圖9中所繪示的半導體封裝100類似於圖1B中所繪示的半導體封裝，其包括第一封裝級110及第二封裝級120中之各者中的多個小晶片。圖9中所繪示之實施例額外繪示多個小晶片或封裝級可TCB或混合接合至的中間中介層160。中間中介層可提供額外的布線面積，而允許晶粒分割及程序節點最佳化，以及用於電力遞送的彈性、及被動裝置整合至半導體封裝中。

根據實施例之中間中介層160可包括一塊狀矽層161及一中介層BEOL增層結構165（其等如針對第一及第二封裝級中之小晶片所描述者般類似地形成），其包括一或多個介電層163及金屬配線層164。最頂部介電層可係氧化物層。平坦化表面可延伸跨越最頂部介電層及著陸墊166以促進混合接合。類似地，具有平坦化表面之背側氧化物層167及接觸墊169可形成在塊狀矽層161之底側上，以用於與第一封裝級110中之組件的混合接合。複數個穿矽通孔168可延伸通過塊狀矽層161（及背側氧化物層167）至BEOL增層結構。中間中介層160可額外地包括複數個裝置162，其包括被動裝置（諸如MIM電容器或溝槽電容器）或甚至主動裝置（諸如電晶體）。在一實施例中，中間中介層包括溝槽電容器陣列。亦可使用替代材料取代塊狀矽層161，諸如玻璃或其他非矽材料。

圖9之半導體封裝100可使用各種處理序列製造，其包括用於第一封裝級110及第二封裝級120之任一者或兩者的CoW及WoW技術，如先前所述。圖9中亦顯示可選的背側重分布層(backside redistribution layer, RDL) 170，其可形成在第一封裝級110上。背側RDL可包括用於連接至第一封裝級110之接觸墊175、以及一或多個金屬布線層178及介電層176。如先前所描述之墊112可包括於背側RDL 170中。

到此已描述半導體封裝100，其中散熱器150以TLP接合整合。在圖10中所繪示之替代組態中，可利用多層間隙填充物以促進具有活化表面之矽-矽接合。為了簡潔性，圖10類似於圖1A所繪示的實施例，其中間隙填充材料130不完全覆蓋各第二級小晶片122。在所繪示之實施例中，覆蓋間隙填充材料136可形成在塊狀間隙填充材料130上方，接著平坦化。覆蓋間隙填充材料136可由矽形成，諸如非晶矽或半結晶矽材料。在表面活化後，散熱器150（矽晶圓）可接合至包括覆蓋間隙填充材料136及小晶片122之矽材料之平坦化表面135。

根據實施例之各種半導體封裝可利用接合技術（諸如熔融接合、TCB、及混合接合）組裝，以實現最小凸塊節距（例如，接觸墊），諸如在10 µm之範圍內。此外，CoW及WoW接合可用以形成多個封裝級。CoW及WoW接合亦可用重構晶圓結構實施。

圖11至圖12係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片或堆疊重構晶圓處理序列形成。類似於先前描述的實施例，半導體封裝100可包括第一封裝級110（包括一或多個第一級小晶片102）及第二封裝級120（亦包括一或多個第二級小晶片122）。根據實施例，第一封裝級110之至少一部分係與第二封裝級120之至少一部分混合接合。例如，此可利用第一級小晶片102之CoW混合接合、第二級小晶片122之CoW混合接合、或第一及第二封裝級之WoW混合接合。此類CoW及WoW混合接合之各者可至包括第一及第二封裝級之任一者或兩者的重構晶圓結構上。

類似於其他實施例，第一封裝級110可選地包括背側RDL 170（包括一或多個金屬布線層178及介電層176）及墊112。多個第一級小晶片102可嵌入在間隙填充材料114中，諸如聚合物模製化合物材料或氧化物材料。例如，此可透過晶圓重構程序實現。貫通孔115可額外地延伸通過間隙填充材料114以提供至第二封裝級120的電連接。貫通孔115可係貫通模製通孔(TMV)、貫通氧化物通孔(TOV)、貫通介電質通孔(TDV)、或獨立印刷電路板(PCB)棒等。在一實施例中，第一級小晶片102可包括矽互連小晶片，其包括用於多個第二級小晶片122之間之連接的晶粒至晶粒布線118。在一實施例中，第一級小晶片102可包括具有貫通孔111之小晶片，以用於與可選的背側RDL 170或墊112電連接。複數個金屬凸塊180可係可選地形成於墊112上，且用焊料尖端186置於頂部。替代地，可利用焊料凸塊取代金屬凸塊180及焊料尖端186。

類似於其他實施例，一散熱器150可係可選地以一金屬層140接合至第二封裝級120。半導體封裝100可包括跨越散熱器150、金屬層140、第二封裝級120、及第一封裝級110之直形封裝側壁。

在所繪示之實施例中，共同絕緣體層173顯示為第一封裝級110之一部分。共同絕緣體層173可額外經圖案化以包括提供電連接的金屬接觸插塞171。在此類組態中，第二級小晶片122可混合接合至第一封裝級110之共同絕緣體層173及金屬接觸插塞171，例如以CoW或WoW接合。共同絕緣體層173可替代地係第二封裝級120之部分，以支援以CoW或WoW接合之第一級小晶片102之混合接合。在又另一變化中，第一封裝級110及第二封裝級120之各者可包括用於WoW接合之共同絕緣體層173及金屬接觸插塞171。

在一具體實施例中，第二級小晶片122比第一級小晶片102覆蓋更大的面積。此可容納貫通孔115於第一封裝級110中。如此，共同絕緣體層173可定位作為第一封裝級110之部分，以提供用於第二級小晶片122之氧化物-氧化物接合的額外面積。在單切後，半導體封裝100包括跨越第一封裝級之第一間隙填充材料114、共同絕緣體層173、及第二封裝級之第二間隙填充材料130的直形封裝側壁。在附接散熱器150之處，直形側壁可額外地跨越金屬層140及散熱器150。

圖13係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片處理序列形成。在圖13中繪示的實施例中，一或多個第一級小晶片102係混合接合至第二封裝級120，且可選地至共同絕緣體層173及金屬接觸插塞171。複數個金屬柱185可延伸遠離第二封裝級120，且側向相鄰於一或多個第一級小晶片102。金屬柱185可具有延伸經過第一級小晶片102厚度的高度，以支援半導體封裝100之接合至另一布線基材。在一實施例中，複數個微柱181可延伸遠離一或多個第一級小晶片102之（多個）背側。微柱181可具有小於金屬柱185之寬度。焊料尖端186及微焊料尖端116可施加至複數個金屬柱185及微柱181以用於接合。類似於其他實施例，一散熱器150可係可選地以一金屬層140接合至第二封裝級120。

現參照圖14及圖15A至圖15D，圖14係根據一實施例之半導體封裝之程序流程，其以重構晶圓上晶片處理序列形成；圖15A至圖15D係根據一實施例之半導體封裝之示意截面側視圖圖示，其類似於至少圖11至圖12以重構晶圓上晶片處理序列形成。為了清楚及簡潔性，同時論述圖14及圖15A至圖15D之以下描述。

在操作1410處，形成一第一重構晶圓190，其包括第一封裝級110。操作1410之晶圓重構程序可類似於關於圖6A至圖6B所描述者，且可包括在載體基材172上先形成可選之背側RDL 170，如圖15A所示。在操作1420處，一或多個第二級小晶片122係混合接合至第一重構晶圓190。如圖15B所示，第二級小晶片122可混合接合至可選的絕緣體層173（氧化物-氧化物接合）及金屬接觸插塞171（金屬-金屬接合）。此可接著在操作1430處以間隙填充材料130包覆模製第二級小晶片122，以形成第二封裝級120。接著在操作1440處，可使用TLP接合以金屬層140將散熱器150可選地接合至第二封裝級120，如圖15C所示。

如圖15D所示，在操作1450處，接著可移除載體基材172，接著形成金屬凸塊180及焊料尖端，及自重構晶圓層疊單切多個半導體封裝100。

現參照圖16及圖17A至圖17B，圖16係根據一實施例之半導體封裝之程序流程，其以堆疊重構晶圓處理序列形成；圖17A至圖17B係根據一實施例之半導體封裝之示意截面側視圖圖示，其類似於至少圖11至圖12以堆疊重構晶圓處理序列形成。為了清楚及簡潔性，同時論述圖16及圖17A至圖17B之以下描述。

如圖17A所示，在操作1610處，第一重構晶圓190係混合接合於第二重構晶圓192。例如，第一重構晶圓190可類似於相關於圖6A至圖6B所繪示及描述之序列形成，而第二重構晶圓192可類似於相關於圖7A至圖7C所繪示及描述之序列形成。例如，可選地可包括額外層，諸如共同絕緣體層173及背側RDL 170。

在一實施例中，形成第一重構晶圓190之第一封裝級110包括形成共同絕緣體層173，且一或多個第二級小晶片122在重構WoW接合期間係氧化物-氧化物與共同絕緣體層173接合。共同絕緣體層173及金屬接觸插塞171可替代地形成在第二封裝級120上，或在第一封裝級及第二封裝級兩者上，以促進混合接合。在一實施例中，在形成第二重構晶圓192期間，散熱器150可選地附接至第二封裝級120。

如圖17B所示，在操作1620處，接著可移除載體基材172，接著形成金屬凸塊180及焊料尖端，及自重構晶圓層疊單切多個半導體封裝100。

現參照圖18及圖19A至圖19D，圖18係根據一實施例之半導體封裝之程序流程，其以重構晶圓上晶片處理序列形成；圖19A至圖19D係根據一實施例之半導體封裝之示意截面側視圖圖示，其類似於至少圖11至圖13以重構晶圓上晶片處理序列形成。為了清楚及簡潔性，同時論述圖14及圖15A至圖15D之以下描述。

在操作1810處，形成一第二重構晶圓192，其包括第二封裝級120。操作1810之晶圓重構程序可類似於關於圖7A至圖7C所描述者，且可係可選地包括形成共同絕緣體層173及金屬接觸插塞171，如圖19A所示。在操作1820處，一或多個第一級小晶片102係混合接合至第二重構晶圓192。如圖19B所示，第一級小晶片102可混合接合至可選的絕緣體層173（氧化物-氧化物接合）及金屬接觸插塞171（金屬-金屬接合）。

參照圖19C，在操作1830處，第一級小晶片102可係可選地以間隙填充材料130包覆模製，以形成第一封裝級110。此可係可選地包括形成背側RDL 170。在操作1840處，此可接著形成金屬凸塊及焊料尖端，以及自重構晶圓層疊單切多個半導體封裝100。

參照圖19D，在一實施例中，第一級小晶片102未經包覆模製。在所繪示之實施例中，複數個金屬柱185側向地相鄰於一或多個第一級小晶片102形成，且延伸遠離第二封裝級。複數個微柱181亦可延伸遠離一或多個第一級小晶片之（多個）背側形成。在操作1840處，此可接著施加焊料尖端及微焊料尖端，及單切多個半導體封裝100。

現參照圖20，根據實施例之各種半導體封裝100可整合至多晶片模組系統200中。例如，此類系統可包括模組基材220，其上使用焊料凸塊113、212覆晶接合半導體封裝100及另一組件205（諸如記憶體封裝）。繼而可使用諸如焊料球222或引腳的合適技術將模組基材220接合至印刷電路板230。

到此已描述各種半導體封裝結構及組裝技術，其中可使用熔融接合、TCB、及混合接合（利用CoW及WoW接合技術兩者），以達成多個封裝級中的精細凸塊節距。各種封裝結構及組裝技術亦與電磁場通訊結構相容，諸如電容式、磁性、或光子耦合，以跨介電層或甚至薄金屬層通訊。光子耦合可包括光子波導或光子線，例如，以及電至光(electrical-to-optical, EO)轉換器及光至電(optical-to-electrical, OE)轉換器。EO轉換器可包括轉換電子器件及任何合適的光學傳輸器，諸如雷射、發光二極體、或其他光源、調變器等。OE轉換器可包括光學接收器，諸如光偵測器（雪崩光二極體、p-i-n光二極體等）及轉換電子器件。一或多個光學中繼器結構可額外地包括在光學路徑中以接收、放大、及接著重新傳輸光學信號。一個實例係一光學放大器（例如，半導體光學放大器）。其他中繼器可係電的/光學的，其可整合至連接至光學路徑的主動矽，其具有多種特徵，諸如邏輯、反器、快取、記憶體壓縮器及解壓縮器、控制器、本地處理元件等。OE/EO轉換器亦可包括光學多工器、解多工器。

本文所述之小晶片可額外包括不同組件的總成（可係異質的），且係階層式配置的。例如，小晶片可包括光學轉換器之（多個）分開形成層或多個附接組件。

由波導或光子線產生的光學路徑可係剛性或可撓性的。在例示性實施例中，波導由適合材料（諸如氧化物或氮化物）形成，其易整合至半導體裝置製造及封裝中。垂直光子通訊（諸如，跨CoW或WoW接合表面）可使用光學通孔、光柵耦合器、鏡、稜鏡、或額外波導或光子線接合進一步達成。

現參照圖21至圖29，提供根據實施例之具有光學互連件的例示性半導體封裝結構的示意截面側視圖圖示。半導體封裝結構可對應於本文先前描述之半導體結構，且如此，說明性細節聚焦於光學互連件結構上，而非本文先前描述之共同共用特徵。

圖21中所繪示之特定實施例可類似於相關於圖1B及圖11至圖13中所繪示及描述者，例如，其包括具有一或多個第一級小晶片102之第一封裝級110及具有一或多個第二級小晶片122之第二封裝級120。為了不模糊光學路徑的標的，說明性細節聚焦在光學互連件結構上，而非先前描述的共同共用特徵（其可被包括）。共同絕緣體層173可形成為第一封裝級110或第二封裝級120之部分。在所繪示之特定實施例中，共同絕緣體層173形成為第二封裝級120之部分，雖然此係例示性的。在所繪示的特定實施例中，光學路徑完全含在第一級小晶片102內。類似地，光學路徑可完全含在第二級小晶片122內。在例示性圖示中，各種第二級小晶片122可包括收發器(Tx) 124及接收器(Rx) 125，其可與第二級小晶片122之接觸墊129電連接。類似於先前描述之程序流程，一或多個第二級小晶片122可封裝在間隙填充材料130中，且共同絕緣體層173及金屬接觸插塞171形成於一或多個第二級小晶片122及間隙填充材料之面側上方，其中金屬接觸插塞171與接觸墊129對準。接著，第一級小晶片102可熔融接合、TCB、或混合接合至共同絕緣體層173及金屬接觸插塞171。例如，第一級小晶片102之頂部氧化物層108及接觸墊109可混合接合至共同絕緣體層173及金屬接觸插塞171。在所繪示之實施例中，Tx/Rx及Rx/Tx與第一級小晶片102中之光學轉換器電氣連通，且更具體而言係電至光(EO)轉換器202及光至電(OE)轉換器204。一或多個光學互連件206（例如，波導、光子線）可接著連接相鄰的光學轉換器以提供光學路徑。此一光學路徑可提供短通訊或長距離通訊，且不限於晶粒邊緣連接，且可提供晶粒（或相對邊緣）之間的核心至核心連接。各種組態係可行的。在一些實施例中，可沿著光學路徑包括一或多個中繼器209，且連接至光學互連件206以接收、放大、及接著重新傳輸光學信號。在例示性組態中，Tx 124可電連接至EO轉換器202，該EO轉換器將電信號轉換成光學信號，光學信號接著跨光學互連件206（例如，波導、光子線）轉移至OE轉換器204，該OE轉換器將光學信號傳輸至電信號，其繼而與分開的第二級小晶片122中之Rx 125電連接。互補系統亦適用於第二級小晶片122之間的反向通訊。

應理解，雖然晶粒至晶粒連接經繪示且描述為第一級小晶片102連接多個第二級小晶片122，但此可反轉。此外，雖然將光學通訊路徑描述為具有作為光學互連件206的波導，此可以另一合適的光學互連件置換，諸如線接合至對應EO及OE轉換器的光子線。

在一實施例中，一半導體封裝包括一第一封裝級（包括一第一級小晶片）、及一第二封裝級（包括一第一第二級小晶片及一第二第二級小晶片）。第一封裝級可與第二封裝級直接接合（例如，熔融接合、TCB、混合接合）。第一級小晶片可額外包括與該第一第二級小晶片電連接之一電至光(EO)轉換器、與該第二第二級小晶片電連接之一光至電(OE)轉換器、及連接該EO轉換器及該OE轉換器的一光學互連件（例如，波導、光學導線）。在一具體實施例中，第一封裝級與第二封裝級混合接合，以促進與可含有光學路徑之第一級小晶片的電連接。在一具體實施例中，該第一級小晶片經氧化物-氧化物接合（或介電質-介電質接合）至跨越該第一第二級小晶片及該第二第二級小晶片之一共同絕緣體層。

現參照圖22，提供具有光學互連件之半導體封裝結構的示意截面側視圖圖示，該半導體封裝結構類似於圖1A及圖9至圖10之結構。為了不模糊光學路徑的標的，說明性細節聚焦在光學互連件結構上，而非先前描述的共同共用特徵（其可被包括）。在此類組態中，第二級小晶片122可係可選地接合至第一級小晶片102或中間中介層160。例如，第二級小晶片122可熔融接合、TCB、或混合接合至第一級小晶片102之頂部氧化物層108及接觸墊109、或中間中介層160之介電層163及著陸墊166。光學互連件可如先前相關圖21所描述類似地連接。

現參照圖23至圖24，提供具有光學互連件之半導體封裝結構的示意截面側視圖圖示，該半導體封裝結構類似於圖21至圖22之結構，其中EO及OE轉換器在不同位置。如圖21至圖22，圖23至圖24類似於圖1A至圖1B及圖9至圖13者。為了不模糊光學路徑的標的，說明性細節聚焦在光學互連件結構上，而非先前描述的共同共用特徵（其可被包括）。在特定實施例中，EO轉換器202及OE轉換器204可使用第二級小晶片122定位，而光學互連件206（波導或光子線）位於第一級小晶片102或中間中介層160中。此外，光學通孔210可係可選地延伸通過轉換器及光學互連件206之間的任何或所有層以促進光學路徑。例如，光學通孔可填充有特定折射率之透明材料。

如所示，根據本文所描述之各種實施例，小晶片122可包括複數個三維(3D)堆疊之子小晶片（例如，122A、122B、122C等）。雖然繪示三個子小晶片，但應理解此係例示性的，且實施例可包括二或更多個堆疊之子小晶片。根據實施例，光學通孔210可延伸通過子小晶片之一或多者，其亦可與TSV、接觸墊等電連接。在所繪示之實施例中，光學路徑（例如，通過一或多個光學通孔210）可行進通過堆疊子小晶片之一或多者。各子小晶片可類似於如本文所定義之小晶片，且3D堆疊可係熔融接合、TCB、或混合接合。以此方式，光學路徑（及光學互連件）可延伸至3D堆疊內之任何子小晶片。應理解，多個堆疊子小晶片之所繪示實例係例示性的，且實施例不需要小晶片內之多個堆疊子小晶片。

該光學路徑可連接所有子小晶片(122A, 122B, 122C)或一些排列（例如，122A及122C，或122C，如圖式中所示）。進一步，取決於EO/OE及波導及波長，該等光學路徑可共用或分開。短暫參照圖30，提供根據一實施例之包括多個EO轉換器202、EO轉換器204、及光學通孔210之第二級小晶片122的示意截面側視圖圖示。以此方式，各子小晶片可包括對應之收發器及/或接收器、及轉換器。所繪示的光學通孔210可係如所示單數，或倍數。光學通孔210可係雙向的（用於光學傳輸及接收）或單向的。可包括光學通孔210的陣列以支援與不同波長及/或至不同的子小晶片的通訊。

一或多個鏡208、繞射光柵耦合器、稜鏡等亦可促進連接垂直光學路徑與光學互連件206。以此方式，光學路徑可從EO轉換器202行進、通過可選的光學通孔210（或其他中間介電質/絕緣層）、通過光學互連件206（波導或光子線）、反向通過可選的光學通孔（或其他中間介電質/絕緣層）、及至位於分開的小晶片中的OE轉換器204。

在一實施例中，一半導體封裝包括一第一封裝級（包括一第一級小晶片）、及一第二封裝級（包括一第一第二級小晶片及一第二第二級小晶片）。第一封裝級可與第二封裝級直接接合（例如，熔融接合、TCB、混合接合）。在一實施例中，第一第二級小晶片包括電至光(EO)轉換器，且第二第二級小晶片包括光至電(OE)轉換器，且第一級小晶片額外地包括光學互連件（例如，波導、光子線），該光學互連件與該EO轉換器及OE轉換器光學連接。在一實施例中，第一光學通孔將該EO轉換器光學連接至該光學互連件，且第二光學通孔光學連接該光學互連件至該OE轉換器。在一具體實施例中，該第一級小晶片經氧化物-氧化物接合（或介電質-介電質接合）至跨越該第一第二級小晶片及該第二第二級小晶片之一共同絕緣體層。

現參照圖25至圖27，提供具有光學互連件之半導體封裝結構的示意截面側視圖圖示，該半導體封裝結構類似於圖21至圖22及圖23至圖24之結構，其中EO及OE轉換器在不同位置。如圖21至圖24，圖25至圖27類似於圖1A至圖1B及圖9至圖13者。為了不模糊光學路徑的標的，說明性細節聚焦在光學互連件結構上，而非先前描述的共同共用特徵（其可被包括）。在此類實施例中，該等光學路徑可明顯更短，有效地橋接不同封裝級中之小晶片之間（如圖25及圖27中所示）或封裝級及中間中介層160之間的垂直距離。如先前相關於圖23至圖24及圖30所述，光學路徑亦可延伸通過一或多個子小晶片122A、122B、122C等。在圖27中所繪示之實施例中，光學路徑可行進通過光學通孔210，該等光學通孔延伸穿過中間中介層160。

在一實施例中，一半導體封裝包括一第一封裝級（包括一第一級小晶片）、及一第二封裝級（包括一第二級小晶片）。在一實施例中，第一級小晶片包括一光至電(OE)轉換器，且該第二級小晶片包括一電至光(EO)轉換器。該半導體封裝可進一步包括一光學通孔，其光學地連接該EO轉換器與該OE轉換器。例如，光學通孔可延伸通過垂直地在第一級小晶片與第二級小晶片之間之中間中介層，或用於直接接合封裝級的一或多個介電/絕緣層。在存在中間中介層之處，第一級小晶片可與中間中介層直接接合，且第二級小晶片亦與中間中介層直接接合。

現參照圖28至圖29，提供具有光學互連件之半導體封裝結構的示意截面側視圖圖示，該半導體封裝結構類似於圖21至圖27之結構，其中EO及OE轉換器在不同位置。如圖21至圖27，圖28至圖29類似於圖1A至圖1B及圖9至圖13者。為了不模糊光學路徑的標的，說明性細節聚焦在光學互連件結構上，而非先前描述的共同共用特徵（其可被包括）。在此類實施例中，可利用具有電容耦合、磁耦合、光學耦合的各種電磁場通訊結構來實現短範圍通訊路徑（例如，小於100 µm（磁性，及小於1 µm的電容耦合））。例如，電磁場通訊結構214可包括線圈或電容器以促進耦合，且可垂直對準。電磁場通訊結構214可於第二級小晶片122與（多個）第一級小晶片102或中間中介層160之間無線通訊。例如，在第一級小晶片102或中間中介層160內的電磁場通訊結構214可進一步連接至EO轉換器202及OE轉換器，其中光學互連件206連接該等轉換器。

應理解，雖然圖21至圖29之實施例繪示為分開的半導體封裝結構，可組合各種光學互連件。此外，圖21至圖29之光學互連件亦可與本文所述之金屬配線路徑組合。額外地，雖然混合接合係針對圖21至圖29的各種小晶片繪示，但此並非必須的，且小晶片可熔融接合或以其他方式與TCB接合，而不包括在其等之間金屬-金屬接合。此外，各種封裝級內之小晶片可包括多個3D堆疊子小晶片。

在使用實施例的各種態樣時，所屬技術領域中具有通常知識者將明白上述實施例的組合或變化對於形成具有整合式散熱器之重構3DIC封裝及3DIC封裝係可行的。雖然已經以結構特徵及/或方法動作之特定語言敘述實施例，應了解附加的申請專利範圍不必受限於所述的特定特徵或行為。替代地，所揭示之特定的特徵或動作應理解為可用於說明之申請專利範圍的實施例。

100:半導體封裝 101:半導體基材 102:第一級小晶片 103:主動區域 104:後段製程增層結構/BEOL增層結構 105:介電層 106:金屬配線層 108:頂部氧化物層 109:接觸墊 110:第一封裝級 111:貫通孔 112:墊 113:焊料凸塊 114:間隙填充材料 115:貫通孔 116:微焊料尖端 117:頂部表面/表面 118:晶粒至晶粒布線 119:封裝側壁 120:第二封裝級 122:小晶片 122A:子小晶片 122B:子小晶片 122C:子小晶片 124:收發器/Tx 125:接收器/Rx 128:頂部氧化物層 129:接觸墊 130:間隙填充材料 135:表面 136:覆蓋間隙填充材料 140:金屬層 144:金屬接合層 145:金屬接合層 146:金屬接合層 147:金屬接合層 149:金屬間化合物 150:散熱器 160:中間中介層 161:塊狀矽層 162:裝置 163:介電層 164:金屬配線層 165:中介層BEOL增層結構 166:著陸墊 167:背側氧化物層 168:穿矽通孔 169:接觸墊 170:背側重分布層/背側RDL 171:金屬接觸插塞 172:載體基材 173:絕緣體層 174:載體基材 175:接觸墊 176:介電層 178:金屬布線層 180:金屬凸塊 181:微柱 185:金屬柱 186:焊料尖端 190:重構晶圓 192:重構晶圓 200:多晶片模組系統 202:電至光轉換器/EO轉換器 204:光至電轉換器/OE轉換器 205:組件 206:光學互連件 208:鏡 209:中繼器 210:光學通孔 212:焊料凸塊 214:電磁場通訊結構 220:模組基材 222:焊料球 230:印刷電路板 1410:操作 1420:操作 1430:操作 1440:操作 1450:操作 1610:操作 1620:操作 1810:操作 1820:操作 1830:操作 1840:操作

〔圖1A〕至〔圖1B〕係根據實施例之具有整合式散熱器之半導體封裝的示意截面側視圖圖示。 〔圖2〕至〔圖3〕係根據實施例之在接合散熱器與第二封裝級之前之多個接合層的示意截面側視圖圖示。 〔圖4A〕至〔圖4B〕係根據實施例之以金屬層接合至第二封裝級的散熱器的示意截面側視圖圖示。 〔圖5A〕至〔圖5E〕係根據一實施例之形成半導體封裝之方法之示意截面側視圖圖示，其具有CoW小晶片接合及整合式散熱器。 〔圖6A〕至〔圖6B〕係根據一實施例之形成重構第一封裝級的方法之示意截面側視圖圖示。 〔圖7A〕至〔圖7C〕係根據一實施例之形成重構第二封裝級的方法之示意截面側視圖圖示，其具有整合式散熱器。 〔圖8〕係根據一實施例之具有整合式散熱器之重構WoW接合的示意截面側視圖圖示。 〔圖9〕係根據一實施例之半導體封裝的示意截面側視圖圖示，其具有中間中介層與整合式散熱器。 〔圖10〕係根據一實施例之具有接合至矽間隙填充材料之整合式散熱器的半導體封裝的示意截面側視圖圖示。 〔圖11〕至〔圖12〕係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片或堆疊重構晶圓處理序列形成。 〔圖13〕係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片處理序列形成。 〔圖14〕係根據一實施例之半導體封裝之程序流程，其以重構晶圓上晶片處理序列形成。 〔圖15A〕至〔圖15D〕係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片處理序列形成。 〔圖16〕係根據一實施例之半導體封裝之程序流程，其以堆疊重構晶圓處理序列形成。 〔圖17A〕至〔圖17B〕係根據一實施例之半導體封裝之示意截面側視圖圖示，其以堆疊重構晶圓處理序列形成。 〔圖18〕係根據一實施例之半導體封裝之程序流程，其以重構晶圓上晶片處理序列形成。 〔圖19A〕至〔圖19D〕係根據一實施例之半導體封裝之示意截面側視圖圖示，其以重構晶圓上晶片處理序列形成。 〔圖20〕係根據一實施例之包括具有整合式散熱器之半導體封裝的多晶片模組系統的示意截面側視圖圖示。 〔圖21〕至〔圖29〕係根據實施例之具有光學互連件的半導體封裝結構的示意截面側視圖圖示。 〔圖30〕係根據一實施例之包括多個轉換器及光學通孔的第二級小晶片的示意截面側視圖圖示。

100:半導體封裝

101:半導體基材

102:第一級小晶片

103:主動區域

104:後段製程增層結構/BEOL增層結構

105:介電層

106:金屬配線層

108:頂部氧化物層

109:接觸墊

110:第一封裝級

111:貫通孔

112:墊

113:焊料凸塊

117:頂部表面/表面

119:封裝側壁

120:第二封裝級

122:小晶片

128:頂部氧化物層

129:接觸墊

130:間隙填充材料

140:金屬層

150:散熱器

Claims (55)

1. 一種半導體封裝，其包含： 一第一封裝級； 一第二封裝級，其包括一或多個第二級小晶片； 一散熱器，其以一金屬層接合至該第二封裝級；及 直形封裝側壁，其跨越該第一封裝級、該第二封裝級、該金屬層、及該散熱器。
2. 如請求項1之半導體封裝，其中該散熱器係一矽基材。
3. 如請求項2之半導體封裝，其中該金屬層包含一金屬間化合物。
4. 如請求項3之半導體封裝，其中該一或多個第二級小晶片係複數個第二級小晶片。
5. 如請求項4之半導體封裝，其中該複數個第二級小晶片嵌入於一間隙填充材料中，且該金屬層橫跨且直接接觸該間隙填充材料及該複數個第二級小晶片。
6. 如請求項5之半導體封裝，其中該金屬間化合物直接接觸該散熱器及該複數個第二級小晶片。
7. 如請求項6之半導體封裝，其中該間隙填充材料係一有機模製化合物材料或SiN。
8. 如請求項6之半導體封裝，其中該金屬層包含在該散熱器正上方的一頂部金屬接合層、在該複數個第二級小晶片及該間隙填充材料正上方的一底部金屬接合層、及在該頂部金屬接合層與該底部金屬接合層之間的該中間化合物之一層。
9. 如請求項3之半導體封裝，其中該中間化合物包含： 選自由Cu、Al、Ag、及Au所組成之該群組的一第一元素；及 選自由In及Sn所組成之該群組的一第二元素。
10. 如請求項1之半導體封裝，其中該金屬層包含： 選自由Cu、Al、Ag、及Au所組成之該群組的一第一元素；及 選自由In及Sn所組成之該群組的一第二元素，且該第二元素完全含在一或多個金屬間化合物內。
11. 如請求項1之半導體封裝，其中該第一封裝級及該第二封裝級彼此混合接合。
12. 如請求項1之半導體封裝，其中該一或多個第二級小晶片係混合接合至該第一封裝級。
13. 如請求項1之半導體封裝，其進一步包含介於該第一封裝級與該第二封裝級之間的一中介層。
14. 如請求項13之半導體封裝，其中該中介層係與該第一封裝級混合接合。
15. 如請求項14之半導體封裝，其中該第二封裝級係與該中介層混合接合。
16. 如請求項1之半導體封裝，其中該第一封裝級包含一中介層。
17. 如請求項1之半導體封裝，其中該第一封裝級包含一單一第一級小晶片。
18. 如請求項1之半導體封裝，其中該第一封裝級包含複數個第一級小晶片。
19. 一種半導體封裝，其包含： 一第一封裝級； 一第二封裝級，其包括嵌入於一多層間隙填充物中之一或多個第二級小晶片，該多層間隙填充物包括一塊狀間隙填充材料及一覆蓋間隙填充材料，該覆蓋間隙填充材料包含矽；及 一矽散熱器，其接合至該第二封裝級。
20. 如請求項19之半導體封裝，其進一步包含跨越該第一封裝級、該第二封裝級、及該散熱器之直形封裝側壁。
21. 一種半導體封裝，其包含： 一第一封裝級，其包括一或多個第一級小晶片；及 一第二封裝級，其包括一或多個第二級小晶片； 其中該第一封裝級係與該第二封裝級混合接合。
22. 如請求項21之半導體封裝，其中該一或多個第一級小晶片係混合接合至該第二封裝級。
23. 如請求項22之半導體封裝，其進一步包含複數個金屬柱，該複數個金屬柱延伸遠離該第二封裝級且側向相鄰於該一或多個第一級小晶片。
24. 如請求項23之半導體封裝，其進一步包含複數個微柱，該複數個微柱延伸遠離該一或多個第一級小晶片之一第一第一級小晶片。
25. 如請求項24之半導體封裝，其進一步包含在該複數個金屬柱上之複數個焊料尖端、及在該複數個微柱上之複數個微焊料尖端。
26. 如請求項22之半導體封裝，其進一步包含： 一散熱器，其以一金屬層接合至該第二封裝級；及 直形封裝側壁，其跨越該第一封裝級、該第二封裝級、該金屬層、及該散熱器。
27. 如請求項21之半導體封裝： 其中： 該一或多個第一級小晶片經氧化物-氧化物接合至該第二封裝級的一共同絕緣體層； 該一或多個第一級小晶片嵌入於一第一間隙填充材料中；且 該一或多個第二級小晶片嵌入於一第二間隙填充材料中；且 進一步包含跨越該第一間隙填充材料、該共同絕緣體層、及該第二間隙填充材料之直形封裝側壁。
28. 如請求項27之半導體封裝，其進一步包含： 一散熱器，其以一金屬層接合至該第二封裝級；且 其中該直形封裝側壁跨越該金屬層及該散熱器。
29. 如請求項21之半導體封裝： 其中： 該一或多個第二級小晶片經氧化物-氧化物接合至該第一封裝級的一共同絕緣體層； 該一或多個第一級小晶片嵌入於一第一間隙填充材料中；且 該一或多個第二級小晶片嵌入於一第二間隙填充材料中；且 進一步包含跨越該第一間隙填充材料、該共同絕緣體層、及該第二間隙填充材料之直形封裝側壁。
30. 如請求項29之半導體封裝，其進一步包含一散熱器，該散熱器以一金屬層接合至該第二封裝級，其中該直形封裝側壁跨越該金屬層與該散熱器。
31. 一種形成一半導體封裝的方法，該方法包含： 形成一第一重構晶圓第一封裝級； 混合接合一或多個第二級小晶片至該第一重構晶圓之該第一封裝級； 包覆模製該等第二級小晶片以形成一第二封裝級；及 單切複數個半導體封裝。
32. 如請求項31之方法，其中形成該第一重構晶圓第一封裝級包含形成一共同絕緣體層，且該一或多個第二級小晶片與該共同絕緣體層氧化物-氧化物接合。
33. 一種形成一半導體封裝的方法，該方法包含： 形成一第二重構晶圓第二封裝級； 混合接合一或多個第一級小晶片至該第二重構晶圓之該第二封裝級；及 單切複數個半導體封裝。
34. 如請求項33之方法，其中形成該第二重構晶圓第二封裝級包含形成一共同絕緣體層，且該一或多個第一級小晶片與該共同絕緣體層氧化物-氧化物接合。
35. 如請求項34之方法，其進一步包含包覆模製該等第一級小晶片，以形成一第一封裝級。
36. 如請求項34之方法，其進一步包含： 形成複數個導電柱在該第二封裝級上且側向相鄰該一或多個第一級小晶片。
37. 如請求項36之方法，其進一步包含形成複數個微柱在該一或多個第一級小晶片之一第一級小晶片上。
38. 一種形成一半導體封裝的方法，該方法包含： 混合接合一第一重構晶圓之一第一封裝級至一第二重構晶圓之一第二封裝級； 其中該第一封裝級包括一或多個第二級小晶片，且該第二封裝級包括一或多個第二級小晶片；及 單切複數個半導體封裝。
39. 如請求項38之方法，其中形成該第一封裝級包含形成一共同絕緣體層，且該一或多個第二級小晶片與該共同絕緣體層氧化物-氧化物接合。
40. 如請求項38之方法，其中形成該第二封裝級包含形成一共同絕緣體層，且該一或多個第一級小晶片與該共同絕緣體層氧化物-氧化物接合。
41. 一種半導體封裝，其包含： 一第一封裝級，其包括一第一級小晶片或中間中介層； 一第二封裝級，其包括一第一第二級小晶片及一第二第二級小晶片； 其中該第一封裝級係與該第二封裝級直接接合；且 其中該第一級小晶片或中間中介層包括與該第一第二級小晶片電連接之一電至光(electrical-to-optical,  EO)轉換器、與該第二第二級小晶片電連接之一光至電(optical-to-electrical, OE)轉換器、及連接該EO轉換器及該OE轉換器的一光學互連件。
42. 如請求項41之半導體封裝，其中該第一級小晶片係介電質-介電質接合至一共同絕緣體層，該共同絕緣體層跨越該第一第二級小晶片及該第二第二級小晶片，且該第一級小晶片係金屬-金屬接合至延伸通過該共同絕緣體層的金屬接觸插塞。
43. 如請求項41之半導體封裝，其中該光學互連件包含一波導或光子線。
44. 如請求項41之半導體封裝，其中該EO轉換器連接至一第一電磁場通訊結構，且該第一第二級小晶片包括一第二電磁場通訊結構。
45. 如請求項44之半導體封裝，其中該第一電磁場通訊結構及該第二電磁場通訊結構垂直對準。
46. 如請求項45之半導體封裝，其中該第一電磁場通訊結構及該第二電磁場通訊結構係線圈或電容器。
47. 一種半導體封裝，其包含： 一第一封裝級，其包括一第一級小晶片或中間中介層； 一第二封裝級，其包括一第一第二級小晶片及一第二第二級小晶片； 其中該第一封裝級係與該第二封裝級直接接合；且 其中該第一第二級小晶片包括一電至光(EO)轉換器，且該第二第二級小晶片包括一光至電(OE)轉換器；且 其中該第一級小晶片或中間中介層包括一光學互連件，該光學互連件與該EO轉換器及該OE轉換器光學連接。
48. 如請求項47之半導體封裝，其中該光學互連件係選自由一波導及一光子線所組成之群組。
49. 如請求項48之半導體封裝，其進一步包含：一第一光學通孔，該第一光學通孔將該EO轉換器光學連接至該光學互連件；及一第二光學通孔，該第二光學通孔光學連接該光學互連件至該OE轉換器。
50. 如請求項49之半導體封裝，其中該第一第二級小晶片包括複數個子小晶片，且該第一光學通孔延伸通過該複數個子小晶片中之一或多者。
51. 如請求項47之半導體封裝，其中該第一級小晶片經氧化物-氧化物接合至一共同絕緣體層，該共同絕緣體層跨越該第一第二級小晶片及該第二第二級小晶片。
52. 一種半導體封裝，其包含： 一第一封裝級，其包括一第一級小晶片或中間中介層； 一第二封裝級，其包括一第二級小晶片； 其中該第一級小晶片或中間中介層包括一光至電(OE)轉換器，且該第二級小晶片包括一電至光(EO)轉換器；及 一光學通孔，其將該EO轉換器與該OE轉換器光學連接。
53. 如請求項52之半導體封裝，其中該第一封裝級包括該第一級小晶片，且該中間中介層係垂直地在該第一級小晶片與該第二級小晶片之間，且進一步包含一光學通孔，該光學通孔通過垂直地在該第一級小晶片與該第二級小晶片之間的該中間中介層。
54. 如請求項52之半導體封裝，其中該第一封裝級包括該第一級小晶片，該第一級小晶片與該中間中介層直接接合，且該第二級小晶片與該中間中介層直接接合。
55. 如請求項52之半導體封裝，其中該第二級小晶片包括複數個子小晶片，且該光學通孔延伸通過該複數個子小晶片中之一或多者。

Images