CN116469881A - 一种光波导嵌入式封装结构及其制作方法 - Google Patents

一种光波导嵌入式封装结构及其制作方法 Download PDF

Info

Publication number
CN116469881A
CN116469881A CN202211227176.1A CN202211227176A CN116469881A CN 116469881 A CN116469881 A CN 116469881A CN 202211227176 A CN202211227176 A CN 202211227176A CN 116469881 A CN116469881 A CN 116469881A
Authority
CN
China
Prior art keywords
optical waveguide
layer
chip
integrated chip
rewiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211227176.1A
Other languages
English (en)
Inventor
朱凯
黄立湘
邵广俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202211227176.1A priority Critical patent/CN116469881A/zh
Publication of CN116469881A publication Critical patent/CN116469881A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种光波导嵌入式封装结构及其制作方法，包括：再布线层，再布线层的一侧设置有两端具有预设角度斜面的凹槽，凹槽内集成有光波导层；光波导下包层位于凹槽底部，光波导线路位于光波导下包层的上方，且光波导线路的上表面与再布线层的上表面处于相同水平位置，光波导上包层位于光波导线路的上方，光波导上包层两端的预设位置开有用于形成光波导线路通道的窗口；再布线层的光波导层侧倒装有光电集成芯片，光电集成芯片间通过光波导线路进行光传输；利用光传输的高带宽，有效的提高了芯片之间的传输速率，简化了封装结构内部复杂的线路。

Description

一种光波导嵌入式封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，特别涉及一种光波导嵌入式封装结构及其制作方法。
背景技术
目前，多个芯片的封装结构主要通过再布线层(Redistributed layer，RDL)为芯片间的信号传输提供信号线，RDL既提供芯片间互连的高密度信号线，也提供芯片扇出到外部PCB的信号线；由于RDL内众多信号线高密互连，导致封装结构内部的线路较为复杂，且RDL中的绝缘介质的介电性能会对高密互连信号线的信号传输产生衰减作用，也会限制芯片间的信号传输速度，导致芯片间的信号传输速度较慢。
发明内容
基于此，有必要针对上述技术问题，提供一种光波导嵌入式封装结构及其制作方法，以解决封装结构内部线路较为复杂以及芯片间的信号传输速度较慢的问题。
第一方面，本发明提供一种光波导嵌入式封装结构，包括：
再布线层，所述再布线层的一侧设置有两端具有预设角度斜面的凹槽，所述凹槽内集成有光波导层；
所述光波导层包括光波导下包层、光波导线路和光波导上包层，所述光波导下包层位于所述凹槽底部，所述光波导线路位于所述光波导下包层的上方，且所述光波导线路的上表面与所述再布线层的上表面处于相同水平位置，所述光波导上包层位于所述光波导线路的上方，所述光波导上包层两端的预设位置开有用于形成光波导线路通道的窗口；
所述再布线层的光波导层侧至少倒装有第一光电集成芯片和第二光电集成芯片，所述第一光电集成芯片通过所述光波导线路与所述第二光电集成芯片进行光传输；且所述第一光电集成芯片和所述第二光电集成芯片分别连接所述再布线层的倒装焊盘，所述倒装焊盘位于所述再布线层的光波导层侧；
所述再布线层的植球焊盘侧设置有植球焊盘，所述植球焊盘上设置有锡球。
上述方案具有以下有益效果：
本发明的光波导嵌入式封装结构，在再布线层中的具有斜面的凹槽内设置光波导下包层和光波导线路，光波导线路的上表面与再布线层上表面齐平，能够保证光传输效果的前提下，减小光波导线路斜面的设置长度以及凹槽设置深度，工艺简单；同时能够使光线由光电集成芯片垂直入射光波导层之后进行偏转；在再布线层的光波导层侧设置第一光电集成芯片和第二光电集成芯片，使第一光电集成芯片和第二光电集成芯片通过光波导层进行光传输，利用光传输的高带宽，有效的提高了芯片之间的传输速率；通过光波导层替代芯片间一部分的信号传输线路，有效的简化了封装结构内部复杂的线路。
可选的，所述凹槽底部设置有金属层，所述金属层位于所述光波导下包层的下方。
可选的，所述再布线层还包括：
嵌于绝缘介质层内的电互连结构，所述电互连结构一端连接所述植球焊盘，另一端连接所述倒装焊盘。
可选的，光波导嵌入式封装结构还包括：
塑封层，所述塑封层设置有两个凹槽，所述第一光电集成芯片和所述第二光电集成芯片分别设置于一个凹槽内；
所述第一光电集成芯片与所述再布线层的上表面之间设置有第一填充层，在所述第一填充层内设置有第一凸块，所述第一凸块用于倒装所述第一光电集成芯片；
所述第二光电集成芯片与所述再布线层的上表面之间设置有第二填充层，在所述第二填充层内设置有第二凸块，所述第二凸块用于倒装所述第二光电集成芯片。
可选的，所述第一光电集成芯片包括第一电子芯片区和第一光子芯片区，所述第二光电集成芯片包括二电子芯片区和第二光子芯片区；
所述第一光子芯片区和所述第二光子芯片区通过所述光波导层进行光传输，所述第一电子芯片区通过所述第一凸块连接所述再布线层的倒装焊盘，所述第二电子芯片区通过所述第二凸块连接所述再布线层的倒装焊盘。
第二方面，本发明提供一种光波导嵌入式封装结构的制作方法，包括：
提供一侧具有凹槽的再布线层，所述凹槽的两端具有预设角度的斜面；
在所述凹槽内制作光波导下包层；
在所述光波导下包层上制作光波导线路，使所述光波导线路的上表面与所述再布线层的上表面处于相同水平位置；
在所述光波导线路上制作光波导上包层，并在所述光波导上包层两端的预设位置开窗，以形成光波导线路通道；使所述光波导下包层、光波导线路和光波导上包层形成集成于所述凹槽内的光波导层；
在所述再布线层的光波导层侧至少倒装并塑封第一光电集成芯片和第二光电集成芯片，所述第一光电集成芯片通过所述光波导层与所述第二光电集成芯片进行光传输，且所述第一光电集成芯片和所述第二光电集成芯片连接所述再布线层的倒装焊盘；
在所述再布线层的植球焊盘侧进行植球。
上述方案具有以下有益效果：
本发明的光波导嵌入式封装结构的制作方法，在再布线层中嵌入光波导层，使位于再布线层的光波导层侧的第一光电集成芯片和第二光电集成芯片通过光波导层进行光传输，利用光传输的高带宽，有效的提高了芯片之间的传输速率；同时，光波导层有效的简化了封装结构内部复杂的线路。
可选的，在所述凹槽内制作光波导下包层之前，包括：
在所述再布线层上方及所述凹槽内溅射金属层，选择性刻蚀所述金属层，保留所述凹槽内的金属层。
可选的，所述提供一侧具有凹槽的再布线层，所述凹槽的两端具有预设角度的斜面，包括：
提供一表面涂布有临时键合层的临时载体；
在所述临时键合层上制作所述再布线层；
在所述在布线层上方制作两端具有预设角度斜面的凹槽。
可选的，在所述再布线层的光波导层侧倒装并塑封第一光电集成芯片和第二光电集成芯片，包括：
在所述再布线层的光波导层侧倒装所述第一光电集成芯片和所述第二光电集成芯片；
采用填充胶在所述第一光电集成芯片和所述第二光电集成芯片的底部进行填充；
通过塑封料将所述第一光电集成芯片和所述第二光电集成芯片进行塑封。
可选的，在所述临时键合层上制作所述再布线层，在所述再布线层上方制作两端具有预设角度斜面的凹槽包括：
在所述临时键合层表面采用积层法制作所述再布线层，当所述再布线层中的绝缘介质层为感光聚酰亚胺时，采用梯度曝光方法制作所述凹槽。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中提供的第一种光波导嵌入式封装结构示意图；
图2是本发明一实施例中提供的第二种光波导嵌入式封装结构示意图；
图3是本发明一实施例中提供的一种光波导嵌入式封装结构的制作方法流程图；
图4-1是本发明一实施例中提供的载体上涂布临时键合层示意图；
图4-2是本发明一实施例中提供的制作再布线层示意图；
图4-3是本发明一实施例中提供的制作凹槽示意图；
图4-4是本发明一实施例中提供的制作金属层示意图；
图4-5是本发明一实施例中提供的制作光波导下包层示意图；
图4-6是本发明一实施例中提供的制作光波导线路示意图；
图4-7是本发明一实施例中提供的制作光光波导上包层示意图；
图4-8是本发明一实施例中提供的倒装光电集成芯片示意图；
图4-9是本发明一实施例中提供的塑封光电集成芯片示意图；
图4-10是本发明一实施例中提供的植球示意图；
符号说明如下：
100、硬质载体；200、临时键合层；1、塑封层；2、第一光电集成芯片；21、第一电子芯片区；22、第一光子芯片区；3、第二光电集成芯片；31、第二电子芯片区；32、第二光子芯片区；4、第一填充层；41、第一倒装焊盘；5、第二填充层；51、第二倒装焊盘；6、光波导层；61、光波导下包层；62、光波导线路；63、光波导上包层；64、金属层；65、第一斜面；66、第二斜面；7、再布线层；71、电互连结构；711、第一凸块；712、第二凸块；713、铜线路；714、电互连柱；715、植球焊盘；8、锡球；9、塑封料。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
在一实施例中，提供一种如图1所示的光波导嵌入式封装结构，该光波导嵌入式封装结构包括：
再布线层7，再布线层7的一侧设置有凹槽，该凹槽两端设置有第一斜面65和第二斜面66，第一斜面65和第二斜面66与再布线层上表面的夹角为预设的角度，可根据光入射角度设置。
在一示例中，预设角度的范围为30度—60度，第一斜面65的预设角度与第二斜面65的预设角度可以设置为相同角度，也可以设置为不同角度，根据光传输线路具体设置；作为优选方案，预设角度可以设置为45度。
在上述凹槽内设置有光波导层6，光波导层6包括光波导下包层61、光波导线路62和光波导上包层63；其中，光波导下包层61位于凹槽底部，光波导线路62位于光波导下包层61的上方，且光波导线路62的上表面与再布线层7的上表面处于相同水平位置，光波导上包层63位于光波导线路62的上方，光波导上包层63两端的预设位置开有用于形成光波导线路通道的第一窗口X1和第二窗口X2；光波导上包层63设置于再布线层7的上方。
再布线层7的光波导层6侧倒装有第一光电集成芯片2和第二光电集成芯片3，第一光电集成芯片2通过光波导层6中的光波导线路62与第二光电集成芯片3进行光传输；再布线层7的光波导层侧还设置有第一倒装焊盘711和第二倒装焊盘712，且第一光电集成芯2连接第一倒装焊盘711，第二光电集成芯片3连接第二倒装焊盘712；再布线层7的植球焊盘715侧设置有植球焊盘715，植球焊盘715上设置有锡球8，锡球8的数量可根据设计需要进行设置。
作为一个示例，光电集成芯片的数量不止两个，倒装焊盘的数量也不止两个，可根据实际需求具体设置光电集成芯片和倒装焊盘的数量。
本实施例的光波导嵌入式封装结构，在再布线层中的具有斜面的凹槽内设置光波导下包层和光波导线路，光波导线路的上表面与再布线层上表面齐平，能够保证光传输效果的前提下，减小光波导线路斜面的设置长度以及凹槽设置深度，工艺简单；同时能够使光线由光电集成芯片垂直入射光波导层之后进行偏转；位于再布线层的光波导层侧的第一光电集成芯片和第二光电集成芯片，通过光波导层中的光波导线路进行光传输，利用光传输的高带宽，有效的提高了芯片之间的传输速率；同时，用光波导层替代光电集成芯片间的线路，有效的简化了封装结构内部复杂的线路。
在一实施例中，提供一种光波导嵌入式封装结构，该光波导嵌入式封装结构包括：图1中的再布线层7和光波导层6，以及塑封层1和锡球8，其中，塑封层1位于再布线层7的上表面，锡球8位于再布线层的下表面；并且，塑封层1塑封有图1中的第一光电集成芯片2和第二光电集成芯片3。再布线层7内设置有图1中的光波导层6，再布线层7内还设置有与图1中位置及结构相同的倒装焊盘和植球焊盘，植球焊盘上设置有锡球。
参见图2所示，在本实施例中，在凹槽的底部还设置有金属层64，该金属层64位于光波导下包层的下方，该金属层64能够反射光，以使光在光波导线路62中的光能够根据预设线路传播。
在其他实施例中，如图2所示，再布线层7还包括电互连结构71，该电互连结构71嵌于再布线层7中的绝缘介质层内，该电互连结构71的一端连接植球焊盘715，另一端连接第一倒装焊盘711，使第一光电集成芯片2能够通过第一倒装焊盘711、电互连结构71和植球焊盘715与外部进行电通讯；第二光电集成芯片3侧的倒装焊盘、电互连结构及植球焊盘的结构与连接方式与第一光电集成芯片2侧的倒装焊盘、电互连结构及植球焊盘的结构与连接方式结构相同，在此不在赘述。
本实施例中，电互连结构71包括：电互连柱714和铜线路713，其中，铜线路713通过电互连柱714分别与第一倒装焊盘711和植球焊盘715进行连接；电互连结构71能够使光电集成芯片、再布线层内的铜线路713以及外部电路连通。
在其他实施例中，如图2所示，塑封层1内设置有两个凹槽，第一光电集成芯片2和第二光电集成芯片3分别设置于一个凹槽内；该两个凹槽是封装第一光电集成芯片2和第二光电集成芯片3之后所自然形成的凹槽。
第一光电集成芯片2与再布线层7的下表面之间设置有第一填充层4，在第一填充层4内设置有第一凸块41，第一凸块41用于倒装第一光电集成芯片2，第一凸块41与第一倒装焊盘711连接；第二光电集成芯片3与再布线层7的下表面之间设置有第二填充层5，在第二填充层5内设置有第二凸块51，第二凸块51用于倒装第二光电集成芯片3，第二凸块51与第二倒装焊盘712连接；填充层是由于凸块占用一定空间所形成，填充层内填充填充胶，能固定光电集成芯片，提高封装可靠性。
在其他实施例中，如图2所示，在其中一个凹槽内设置第一光电集成芯片2包括第一电子芯片区21和第一光子芯片区22；在另一个凹槽内设置的第二光电集成芯片3包括第二电子芯片区31和第二光子芯片区32；第一电子芯片区21与第一凸块41连接，第二电子芯片区与第二凸块51连接，第一光子芯片区22与第二光子芯片区32通过光波导线路62进行光传输，使得第一光电集成芯片2和第二光电集成芯片3之间能够通过光波导线路62进行光通讯；光子芯片区作为光电集成芯片的光通讯功能区，能够对光信号和电信号进行转换。
本实施例的光波导嵌入式封装结构，在再布线层设置光波导层、倒装焊盘和电互连结构，光电集成芯片能够通过倒装焊盘和电互连结构与外部进行电通讯，第一光电集成芯片的第一光子芯片和第二光电集成芯片的第二光子芯片能够通过光波导线路进行光通讯，利用光传输的高带宽，有效的提高了芯片之间的传输速率；同时，光波导层有效的简化了封装结构内部复杂的线路。
在一实施例中，提供一种如图3所示的一种光波导嵌入式封装结构的制作方法，该方法包括：
步骤S100：提供一侧具有凹槽的再布线层，凹槽的两端具有预设角度的斜面。
本实施例中，提供一侧具有凹槽的再布线层，凹槽的两端具有预设角度的斜面，包括以下步骤：
步骤S101：在一个硬质载体上制作临时键合层。
参见图4-1，在一个硬质载体100上制作临时键合层200，其中硬质载体100可以是圆形，也可以是方形；若硬质载体100为圆形，材质为硅、玻璃、不锈钢中的一种；若硬质载体100为方形，材质为玻璃、不锈钢、陶瓷、玻纤增强有机树脂中的一种；临时键合层200可以液态或膜状，当为液态时，需采用涂布方式制作，当为膜状时，可以采用辊压、热压、真空贴膜等方法；临时键合层200可以为热敏性、光敏型、化学溶解型、机械分离型等；作为优选方案，选用光敏型临时键合层，光敏型临时键合层只能搭配玻璃载体使用；直接在高平整度的临时载体上制作光波导层，可以显著提高曝光能力，提高光波导线路的精细程度，有利于提高光波导线路和再布线层上凸块间的相对位置精度。
步骤S102：在临时键合层表面采用积层法制作再布线层。
在临时键合层200表面采用积层法制作再布线层7，再布线层包括：嵌于绝缘介质层内的电互连结构和植球焊盘，电互连结构一端连接植球焊盘，另一端连接倒装焊盘；绝缘介质层具有凹槽结构以集成光波导层。
参见图4-2，在图2-1中的结构表面采用积层法制作再布线层7，在制作再布线层7的过程中制作电互连柱714、铜线路713和植球焊盘715，电互连柱714和铜线路构成电互连结构，电互连结构一端连接植球焊盘715，另一端连接倒装焊盘711；再布线层7中绝缘介质层可以是二氧化硅、感光型聚酰亚胺、味之素积层薄膜等，优选感光型聚酰亚胺；再布线层7中的铜线路采用半加成法制作；再布线层7能够根据设计需要，设计与外部电通讯的电路。
步骤S103：在再布线层的上表面制作两端具有预设角度的斜面的凹槽。
参见图4-3，在图4-2的再布线层7的上表面制作凹槽，该凹槽的两端具有预设角度的斜面，两个斜面的预设角度可以相同，也可以不同，可根据光线反射需求进行设计，优选为45度。
在一示例中，凹槽的制作优选纳米压印法，也可以采用机械磨切、激光切割方法；在其他示例中，当采用感光型聚酰亚胺作为绝缘介质层时，还可以在再布线层制作中的最后一层感光聚酰亚胺曝光时，采用梯度曝光方法制作带斜坡的凹槽；即，对制作凹槽的区域内的感光聚酰亚胺材料采用不同的曝光量进行曝光，可以以一个曝光量为基准，然后分别增加曝光量进行曝光，从而形成带预设角度斜面的凹槽。
步骤S200：在凹槽内制作光波导下包层。
本实施例中，在制作光波导下包层61之前，还需要制作金属层64，参见图4-4，在具有凹槽的再布线层7的上表面整板溅射金属层，然后制作第一预设光阻图形，根据第一预设光阻图形选择性蚀刻金属层，只保留凹槽内的金属层64；金属层材质为金、银、铜中的一种。
制作完金属层64之后，在金属层64的上方制作光波导下包层61，参见图4-5，涂布光波导下包层，然后制作第二预设光阻图形，并根据第二预设光阻图形选择性去除多余的光波导下包层，只保留凹槽内的光波导下包层61；本实施例中，当硬质载体100为圆形时，优选旋涂(spin coating)的方式制作光波导下包层61，当硬质载体100为方形时，优选狭缝涂布(slit coating)或喷涂的方式制作光波导下包层61；作为其他实施方式，也可以采用3D打印的方法，只在凹槽内打印光波导下包层61，不制作金属层64；光波导下包层61也能够达到反射光的效果，同时，光波导下包层61为后续制作的光波导线路提供载体。
步骤S300：在光波导下包层上方制作光波导线路，光波导线路的上表面与再布线层的上表面处于相同水平位置。
参见图4-6，在光波导下包层61的上方涂布光波导，然后制作第三预设光阻图像，并根据第三预设光阻图形选择性去除多余的光波导，只保留凹槽内的光波导，使光波导线路62的上表面与再布线层7的上表面处于相同的水平位置，从而形成光波导线路62；本实施例中，当硬质载体100为圆形时，优选旋涂的方式涂布光波导，当硬质载体100为方形时，优选狭缝涂布或喷涂的方式涂布光波导；作为其他实施方式，也可以采用3D打印的方法，只在凹槽内打印光波导线路62；光波导线路62能够为光电集成芯片之间的信号传输提供光通道。
步骤S400：在光波导线路上方制作光波导上包层，并在光波导上包层两端的预设位置开窗，以形成光波导线路通道；使光波导下包层、光波导线路和光波导上包层形成集成于凹槽内的光波导层。
参见图4-7，在光波导线路62的上表面涂布光波导上包层63，然后制作第四预设光阻图形，并根据第四预设光阻图形选择性去除多余的光波导上包层，只保留光波导线路62位置的光波导上包层63；然后在光波导上包层63两端的预设位置开窗，以提供光线进出光波导线路的通道；从而使光波导下包层61、光波导线路62和光波导上包层63形成集成于凹槽内的光波导层6；光波导层6能够为光电集成芯片提供光传输的通道，提高传输速率。
步骤S500：在再布线层的光波导层侧至少倒装并塑封第一光电集成芯片和第二光电集成芯片，第一光电集成芯片通过光波导层与所述第二光电集成芯片进行光传输，且第一光电集成芯片和第二光电集成芯片连接再布线层的倒装焊盘。
参见图4-8，在再布线层的光波导层侧倒装并塑封第一光电集成芯片和第二光电集成芯片，包括以下步骤：
步骤S501：在再布线层的光波导层侧至少倒装第一光电集成芯片和第二光电集成芯片。
通过第一凸块41倒装第一光电集成芯片2，使第一光电集成芯片2通过第一凸块41与第一倒装焊盘711连接；通过第二凸块51倒装第二光电集成芯片3，使第二光电集成芯片3通过第二凸块51与第二倒装焊盘712连接；根据光电集成芯片凸点类型和倒装精度需要，可以采用批量回流焊(mass reflow)、热压键合(TCB)或混合键合(hybrid bonding)的方式倒装光电集成芯片；优选热压键合的方式倒装光电集成芯片；光电集成芯片倒装能够减小封装体积，同时能够提高信号传输速率。
在一个示例中，光电集成芯片的数量大于2，可以根据实际需求进行设置光电集成芯片的数量。
步骤S502：采用填充胶在第一光电集成芯片和第二光电集成芯片的底部进行填充。
参见图4-9，采用光学底部填充胶进行芯片底部填充(underfill)；根据光电集成芯片凸点的尺寸，还可以选择光学非导电胶膜(NCF)进行光电集成芯片的底部填充；采用填充胶填充光电集成芯片，能够使光电集成芯片封装结构更加稳定。
步骤S503：通过塑封料将第一光电集成芯片和第二光电集成芯片进行塑封。
参见图4-9，采用塑封料将第一光电集成芯片2和第二光电集成芯片3进行塑封，塑封光电集成芯片的方式优选压缩成型，当使用膜状塑封料时，还可以使用真空贴膜进行塑封。
步骤S600：在再布线层的植球焊盘侧进行植球。
参见图4-10，在再布线层7的光波导层6侧倒装塑封第一光电集成芯片2和第二光电集成芯片3之后，解除图4-9中的硬质载体100和临时键合层200，解除硬质载体的方式根据临时键合胶的类型而定，如果有必要，还需要进行残留临时键合胶的清洗。
解除硬质载体和临时键合层后，在再布线层7的另一侧的植球焊盘715上进行植球，植球为锡球8，植球数量可根据实际需要进行设置。
本实施例的光波导嵌入式封装结构的制作方法，在再布线层中设置凹槽并嵌入光波导层，在再布线层的光波导层侧倒装并塑封第一光电集成芯片和第二光电集成芯片，使第一光电集成芯片和第二光电集成芯片通过光波导层进行光传输，利用光传输的高带宽，有效的提高了芯片之间的传输速率；通过光波导层进行第一光电集成芯片和第二光电集成芯片之间的信号传输，有效的简化了封装结构内部复杂的线路。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种光波导嵌入式封装结构，其特征在于，包括：
再布线层，所述再布线层的一侧设置有两端具有预设角度斜面的凹槽，所述凹槽内集成有光波导层；
所述光波导层包括光波导下包层、光波导线路和光波导上包层，所述光波导下包层位于所述凹槽底部，所述光波导线路位于所述光波导下包层的上方，且所述光波导线路的上表面与所述再布线层的上表面处于相同水平位置，所述光波导上包层位于所述光波导线路的上方，所述光波导上包层两端的预设位置开有用于形成光波导线路通道的窗口；
所述再布线层的光波导层侧至少倒装有第一光电集成芯片和第二光电集成芯片，所述第一光电集成芯片通过所述光波导线路与所述第二光电集成芯片进行光传输；且所述第一光电集成芯片和所述第二光电集成芯片分别连接所述再布线层的倒装焊盘，所述倒装焊盘位于所述再布线层的光波导层侧；
所述再布线层的植球焊盘侧设置有植球焊盘，所述植球焊盘上设置有锡球。
2.根据权利要求1所述的光波导嵌入式封装结构，其特征在于，所述凹槽底部设置有金属层，所述金属层位于所述光波导下包层的下方。
3.根据权利要求1所述的光波导嵌入式封装结构，其特征在于，所述再布线层还包括：
嵌于绝缘介质层内的电互连结构，所述电互连结构一端连接所述植球焊盘，另一端连接所述倒装焊盘。
4.根据权利要求1所述的光波导嵌入式封装结构，其特征在于，光波导嵌入式封装结构还包括：
塑封层，所述塑封层设置有两个凹槽，所述第一光电集成芯片和所述第二光电集成芯片分别设置于一个凹槽内；
所述第一光电集成芯片与所述再布线层的上表面之间设置有第一填充层，在所述第一填充层内设置有第一凸块，所述第一凸块用于倒装所述第一光电集成芯片；
所述第二光电集成芯片与所述再布线层的上表面之间设置有第二填充层，在所述第二填充层内设置有第二凸块，所述第二凸块用于倒装所述第二光电集成芯片。
5.根据权利要求4所述的光波导嵌入式封装结构，其特征在于，所述第一光电集成芯片包括第一电子芯片区和第一光子芯片区，所述第二光电集成芯片包括二电子芯片区和第二光子芯片区；
所述第一光子芯片区和所述第二光子芯片区通过所述光波导层进行光传输，所述第一电子芯片区通过所述第一凸块连接所述再布线层的倒装焊盘，所述第二电子芯片区通过所述第二凸块连接所述再布线层的倒装焊盘。
6.一种光波导嵌入式封装结构的制作方法，其特征在于，包括：
提供一侧具有凹槽的再布线层，所述凹槽的两端具有预设角度的斜面；
在所述凹槽内制作光波导下包层；
在所述光波导下包层上制作光波导线路，使所述光波导线路的上表面与所述再布线层的上表面处于相同水平位置；
在所述光波导线路上制作光波导上包层，并在所述光波导上包层两端的预设位置开窗，以形成光波导线路通道；使所述光波导下包层、光波导线路和光波导上包层形成集成于所述凹槽内的光波导层；
在所述再布线层的光波导层侧倒装并塑封第一光电集成芯片和第二光电集成芯片，所述第一光电集成芯片通过所述光波导层与所述第二光电集成芯片进行光传输，且所述第一光电集成芯片和所述第二光电集成芯片连接所述再布线层的倒装焊盘；
在所述再布线层的植球焊盘侧进行植球。
7.根据权利要求6所述的光波导嵌入式封装结构的制作方法，其特征在于，在所述凹槽内制作光波导下包层之前，包括：
在所述再布线层上方及所述凹槽内溅射金属层，选择性刻蚀所述金属层，保留所述凹槽内的金属层。
8.根据权利要求6所述的光波导嵌入式封装结构的制作方法，其特征在于，所述提供一侧具有凹槽的再布线层，所述凹槽的两端具有预设角度的斜面，包括：
提供一表面涂布有临时键合层的临时载体；
在所述临时键合层上制作所述再布线层；
在所述在布线层上方制作两端具有预设角度斜面的凹槽。
9.根据权利要求6所述的光波导嵌入式封装结构的制作方法，其特征在于，在所述再布线层的光波导层侧倒装并塑封第一光电集成芯片和第二光电集成芯片，包括：
在所述再布线层的光波导层侧倒装所述第一光电集成芯片和所述第二光电集成芯片；
采用填充胶在所述第一光电集成芯片和所述第二光电集成芯片的底部进行填充；
通过塑封料将所述第一光电集成芯片和所述第二光电集成芯片进行塑封。
10.根据权利要求8所述的光波导嵌入式封装结构的制作方法，其特征在于，在所述临时键合层上制作所述再布线层，在所述再布线层上方制作两端具有预设角度斜面的凹槽包括：
在所述临时键合层表面采用积层法制作所述再布线层，当所述再布线层中的绝缘介质层为感光聚酰亚胺时，采用梯度曝光方法制作所述凹槽。
CN202211227176.1A 2022-10-09 2022-10-09 一种光波导嵌入式封装结构及其制作方法 Pending CN116469881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211227176.1A CN116469881A (zh) 2022-10-09 2022-10-09 一种光波导嵌入式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211227176.1A CN116469881A (zh) 2022-10-09 2022-10-09 一种光波导嵌入式封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116469881A true CN116469881A (zh) 2023-07-21

Family

ID=87174084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211227176.1A Pending CN116469881A (zh) 2022-10-09 2022-10-09 一种光波导嵌入式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116469881A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960003A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN116960002A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN117096039A (zh) * 2023-10-20 2023-11-21 盛合晶微半导体(江阴)有限公司 光电互连封装结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960003A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN116960002A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN116960002B (zh) * 2023-09-21 2023-11-24 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN116960003B (zh) * 2023-09-21 2023-11-24 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN117096039A (zh) * 2023-10-20 2023-11-21 盛合晶微半导体(江阴)有限公司 光电互连封装结构及其制备方法
CN117096039B (zh) * 2023-10-20 2024-01-30 盛合晶微半导体(江阴)有限公司 光电互连封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN116469881A (zh) 一种光波导嵌入式封装结构及其制作方法
CN112530925B (zh) 封装件及其形成方法
KR100404373B1 (ko) 칩-온-칩 패키지 및 그 제조 방법
US9478939B2 (en) Light coupling device and methods of forming same
US20100244276A1 (en) Three-dimensional electronics package
CN104377192A (zh) 多芯片结构及其形成方法
US8431479B2 (en) Semiconductor devices having redistribution structures and packages, and methods of forming the same
KR20150095551A (ko) 매립형 표면 장착 소자를 구비한 반도체 패키지 및 그 제조 방법
JP2008251912A (ja) 半導体装置及びその製造方法
CN112908979A (zh) 电子装置封装及其制造方法
TW202145465A (zh) 模組化之堆疊式矽封裝組件
CN112086445A (zh) 混合封装组件
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
CN114823358A (zh) 封装结构的制作方法及封装结构
CN210897268U (zh) 一种带有光互连接口的光电芯片三维封装结构
CN115831950A (zh) 半导体封装件及其形成方法
WO2024077908A1 (zh) 一种光电共封装结构及其制作方法
WO2022182465A1 (en) Nested interposer with through-silicon via bridge die
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
CN103325758A (zh) 一种防锡球塌陷的fcqfn封装件及其制作工艺
KR20230157864A (ko) 집적 회로 패키지 및 그 형성 방법
CN116031254A (zh) 一种局部凸台式光电共封装结构及其制作方法
CN112687549A (zh) 具有屏蔽功能的芯片封装结构及其封装方法
CN217639663U (zh) 硅光子封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination