CN217639663U - 硅光子封装件 - Google Patents

Abstract

本实用新型的实施例提供了一种硅光子封装件，包括：光子集成电路，包括位于有源面上的第一焊盘；线路结构，位于光子集成电路的有源面上，线路结构具有第一开口，第一开口暴露第一焊盘的部分和有源面的部分，光子集成电路的传感器位于有源面由第一开口暴露的部分上；光纤阵列单元，位于第一开口和电子集成电路上方。本实用新型的目的在于提供一种硅光子封装件，以至少减短光纤阵列单元和光子集成电路的传感器之间的光路径。

Description

硅光子封装件

技术领域

本实用新型的实施例涉及硅光子封装件。

背景技术

参见图1，现有的硅光子(SiPh)封装件中，光子集成电路(PIC)12的输入/输出(I/O)数较少、电性能较差，不足以满足多功能、高频和高I/O的要求。

参见图2，现有的硅光子(SiPh)封装件集成了重分布层(RDL)20，增加了输入/输出(I/O)数，但其光纤阵列单元(FAU)10与光子集成电路(PIC)12的光传感器(Photo sensor)14之间的光路径17需要通过镜子16转向，镜子16占据体积较大，使得光纤阵列单元(FAU)10与光传感器(Photo sensor)14之间的光路径17、以及电子集成电路(EIC)18与光传感器(Photo sensor)14之间的电路径太长。

参见图3，现有技术还包括光子集成电路(PIC)12通过导电柱32与衬底30连接的实施例，仍然存在光纤阵列单元(FAU)10与光传感器(Photo sensor)14之间的光路径17、以及电子集成电路(EIC)18与光传感器(Photo sensor)14之间的电路径太长的缺陷，此外，还存在如箭头A所指的位置处导电柱32损坏的问题。

实用新型内容

针对相关技术中存在的问题，本实用新型的目的在于提供一种硅光子封装件，以至少减短光纤阵列单元和光子集成电路的传感器之间的光路径。

为实现上述目的，本实用新型的实施例提供了一种硅光子封装件，包括：光子集成电路，包括位于有源面上的第一焊盘；线路结构，位于光子集成电路的有源面上，线路结构具有第一开口，第一开口暴露第一焊盘的部分和有源面的部分，光子集成电路的传感器位于有源面由第一开口暴露的部分上；光纤阵列单元，位于第一开口和电子集成电路上方。

在一些实施例中，电子集成电路与传感器相邻。

在一些实施例中，暴露第一焊盘与传感器的第一开口是连续的开口。

在一些实施例中，由第一开口暴露的第一焊盘与电子集成电路的有源区电连接。

在一些实施例中，线路结构包括位于第一开口中的第一焊盘上的底部焊盘，电子集成电路倒装芯片接合于底部焊盘，从而与底部焊盘直接电连接。

在一些实施例中，电子集成电路的无源面通过第二粘合层贴附在光子集成电路的有源面由第一开口暴露的部分上，电子集成电路的有源面通过第二引线电连接于由第一开口暴露的第一焊盘。

在一些实施例中，硅光子封装件还包括：多层结构，光子集成电路的无源面设置在多层结构上。

在一些实施例中，位于光子集成电路上的线路结构通过第一引线电连接于多层结构。

在一些实施例中，多层结构是重分布层(RDL)。

在一些实施例中，多层结构是半导体衬底。

在一些实施例中，硅光子封装件还包括：模塑料，位于多层结构上，模塑料包括暴露传感器的第二开口，模塑料与传感器隔开。

在一些实施例中，模塑料包覆电子集成电路。

在一些实施例中，第二开口还暴露电子集成电路，模塑料与电子集成电路隔开。

在一些实施例中，第二开口还暴露线路结构的部分上表面。

在一些实施例中，光纤阵列单元通过第一粘合层粘附于模塑料的上表面。

在一些实施例中，电子集成电路的上表面与模塑料的上表面齐平，第一粘合层还位于光纤阵列单元和电子集成电路之间。

在一些实施例中，模塑料的侧壁与多层结构的侧壁齐平。

在一些实施例中，来自于光纤阵列单元的光通过第二开口直接到达传感器。

在一些实施例中，模塑料包括高分子树脂材料。

在一些实施例中，沿从上到下的方向，第二开口的横向尺寸逐渐减小。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图3示出了现有的硅光子封装件的结构示意图。

图4至图29示出了根据本申请的实施例的硅光子封装件的形成过程。

图30至图36示出了根据本申请不同实施例的硅光子封装件。

具体实施方式

为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范.围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。

图4至图29示出了根据本申请的实施例的硅光子封装件290的形成过程。

图4示出了光子集成电路40，包括第一焊盘42和传感器44。在一些实施例中，传感器44是光传感器(Photo Sensor)。

参见图5，使用保护层50包覆传感器44。

参见图6，在图5所示的结构上沉积第一种子层60。在一些实施例中，使用物理气相沉积(Physical Vapor Deposition，PVD)工艺沉积第一种子层60。

参见图7，第一掩模层70形成在图6所示的结构上，并且曝光第一掩模层70。在一些实施例中，第一掩模层70是光刻胶(PR)。在一些实施例中，使用层压工艺形成第一掩模层70。

参见图8，显影第一掩模层70，以完成对第一掩模层70的光刻，暴露第一种子层60，并在暴露的第一种子层60上形成第一金属层80。在一些实施例中，使用电镀工艺形成第一金属层80。

参见图9，移除第一掩模层70，并使用第一金属层80图案化第一种子层60，剩余的第一种子层60与第一金属层80的组合构成底部焊盘90。在一些实施例中，底部焊盘90是微焊盘(μPad)。在一些实施例中，底部焊盘90的直径为10μm至30μm、间距为15μm至60μm。

参见图10，第一介电层100形成在图9所示的结构上，并且曝光第一介电层100。在一些实施例中，第一介电层100包括聚酰胺(polyamide，PA)材料。在一些实施例中，使用层压工艺形成第一介电层100。

参见图11，显影第一介电层100，以完成对第一介电层100的光刻，暴露第一焊盘42，并在暴露的第一焊盘42上形成第二种子层110。在一些实施例中，使用物理气相沉积(Physical Vapor Deposition，PVD)工艺沉积第二种子层110。

参见图12，第二掩模层120形成在图11所示的结构上，并且曝光第二掩模层120。在一些实施例中，第二掩模层120是光刻胶(PR)。在一些实施例中，使用层压工艺形成第二掩模层120。

参见图13，显影第二掩模层120，以完成对第二掩模层120的光刻，暴露第二种子层110，并在暴露的第二种子层110上形成第二金属层130。在一些实施例中，使用电镀工艺形成第二金属层130。

参见图14，移除第二掩模层120，并使用第二金属层130作为掩模图案化第二种子层110。

参见图15，重复类似于图10至图14所示的步骤，在第一介电层110上形成第二介电层153、第三介电层152、以及分别其中的种子层、金属层。至此，完成了线路结构150的制作。执行化学蚀刻工艺将保护层50去除，得到图16所示的结构。线路结构150的第一开口151暴露光子集成电路40的传感器44。在一些实施例中，线路结构150的各层介电层的厚度为5μm至20μm，由各种子层和各金属层形成的迹线的厚度为1μm至20μm，其中，各种子层(例如包括铜和钛)的厚度为0.1μm至1μm。

参见图17，将图16所示的结构翻转，并在光子集成电路40的背面上形成第三粘合层170。在一些实施例中，使用层压工艺形成第三粘合层170。

参见图18，将图17得到的结构翻转，至此，完成了光子集成电路40的单元的形成。在一些实施例中，图4至图18以一个单位的光子集成电路40的单元进行示意，在实际生产时，多个单位的光子集成电路40的单元一起形成，并在图18的步骤后沿虚线执行单片化工艺(例如切割)，得到如图19所示的多个单片化的光子集成电路40的单元。

参见图20，提供多层结构200。在一些实施例中，多层结构200可以可以是衬底，例如任何类型的半导体主体(例如，硅、SiGe、SOI等)，例如半导体晶圆和/或晶圆上的一个或多个管芯、以及与之相关的任何其他类型的半导体和/或外延层。在一些实施例中，多层结构200可以可以是重分布层(RDL)，其可以以与线路结构150相似的工艺形成。

参见图21，将图18、图19所示的单片化的光子集成电路40的单元通过第三粘合层170粘合多层结构200，得到图22所示的结构。

参见图23，使用第一引线230电连接线路结构150和多层结构200。在一些实施例中，第一引线230的直径为10μm至30μm。

参见图24，将电子集成电路240放置在线路结构150的底部焊盘90上。底部焊盘90与电子集成电路240的有源面(图示下表面)电连接。在一些实施例中，电子集成电路240和光子集成电路40的横向尺寸为几十微米至几毫米(mm)，厚度为20μm至200μm。在一些实施例中，电子集成电路240和光子集成电路40之间的距离是20μm至50μm。

参见图25，形成位于电子集成电路240和光子集成电路与40之间的底部填充层250。在一些实施例中，如图25所示倾斜整个结构，然后从电子集成电路240的左侧填充底部填充层250，底部填充层250流至电子集成电路240的右侧。

参见图26，在多层结构200上形成包覆光子集成电路40的单元、电子集成电路240的模塑料260。模塑料260保护第一引线230、线路结构150表面上的种子层、金属层。模塑料260的第二开口261暴露光子集成电路40的传感器44。在一些实施例中，模塑料260的最大厚度为50μm至500μm。模塑料260的第二开口261的横向尺寸沿从模塑料的顶面到传感器44的方向逐渐减小，模塑料260的第二开口261形成有倾斜的侧面，有利于光的收集。

参见图27，翻转图26所示的结构，并形成电连接多层结构200的焊球270。在一些实施例中，焊球270的直径为30μm至200μm、间距是50μm至400μm。

参见图28，光纤单元阵列280通过第一粘合层282粘合于模塑料260的顶部，得到图29所示的结构。光纤阵列单元280发出的光通过第二开口261直接到达光子集成电路40的传感器44。至此，完成了本申请的硅光子封装件290的制作。在一些实施例中，第一粘合层282还接触电子集成电路240的顶面的部分。在一些实施例中，第一粘合层282的厚度为10μm至50μm。

在一些实施例中，图20至图29以一个单位的硅光子封装件290进行示意，在实际生产时，多个单位的硅光子封装件290一起形成，并在图28的步骤后沿图29所示的虚线执行单片化工艺(例如切割)，得到多个单片化的硅光子封装件290。

图30、图31示出了与图29不同的实施例，在图29所示的实施例中，模塑料260的第二开口261未暴露电子集成电路240；在图30所示的实施例中，模塑料260的第二开口261暴露电子集成电路240的右侧面；在图30所示的实施例中，模塑料260的第二开口261完全暴露电子集成电路240。在一些实施例中，模塑料260与传感器44之间的距离D为20μm至200μm。

在一些实施例中，光纤阵列单元280还被如图32所示的非金属灌封(potting)层320或如图33所示的模制化合物330包覆.

图34示出了与图29不同的实施例，在图29所示的实施例中，电子集成电路240通过倒装芯片接合工艺直接电连接线路结构150的底部焊盘90；在图34所示的实施例中，电子集成电路240通过第二粘合层340贴附于光子集成电路40，并通过第二引线342电连接光子集成电路40。

图35示出了与图29不同的实施例，在图29所示的实施例中，电子集成电路240位于传感器44的一侧；在图35所示的实施例中，电子集成电路240位于传感器44的两侧。在本申请的实施例中，电子集成电路240的个数不限，例如在俯视角度，多个电子集成电路240可以围绕传感器44设置。

图36示出了方形的面板级(panel level，PNL)载体360和圆形的晶圆级(waferlevel，WL)载体362，在一些实施例中，本申请的如图19所示的多个光子集成电路40的单元可以依次排列在PNL载体360或WL载体362上，然后多个光子集成电路40的单元一同转移到多层结构200上，以批量进行本申请的硅光子封装件290的制作，在图29所示的步骤时，再切割为单片化的硅光子封装件290。通过面板级(panel level，PNL)载体360或圆形的晶圆级(wafer level，WL)载体362完成光子集成电路40的单元的批量转移，以及使用第一引线230将线路结构150电连接至多层结构200，实现了更低的制造成本并避免了已知良好管芯(KGD)的损失。

在一些实施例中，图5所示的保护层50、图15所示的线路结构150中的介电层、图25所示的底部填充层250、图28所示的第一粘合层282、图34所示的第二粘合层340和/或图20所示的衬底200中的介电层可以是有机物，例如，聚酰亚胺(polyimide，PI)、环氧树脂(epoxy)、丙烯酸树脂、聚苯并恶唑(PBO)、阻燃4级材料(FR4)、聚丙烯(PP)、味之素堆积膜(Ajinomotobuild-up film，ABF)、双马来酰亚胺三嗪树脂(BT)和模制化合物；或/和无机物，例如，硅、玻璃、陶瓷、氧化物(例如，SiOx、TaOx)、氮化物(例如，SiNx)等。在一些实施例中，使用沉积、层压、印刷、灌封、浸渍等工艺形成图5所示的保护层50、图15所示的线路结构150中的介电层、图25所示的底部填充层250、图28所示的第一粘合层282、图34所示的第二粘合层340和/或图20所示的衬底200中的介电层，并且采用有机光敏材料和/或非光敏液体和/或干膜材料。

在一些实施例中，图15所示的线路结构150中的种子层、金属层、图9所示的底部焊盘90、图20所示的衬底200中的迹线或通孔、图23所示的第一引线230、图34所示的第二引线340和/或图27所示的焊球270的材料可以是Cu、Au、Ag、Al、Pd、Pt、Ni、其合金或其组合等。可以使用物理气相沉积(Physical Vapor Deposition，PVD)、溅射、电镀、无电镀(electroless，E’less)和/或印刷、层压和/或灌封等工艺形成图15所示的线路结构150中的种子层、金属层、图9所示的底部焊盘90、图20所示的衬底200中的迹线或通孔、图23所示的第一引线230、图34所示的第二引线340和/或图27所示的焊球270。

本申请的实施例的线路结构150的第一开口151、模塑料260的第二开口261露出传感器44，并且光纤阵列单元280的收发光装置与传感器44面对面，光在光纤阵列单元280和传感器44之间直上直下传播，减短了光传递路径。电子集成电路240直接与光子集成电路40的有源面电连接，并且电子集成电路240邻近传感器44，减短了电子集成电路240与光子集成电路40的电信号路径。

本申请的硅光子封装件290将来自光子集成电路40的电信号通过薄的线路结构150、第一引线230传输到多层结构200，实现了整个硅光子封装件290的厚度的小型化。本申请的硅光子封装件290的线路结构150具有线宽/线距(L/S)<2μm/2μm的细线路，提供更多的I/O数量，有利于封装小型化和低成本。

本实用新型的实施例提供了一种硅光子封装件290，包括：光子集成电路40，包括位于有源面上的第一焊盘42；线路结构150，位于光子集成电路40的有源面上，线路结构150具有第一开口151，第一开口151暴露第一焊盘42的部分和有源面的部分，光子集成电路40的传感器44位于有源面由第一开口151暴露的部分上；光纤阵列单元280，位于第一开口151和电子集成电路240上方。

在一些实施例中，电子集成电路240与传感器44相邻。

在一些实施例中，暴露第一焊盘42与传感器44的第一开口151是连续的开口。

在一些实施例中，由第一开口151暴露的第一焊盘42与电子集成电路240的有源区电连接。

在一些实施例中，线路结构150包括位于第一开口151中的第一焊盘42上的底部焊盘90，电子集成电路90倒装芯片接合于底部焊盘90，从而与底部焊盘90直接电连接。

在一些实施例中，如图34所示，电子集成电路240的无源面(图34所示下表面)通过第二粘合层340贴附在光子集成电路40的有源面(图34所示上表面)由第一开口151暴露的部分上，电子集成电路240的有源面(图34所示上表面)通过第二引线342电连接于由第一开口151暴露的第一焊盘42。

在一些实施例中，硅光子封装件290还包括：多层结构200，光子集成电路40的无源面设置在多层结构200上。

在一些实施例中，位于光子集成电路40上的线路结构150通过第一引线230电连接于多层结构200。

在一些实施例中，多层结构200是重分布层(RDL)。

在一些实施例中，多层结构200是半导体衬底。

在一些实施例中，硅光子封装件290还包括：模塑料260，位于多层结构200上，模塑料260包括暴露传感器的第二开口261，模塑料260与传感器44隔开。

在一些实施例中，模塑料260包覆电子集成电路240。

在一些实施例中，第二开口261还暴露电子集成电路240，模塑料260与电子集成电路240隔开。

在一些实施例中，第二开口261还暴露线路结构150的部分上表面。

在一些实施例中，光纤阵列单元280通过第一粘合层282粘附于模塑料260的上表面。

在一些实施例中，电子集成电路240的上表面与模塑料260的上表面齐平，第一粘合层282还位于光纤阵列单元280和电子集成电路240之间。

在一些实施例中，模塑料260的侧壁与多层结构200的侧壁齐平。

在一些实施例中，来自于光纤阵列单元280的光通过第二开口261直接到达传感器44。

在一些实施例中，模塑料260包括高分子树脂材料，例如模塑料260是环氧树脂、硅氧(silicone)树脂、天然橡胶、合成橡胶或其他合适的材料。

在一些实施例中，沿从上到下的方向，第二开口261的横向尺寸逐渐减小。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种硅光子封装件，其特征在于，包括：

光子集成电路，包括位于有源面上的第一焊盘；

线路结构，位于所述光子集成电路的所述有源面上，所述线路结构具有第一开口，所述第一开口暴露所述第一焊盘的部分和所述有源面的部分，所述光子集成电路的传感器位于所述有源面由所述第一开口暴露的部分上；

电子集成电路，位于由所述第一开口暴露的所述第一焊盘上方；

光纤阵列单元，位于所述第一开口和所述电子集成电路上方。

2.根据权利要求1所述的硅光子封装件，其特征在于，所述电子集成电路与所述传感器相邻。

3.根据权利要求2所述的硅光子封装件，其特征在于，由所述第一开口暴露的所述第一焊盘与所述电子集成电路的有源区电连接。

4.根据权利要求3所述的硅光子封装件，其特征在于，所述线路结构包括位于所述第一开口中的所述第一焊盘上的底部焊盘，所述电子集成电路倒装芯片接合于所述底部焊盘，从而与所述底部焊盘直接电连接。

5.根据权利要求1所述的硅光子封装件，其特征在于，还包括：

多层结构，所述光子集成电路的无源面设置在所述多层结构上。

6.根据权利要求5所述的硅光子封装件，其特征在于，位于所述光子集成电路上的所述线路结构通过第一引线电连接于所述多层结构。

7.根据权利要求5或6所述的硅光子封装件，其特征在于，所述多层结构是重分布层(RDL)。

8.根据权利要求5或6所述的硅光子封装件，其特征在于，所述多层结构是半导体衬底。

9.根据权利要求6所述的硅光子封装件，其特征在于，还包括：

模塑料，位于所述多层结构上，所述模塑料包括暴露所述传感器的第二开口，所述模塑料与所述传感器隔开。

10.根据权利要求9所述的硅光子封装件，其特征在于，来自于所述光纤阵列单元的光通过所述第二开口直接到达所述传感器。

Images