TW202125789A - 半導體封裝及其形成方法 - Google Patents

半導體封裝及其形成方法 Download PDF

Info

Publication number
TW202125789A
TW202125789A TW109145597A TW109145597A TW202125789A TW 202125789 A TW202125789 A TW 202125789A TW 109145597 A TW109145597 A TW 109145597A TW 109145597 A TW109145597 A TW 109145597A TW 202125789 A TW202125789 A TW 202125789A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
pic
circuit die
layer
eic
Prior art date
Application number
TW109145597A
Other languages
English (en)
Inventor
張家綸
謝靜華
蔡仲豪
劉重希
王垂堂
林修任
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202125789A publication Critical patent/TW202125789A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

提供一種半導體封裝及其形成方法，半導體封裝包括電子積體電路晶粒、光電積體電路晶粒及晶片間波導。電子積體電路晶粒在側向上被第一絕緣包封體包封。光電積體電路晶粒在側向上被第二絕緣包封體包封。光電積體電路晶粒中的每一者包括光學輸入/輸出端子。晶片間波導設置在第二絕緣包封體之上，其中光電積體電路晶粒通過晶片間波導彼此進行光學通信。

Description

半導體封裝及其形成方法
本發明是有關於一種半導體封裝及其形成方法。
由於各種電子元件（例如電晶體、二極體、電阻器、電容器等）的積集度持續提高，半導體行業已經歷了迅速生長。在很大程度上，積集度的提高是由於最小特徵尺寸的不斷減小，這使得能夠將更多的元件集成到給定的區域中。隨著對縮小電子器件的需求增長，已出現對更小且更具創造性的半導體晶粒封裝技術的需要。
本發明實施例提供一種半導體封裝，其包括多個電子積體電路晶粒、多個光電積體電路晶粒以及晶片間波導。多個電子積體電路晶粒在側向上被第一絕緣包封體包封。多個光電積體電路晶粒在側向上被第二絕緣包封體包封。多個光電積體電路晶粒中的每一者包括光學輸入/輸出端子。晶片間波導設置在第二絕緣包封體之上，其中多個光電積體電路晶粒通過晶片間波導彼此進行光學通信。
本發明實施例提供一種半導體封裝，其包括第一電子積體電路晶粒及第二電子積體電路晶粒、第一絕緣包封體、第一光電積體電路晶粒、第二光電積體電路晶粒、第二絕緣包封體以及聚合物波導。第一絕緣包封體在側向上包封第一電子積體電路晶粒及第二電子積體電路晶粒。第一光電積體電路晶粒位於第一電子積體電路晶粒之上且電連接到第一電子積體電路晶粒。第一光電積體電路晶粒包括第一半導體波導。第二光電積體電路晶粒位於第二電子積體電路晶粒之上且電連接到第二電子積體電路晶粒。第二光電積體電路晶粒包括第二半導體波導。第二絕緣包封體在側向上包封第一光電積體電路晶粒及第二光電積體電路晶粒。聚合物波導位於第二絕緣包封體之上。第一光電積體電路晶粒通過第一半導體波導、聚合物波導及第二半導體波導而與第二光電積體電路晶粒進行光學通信。
本發明實施例提供一種方法，其包括：使用第一絕緣包封體在側向上包封多個電子積體電路晶粒；在多個電子積體電路晶粒及第一絕緣包封體之上形成第一重佈線路層；在多個電子積體電路晶粒之上提供多個光電積體電路晶粒，多個光電積體電路晶粒中的每一者包括半導體波導；使用第二絕緣包封體在側向上包封多個光電積體電路晶粒；以及在第二絕緣包封體之上形成聚合物波導，以使聚合物波導光學耦合在多個光電積體電路晶粒的半導體波導之間。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。例如，在以下說明中，第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成額外特徵以使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一（其他）元件或特徵的關係。除圖中所繪示的定向之外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同定向。設備可被另外定向（旋轉90度或處於其他定向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
還可包括其他特徵及製程。舉例來說，可包括測試結構來輔助對三維（three dimensional，3D）封裝或三維積體電路（3D integrated circuit，3DIC）器件進行驗證測試。測試結構可包括例如形成在重佈線層中或形成在基底上的測試接墊，所述測試接墊允許測試3D封裝或3DIC、允許使用探針和/或探針卡等。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可與包括在中間階段驗證已知良好晶粒的測試方法接合使用以提高良率且降低成本。
隨著積體電路晶粒中的最小特徵尺寸減小（例如，互補金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，CMOS）節點＜ 7nm），電輸入/輸出（input/output，I/O）內連線（例如，銅配線）將會是資料傳輸速率的瓶頸。為提高封裝結構的性能（例如，資料傳輸速率、I/O頻寬、資料傳輸長度等），可實施扇出技術及光學I/O內連線。此外，通過實施扇出技術及光學I/O內連線，可將封裝結構的尺寸小型化且可降低傳輸成本。
圖1到圖10是根據一些實施例的用於形成半導體封裝的製程的中間步驟的示意性剖視圖。參考圖1，提供載體基底C，且在載體基底C上形成剝離層DB。載體基底C可以是玻璃載體基底、陶瓷載體基底等。載體基底C可以是晶圓，使得多個積體電路晶粒或封裝可形成在載體基底C之上。剝離層DB可由聚合物系材料形成，可將剝離層DB與載體基底C一起從將在後續步驟中形成的上覆結構移除。在一些實施例中，剝離層DB是在受熱時失去粘合性質的環氧樹脂系熱釋放材料，例如光熱轉換（light-to-heat-conversion，LTHC）釋放塗層。在其他實施例中，剝離層DB可以是在暴露於紫外線（ultra-violet，UV）光時失去粘合性質的UV膠。剝離層DB可以液體形式被施配並被固化，可以是層壓到載體基底C上的疊層膜，或可以是類似物。剝離層DB的頂表面可以是齊平的且可具有高的平坦程度。
參考圖2，在剝離層DB之上放置多個電子積體電路晶粒（例如，電子積體電路晶粒EIC-1及EIC-2）。在一些實施例中，在圖2中，示出兩個電子積體電路晶粒，但電子積體電路晶粒的數目並不僅限於兩個。在一些實施例中，電子積體電路晶粒EIC-1與電子積體電路晶粒EIC-2具有相同的功能或不同的功能。電子積體電路晶粒EIC-1及EIC-2可以是邏輯晶粒（例如，中央處理單元（central processing unit，CPU）、圖形處理單元（graphic processing unit，GPU）、微控制器等）、記憶體晶粒（例如，動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、靜態隨機存取記憶體（static random access memory，SRAM）晶粒、高頻寬記憶體（high bandwidth memory，HBM）晶粒等）、功率管理晶粒（例如，功率管理積體電路（power management integrated circuit，PMIC）晶粒）、射頻（radio frequency，RF）晶粒、微機電系統（micro-electro-mechanical-system，MEMS）晶粒、訊號處理晶粒（例如，數位訊號處理（digital signal processing，DSP）晶粒）、前端晶粒（例如，模擬前端（analog front-end，AFE）晶粒）、系統晶片（system-on-chip，SoC）晶粒或其組合。
在一些實施例中，電子積體電路晶粒EIC-1及EIC-2中的每一者包括半導體基底S1，其中例如電晶體、二極體、電容器、電阻器等器件（未示出）形成在半導體基底S1中和/或上。可通過內連線結構（未示出）對器件進行內連以形成積體電路，所述內連線結構是由例如半導體基底S1上的一個或多個介電層中的金屬化圖案形成。電子積體電路晶粒EIC-1及EIC-2更包括進行外部連接的接墊（未示出），例如鋁接墊。接墊位於可被稱為電子積體電路晶粒EIC-1及EIC-2各自的主動側的一側上，且可位於內連線結構的最上層中。另外，導電連接件C1可形成在接墊上。導電連接件C1可由例如焊料、銅、鋁、金、鎳、銀、鈀、錫等導電材料或其組合形成。在一些實施例中，導電連接件C1是銅柱。
可使用例如拾放工具來對齊並放置電子積體電路晶粒EIC-1與電子積體電路晶粒EIC-2。在一些實施例中，通過晶粒貼合膜（未示出）、粘合劑（未示出）等將電子積體電路晶粒EIC-1及EIC-2貼合在剝離層DB上。在將電子積體電路晶粒EIC-1及EIC-2放置在剝離層DB上之後，導電連接件C1的頂表面可實質上齊平。為保護電子積體電路晶粒EIC-1及EIC-2的導電連接件C1不被拾放工具及隨後實行的製程損壞，可在電子積體電路晶粒EIC-1及EIC-2上形成覆蓋導電連接件C1的保護層P1。保護層P1是在將電子積體電路晶粒EIC-1及EIC-2放置在剝離層DB上之前提前形成的。在一些實施例中，保護層P1是通過電子積體電路晶粒EIC-1及EIC-2的後段制程（back end of line，BEOL）製程形成。
參考圖2及圖3，在剝離層DB上形成絕緣包封體100以在側向上包封電子積體電路晶粒EIC-1及EIC-2。在一些實施例中，形成絕緣包封體100的方法包括以下步驟。首先，在剝離層DB上形成絕緣材料（未示出）以覆蓋電子積體電路晶粒EIC-1及EIC-2。在一些實施例中，絕緣材料是通過包覆模製（over-molding）製程（例如，壓縮模製、轉移模製等）形成的模製化合物。電子積體電路晶粒EIC-1及EIC-2的側壁及頂表面被絕緣材料覆蓋。舉例來說，絕緣材料包括環氧樹脂或其他適合的介電材料。此後，對絕緣材料進行研磨以形成絕緣包封體100，使得暴露出導電連接件C1的頂表面。在一些實施例中，通過機械研磨製程和/或化學機械拋光（chemical mechanical polishing，CMP）製程對絕緣材料進行研磨。在實行研磨製程之後，保護層P1的一些部分被移除且形成具有減小的厚度的保護層P1’。如圖3中所示，在一些實施例中，導電連接件C1的頂表面、絕緣包封體100的頂表面及保護層P1’的頂表面實質上齊平。在一些替代實施例中，絕緣包封體100的頂表面可不與保護層P1’的頂表面齊平。
參考圖3及圖4，在形成絕緣包封體100及保護層P1’之後，在絕緣包封體100以及電子積體電路晶粒EIC-1及EIC-2上形成重佈線路層200。重佈線路層200電連接到電子積體電路晶粒EIC-1及EIC-2的導電連接件C1。在一些實施例中，形成重佈線路層200的方法包括形成介電層210及嵌置在介電層210中的重佈線層220。重佈線路層200是作為實例示出。可在重佈線路層200中形成更多的介電層及重佈線層。如果要形成更多的介電層及重佈線層，則在此可重複進行下文所論述的步驟及製程。
在一些實施例中，重佈線路層200的介電層210是由氧化矽、氮化矽、碳化矽、氮氧化矽等形成。在一些實施例中，重佈線路層200的介電層210由聚苯並噁唑（polybenzoxazole，PBO）、聚醯亞胺、苯並環丁烯（benzocyclobutene，BCB）或任何適合的感光性聚合物材料形成。可通過旋轉塗布、層壓、化學氣相沉積（chemical vapor deposition，CVD）等或其組合形成介電層210。然後，將介電層210圖案化。所述圖案化會形成延伸穿過介電層210的溝槽及通孔開口。
重佈線路層200的重佈線層220可包括在介電層210的溝槽及通孔開口中的導電線及導通孔。為形成重佈線層220，在介電層210之上及在介電層210的溝槽及通孔開口中形成晶種層。在一些實施例中，晶種層是金屬層，所述晶種層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積（Physical Vapor Deposition，PVD）等形成晶種層。然後，在晶種層上形成導電材料且所述導電材料填充介電層210的溝槽及通孔開口。可通過鍍覆（例如，電鍍或無電鍍覆等）來形成導電材料。導電材料可包括例如銅、鈦、鎢、鋁等金屬。然後，實行平坦化製程以移除晶種層及導電材料的位於介電層210的溝槽及通孔開口之外的多餘部分，以獲得重佈線層220。在一些實施例中，平坦化製程可包括化學機械拋光（CMP）製程、機械研磨製程或其他適合的製程。此外，重佈線路層200可包括嵌置在介電層210的最上層中的接合接墊230及著陸接墊（landing pad）240。接合接墊230被形成為與重佈線層220電連接。著陸接墊240可電浮置。重佈線路層200、接合接墊230及著陸接墊240可通過類似的製程形成。
參考圖4及圖5，將多個光電積體電路晶粒（例如，光電積體電路晶粒PIC-1、PIC-2及PIC-3）放置在重佈線路層200之上。光電積體電路晶粒PIC-1可設置在電子積體電路晶粒EIC-1之上且電連接到電子積體電路晶粒EIC-1。光電積體電路晶粒PIC-2可設置在電子積體電路晶粒EIC-2之上且電連接到電子積體電路晶粒EIC-2。光電積體電路晶粒PIC-3可設置在著陸接墊240之上。在一些實施例中，光電積體電路晶粒PIC-1與電子積體電路晶粒EIC-1交疊。在一些實施例中，光電積體電路晶粒PIC-1及PIC-2分別對應於電子積體電路晶粒EIC-1及EIC-2且與電子積體電路晶粒EIC-1及EIC-2交疊。在一些實施例中，光電積體電路晶粒PIC-3用於充當光學耦合到光電積體電路晶粒PIC-1及PIC-2的邊緣耦合器。在一些實施例中，除邊緣耦合器之外的光電積體電路晶粒的數目對應於電子積體電路晶粒的數目。
光電積體電路晶粒PIC-1、PIC-2及PIC-3中的每一者包括被配置成傳輸及接收光學訊號的光學輸入/輸出端子。所述光學訊號例如是脈衝光、具有連續波（continuous wave，CW）的光或其組合。在一些實施例中，光電積體電路晶粒PIC-1及PIC-2的光學輸入/輸出端子可包括用以接收、處理和/或傳輸來自光纖（例如，圖10中所示的光纖OF）和/或遠端光源（例如，安裝在光電積體電路晶粒PIC-1及PIC-2上的鐳射二極體）的光學訊號的半導體波導WGS、光電探測器PD、放大器AF、調製器MOD和/或各種器件及電路（未示出）。在一些實施例中，光電探測器PD及放大器AF被配置成將光學訊號轉換成電訊號。當光電探測器PD從半導體波導WGS接收到或探測到光學訊號時，光電探測器PD將所述光學訊號轉換成光電流，且放大器AF將光電探測器PD所供應的所述光電流轉換成電壓。在一些實施例中，調製器MOD被配置成調製來自遠端光源的光學訊號。半導體波導WGS的材料可以是或可包括矽或其他適合的半導體材料。光電探測器PD可包括光電二極體等。放大器AF可包括跨阻抗放大器（trans-impedance amplifier，TIA）等。在一些實施例中，光電積體電路晶粒PIC-1與光電積體電路晶粒PIC-2具有相同的功能或不同的功能。在一些實施例中，光電積體電路晶粒PIC-3（即，邊緣耦合器）包括用以接收、處理和/或傳輸光學訊號的半導體波導WGS、光柵耦合器（未示出）和/或各種器件及電路（未示出）。光柵耦合器光學耦合到半導體波導WGS。在一些實施例中，光柵耦合器被配置成傳輸/接收往來於上覆的光學元件（例如，圖10中所示的光纖OF）的光學訊號。
在一些實施例中，由於半導體波導WGS嵌置在光電積體電路晶粒PIC-1、PIC-2及PIC-3中，因此半導體波導WGS被稱為晶片內波導或晶片中波導。
在一些實施例中，光電積體電路晶粒PIC-1、PIC-2及PIC-3中的每一者包括半導體基底S2，其中例如電晶體、二極體、電容器、電阻器等器件（未示出）形成在半導體基底S2中和/或上。可通過內連線結構（未示出）對器件進行內連以形成積體電路，所述內連線結構是由例如半導體基底S2上的一個或多個介電層中的金屬化圖案形成。光電積體電路晶粒PIC-1、PIC-2及PIC-3更包括用於進行外部連接的接墊（未示出），例如鋁接墊。接墊位於可被稱為光電積體電路晶粒PIC-1、PIC-2及PIC-3各自的主動側的一側上，且可位於內連線結構的最上層中。另外，導電連接件C2可形成在接墊上。導電連接件C2可由例如焊料、銅、鋁、金、鎳、銀、鈀、錫等導電材料或其組合形成。在一些實施例中，導電連接件C2是銅柱。在一些實施例中，光電積體電路晶粒PIC-1及PIC-2中的每一者更包括嵌置在半導體基底S2中的半導體穿孔（through semiconductor via，TSV）T1。TSV T1可電連接到半導體基底S2上的內連線結構且延伸穿過半導體基底S2，使得光電積體電路晶粒PIC-1及PIC-2通過TSV T1電連接到重佈線路層200。在一些實施例中，TSV T1可由銅、銅合金或其他適合的導電材料形成。
可使用例如拾放工具來對齊並放置光電積體電路晶粒PIC-1、PIC-2及PIC-3。在一些實施例中，光電積體電路晶粒PIC-1及PIC-2接合到重佈線路層200，其中光電積體電路晶粒PIC-1及PIC-2的TSV T1通過金屬對金屬接合而接合到重佈線路層200的接合接墊230。在一些實施例中，將光電積體電路晶粒PIC-3放置在重佈線路層200的著陸接墊240上。在將光電積體電路晶粒PIC-1、PIC-2及PIC-3放置在重佈線路層200上之後，導電連接件C2的頂表面可實質上齊平。為保護光電積體電路晶粒PIC-1、PIC-2及PIC-3的導電連接件C2不被拾放工具及隨後實行的製程損壞，可在光電積體電路晶粒PIC-1、PIC-2及PIC-3上形成覆蓋導電連接件C2的保護層P2。保護層P2是在將光電積體電路晶粒PIC-1、PIC-2及PIC-3放置在重佈線路層200上之前提前形成的。在一些實施例中，保護層P2是通過光電積體電路晶粒PIC-1、PIC-2及PIC-3的後段制程（BEOL）製程形成。
在一些實施例中，電子積體電路晶粒EIC-1及EIC-2可將電訊號傳輸到光電積體電路晶粒PIC-1及PIC-2，且光電積體電路晶粒PIC-1及PIC-2可將來自電子積體電路晶粒EIC-1及EIC-2的電訊號轉換成光學訊號。在一些實施例中，光電積體電路晶粒PIC-1及PIC-2可將光學訊號轉換成電訊號，且電子積體電路晶粒EIC-1及EIC-2可接收並處理在光電積體電路晶粒PIC-1及PIC-2中從光學訊號轉換而來的電訊號。
參考圖5及圖6，在重佈線路層200上形成絕緣包封體300以在側向上包封光電積體電路晶粒PIC-1、PIC-2及PIC-3。在一些實施例中，形成絕緣包封體300的方法包括以下步驟。首先，在重佈線路層200上形成絕緣材料（未示出）以覆蓋光電積體電路晶粒PIC-1、PIC-2及PIC-3。在一些實施例中，絕緣材料是通過包覆模製製程（例如，壓縮模製、轉移模製等）形成的模製化合物。光電積體電路晶粒PIC-1、PIC-2及PIC-3的側壁及頂表面被絕緣材料覆蓋。舉例來說，絕緣材料包括環氧樹脂或其他適合的介電材料。此後，對絕緣材料進行研磨以形成絕緣包封體300，使得暴露出導電連接件C2的頂表面。在一些實施例中，通過機械研磨製程和/或化學機械拋光（CMP）製程對所述絕緣材料進行研磨。在實行研磨製程之後，移除保護層P2的一些部分並形成具有減小的厚度的保護層P2’。如圖6中所示，在一些實施例中，導電連接件C2的頂表面、絕緣包封體300的頂表面及保護層P2’的頂表面實質上齊平。在一些替代實施例中，絕緣包封體300的頂表面可不與保護層P2’的頂表面齊平。
參考圖6及圖7，在形成絕緣包封體300及保護層P2’之後，在絕緣包封體300之上形成晶片間波導WGP以使所述晶片間波導WGP光學耦合到光電積體電路晶粒PIC-1、PIC-2及PIC-3中的每一者的光學輸入/輸出端子。在一些實施例中，光電積體電路晶粒PIC-1、PIC-2及PIC-3通過晶片間波導WGP彼此進行光學通信。在一些實施例中，晶片間波導WGP的第一端光學耦合到光電積體電路晶粒PIC-1的半導體波導WGS，且晶片間波導WGP的第二端光學耦合到光電積體電路晶粒PIC-2的半導體波導WGS，其中晶片間波導WGP的第一端與第二端彼此相對。舉例來說，在光電積體電路晶粒PIC-1的半導體波導WGS與光電積體電路晶粒PIC-2的半導體波導WGS之間傳輸的光學訊號可在側向上沿著晶片間波導WGP從第一端傳播到第二端或從第二端傳播到第一端。類似地，在一些實施例中，晶片間波導WGP的第一端光學耦合到光電積體電路晶粒PIC-2的半導體波導WGS，且晶片間波導WGP的第二端光學耦合到光電積體電路晶粒PIC-3的半導體波導WGS，其中晶片間波導WGP的第一端與第二端彼此相對。舉例來說，在光電積體電路晶粒PIC-2的半導體波導WGS與光電積體電路晶粒PIC-3的半導體波導WGS之間傳輸的光學訊號可在側向上沿著晶片間波導WGP從第一端傳播到第二端或從第二端傳播到第一端。
也就是說，光電積體電路晶粒PIC-1可通過光電積體電路晶粒PIC-1的半導體波導WGS、晶片間波導WGP及光電積體電路晶粒PIC-2的半導體波導WGS而與光電積體電路晶粒PIC-2進行光學通信。光電積體電路晶粒PIC-2可通過光電積體電路晶粒PIC-2的半導體波導WGS、晶片間波導WGP及光電積體電路晶粒PIC-3的半導體波導WGS而與光電積體電路晶粒PIC-3進行光學通信。
在一些實施例中，當晶片間波導WGP由聚合物材料製成時，晶片間波導WGP也被稱為聚合物波導。聚合物波導可包括波導芯體層及覆蓋所述波導芯體層的波導包覆層。為形成聚合物波導，在一些實施例中，移除光電積體電路晶粒PIC-1、PIC-2及PIC-3的保護層P2’的一些部分以顯露出光電積體電路晶粒PIC-1、PIC-2及PIC-3的半導體波導WGS的端部。然後，在半導體波導WGS的端部及絕緣包封體300上形成聚合物波導的波導芯體層及波導包覆層，其中波導包覆層可與半導體波導WGS的端部接觸。聚合物波導用於光電積體電路晶粒之間的長光學傳輸以減少光學訊號在波導中傳播期間的光學損失。在一些實施例中，在形成晶片間波導WGP之前，還移除絕緣包封體300的部分，使得晶片間波導WGP可與半導體波導WGS實質上處於相同的水平高度。然而，在一些替代實施例中，晶片間波導WGP可高於或低於半導體波導WGS。
參考圖7及圖8，在形成晶片間波導WGP之後，在絕緣包封體300、光電積體電路晶粒PIC-1、PIC-2及PIC-3以及晶片間波導WGP上形成重佈線路層400。重佈線路層400電連接到光電積體電路晶粒PIC-1、PIC-2及PIC-3的導電連接件C2。在一些實施例中，形成重佈線路層400的方法包括形成介電層410及嵌置在介電層410中的重佈線層420。重佈線路層400是作為實例示出。可在重佈線路層400中形成更多的介電層及重佈線層。如果要形成更多的介電層及重佈線層，在此可重複進行下文所論述的步驟及製程。
在一些實施例中，重佈線路層400的介電層410由可使用微影罩幕來圖案化的感光性材料形成，例如聚苯並噁唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）等。介電層410可通過旋轉塗布、層壓、化學氣相沉積（CVD）等或其組合形成。然後，將介電層410圖案化。所述圖案化會形成延伸穿過介電層410的通孔開口。
重佈線路層400的重佈線層420可包括位於介電層410的主表面上且沿著所述主表面延伸的導電線。重佈線層420還可包括延伸穿過介電層410的導通孔。為形成重佈線層420，在介電層410之上及在延伸穿過介電層410的通孔開口中形成晶種層。在一些實施例中，晶種層是金屬層，所述晶種層可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於鈦層之上的銅層。可使用例如PVD等形成晶種層。然後，在晶種層上形成光阻並將所述光阻圖案化。可通過旋轉塗布等形成光阻且可將所述光阻暴露於光以實現圖案化。光阻的圖案對應於重佈線層420。圖案化會形成穿過光阻以暴露出晶種層的開口。然後，在光阻的開口中及在晶種層的暴露部分上形成導電材料。可通過鍍覆（例如，電鍍或無電鍍覆等）形成導電材料。導電材料可包括例如銅、鈦、鎢、鋁等金屬。導電材料與晶種層的下伏部分的組合形成重佈線層420。移除光阻、及晶種層的其上未形成有導電材料的部分。可例如使用氧電漿等通過可接受的灰化或剝除製程移除光阻。一旦光阻被移除，則例如使用可接受的蝕刻製程（例如，濕式蝕刻或乾式蝕刻）移除晶種層的暴露部分。此外，重佈線路層400可包括位於介電層410的最上層中/上的凸塊下金屬（under bump mentallurgies，UBM）。UBM被形成為與重佈線層420電連接。重佈線層420與UBM可由類似的製程形成。
在一些實施例中，重佈線路層400包括第一部分400A及堆疊在第一部分400A上的第二部分400B。重佈線路層400的第二部分400B的介電層410中的每一者可比重佈線路層400的第一部分400A的介電層410中的任一者厚。重佈線路層400的第二部分400B的重佈線層420可比重佈線路層400的第一部分400A的重佈線層420厚和/或寬。在一些實施例中，位於第一部分400A上的第二部分400B用於長程電佈線（long-range electrical routing），且重佈線路層400的第一部分400A用於短程電佈線（short-range electrical routing）。
在一些實施例中，光電積體電路晶粒PIC-3被重佈線路層400部分地覆蓋。在一些實施例中，重佈線路層400包括用於在光電積體電路晶粒PIC-3與外部元件（例如，圖10中的光纖OF）之間進行光學傳輸的光學窗OW。在一些實施例中，形成在重佈線路層400中的光學窗OW位於光電積體電路晶粒PIC-3的光柵耦合器上方。
參考圖8及圖9，實行載體基底剝離製程以將載體基底C及剝離層DB從晶圓形式結構拆除或剝離，所述晶片形式結構包括電子積體電路晶粒（例如，電子積體電路晶粒EIC-1及EIC-2）、光電積體電路晶粒（例如，光電積體電路晶粒PIC-1、PIC-2及PIC-3）、絕緣包封體100、重佈線路層200、絕緣包封體300、晶片間波導WGP及重佈線路層400。在一些實施例中，剝離製程包括將例如鐳射或UV光等光照射在剝離層DB上，以使得剝離層DB在光的熱量下分解且可移除載體基底C。然後，將晶圓形式結構倒置並放置在條帶TP上。
參考圖9及圖10，將插座（socket）500放置在重佈線路層400之上。在一些實施例中，插座500實體連接且電連接到重佈線路層400。在一些實施例中，插座500通過多個連接元件CE（例如，焊料球）接合到重佈線路層400上。在一些實施例中，可在插座500與重佈線路層400之間形成底部填充膠（未示出）以包封連接元件CE。
在一些實施例中，電源600連接到插座500以向下伏的晶粒提供電力。電源600可包括插入到插座500中的接腳孔中的接腳。在一些實施例中，電源600通過插座500以一對一關係分別向電子積體電路晶粒及光電積體電路晶粒提供電力。換句話說，電源600中的每一者對應於一個電子積體電路晶粒及一個光電積體電路晶粒。在一些實施例中，電源600中的一者向電子積體電路晶粒EIC-1及光電積體電路晶粒PIC-1提供電力。在一些實施例中，電源600中的一者向電子積體電路晶粒EIC-2及光電積體電路晶粒PIC-2提供電力。然而，在一些替代實施例中，多個電子積體電路晶粒/光電積體電路晶粒可共用同一電源。
在一些實施例中，提供連接件700並將連接件700安裝到光電積體電路晶粒PIC-3上，其中連接件700位於光電積體電路晶粒PIC-3的光柵耦合器上方。在一些實施例中，連接件700包括適配器、插座等。在一些實施例中，光纖OF插入到連接件700中以與光電積體電路晶粒PIC-3進行光學通信。舉例來說，光電積體電路晶粒PIC-3的光柵耦合器可從光纖OF接收光學訊號，並將所述光學訊號傳輸到光電積體電路晶粒PIC-3的半導體波導WGS。作為另外一種選擇，光纖OF可接收從光電積體電路晶粒PIC-3的光柵耦合器發射出去的光學訊號。
如圖9及圖10中所示，將條帶TP從上覆的結構移除並將散熱結構800貼合到電子積體電路晶粒EIC-1及EIC-2以及絕緣包封體100。在一些實施例中，散熱結構800可由例如銅、鋁、不銹鋼、鎳等金屬材料形成。在一些實施例中，通過粘合膜AD將散熱結構800貼合到電子積體電路晶粒EIC-1及EIC-2以及絕緣包封體100。在一些實施例中，粘合膜AD包括熱介面材料（Thermal Interface Material，TIM）或具有良好的熱傳導性的其他粘合材料。至此，實質上完成半導體封裝10的製作。
如圖10中所示，半導體封裝10包括電子積體電路晶粒EIC-1及EIC-2、光電積體電路晶粒PIC-1、PIC-2及PIC-3、晶片間波導WGP、絕緣包封體100、重佈線路層200、絕緣包封體300、重佈線路層400、插座500、電源600、連接件700及散熱結構800。電子積體電路晶粒EIC-1及EIC-2設置在散熱結構800之上且在側向上被絕緣包封體100包封。光電積體電路晶粒PIC-1、PIC-2及PIC-3設置在電子積體電路晶粒EIC-1及EIC-2之上且在側向上被絕緣包封體300包封。晶片間波導WGP設置在絕緣包封體300之上，且光電積體電路晶粒PIC-1、PIC-2及PIC-3通過晶片間波導WGP彼此進行光學通信。
在一些實施例中，重佈線路層200設置在電子積體電路晶粒EIC-1及EIC-2與光電積體電路晶粒PIC-1、PIC-2及PIC-3之間。在一些實施例中，絕緣包封體100通過重佈線路層200與絕緣包封體300間隔開。在一些實施例中，電子積體電路晶粒EIC-1及EIC-2以及光電積體電路晶粒PIC-1及PIC-2中的至少兩者通過重佈線路層200電連接到彼此。舉例來說，電子積體電路晶粒EIC-1可通過重佈線路層200電連接到光電積體電路晶粒PIC-1，電子積體電路晶粒EIC-2可通過重佈線路層200電連接到光電積體電路晶粒PIC-2，和/或電子積體電路晶粒EIC-1可通過重佈線路層200電連接到電子積體電路晶粒EIC-2。
在一些實施例中，重佈線路層400設置在電源600與光電積體電路晶粒PIC-1及PIC-2之間。在一些實施例中，電源600通過插座500及重佈線路層400向光電積體電路晶粒PIC-1及PIC-2提供電力。在一些實施例中，電源600也通過插座500、重佈線路層400、光電積體電路晶粒PIC-1及PIC-2的TSV T1及重佈線路層200向電子積體電路晶粒EIC-1及EIC-2提供電力。
在一些實施例中，電子積體電路晶粒EIC-1與EIC-2並排排列且實質上處於相同的水平高度。在一些實施例中，光電積體電路晶粒PIC-1與PIC-2並排排列且實質上處於相同的水平高度。在一些實施例中，電源600並排排列且實質上處於相同的水平高度。在一些實施例中，電源600與電子積體電路晶粒EIC-1及EIC-2設置在光電積體電路晶粒PIC-1及PIC-2的相對側處。由於電子積體電路晶粒/光電積體電路晶粒的厚度小於電子積體電路晶粒/光電積體電路晶粒的側向尺寸，因此通過將電源600堆疊在電子積體電路晶粒/光電積體電路晶粒之上來達成從電源600到電子積體電路晶粒/光電積體電路晶粒的短的電力傳輸路徑。此外，半導體封裝10更緊湊而不會顯著地增大半導體封裝10的側向尺寸。
圖11是根據本公開一些實施例的圖10中所示半導體封裝的示意性俯視圖。圖10是根據本公開一些實施例的圖11中所示半導體封裝沿著橫截面A-A的剖視圖。出於說明目的，圖11中僅示出電子積體電路晶粒EIC-1及EIC-2、光電積體電路晶粒PIC-1及PIC-2、連接件700及光纖OF。
參考圖11，在一些實施例中，半導體封裝10處於晶圓級（wafer level），且具有圓形的俯視形狀。在一些實施例中，電子積體電路晶粒EIC-1及EIC-2與光電積體電路晶粒PIC-1及PIC-2排列成陣列，其中電子積體電路晶粒EIC-2及光電積體電路晶粒PIC-2排列在陣列的週邊處。換句話說，電子積體電路晶粒EIC-2及光電積體電路晶粒PIC-2可被放置成圍繞電子積體電路晶粒EIC-1及光電積體電路晶粒PIC-1。
在一些實施例中，電子積體電路晶粒EIC-1和/或EIC-2通過電訊號路徑彼此進行通信。舉例來說，可通過（圖10中）位於電子積體電路晶粒EIC-1及EIC-2之上的重佈線路層200提供電子積體電路晶粒EIC-1和/或EIC-2之間的電訊號路徑。在一些實施例中，電子積體電路晶粒EIC-1和/或EIC-2中的至少兩者通過至少一個光學訊號路徑彼此進行通信。舉例來說，電子積體電路晶粒EIC-1和/或EIC-2中的至少兩者之間的至少一個光學訊號路徑可由（圖10中）光電積體電路晶粒PIC-1和/或PIC-2以及光學耦合在光電積體電路晶粒PIC-1和/或PIC-2之間的晶片間波導WGP來提供。電子積體電路晶粒EIC-1和/或EIC-2可與上覆的光電積體電路晶粒PIC-1和/或PIC-2（其電連接到電子積體電路晶粒EIC-1和/或EIC-2）交換電訊號。上覆的光電積體電路晶粒PIC-1和/或PIC-2可將來自電子積體電路晶粒EIC-1和/或EIC-2的電訊號轉換成光學訊號。作為另外一種選擇，上覆的光電積體電路晶粒PIC-1和/或PIC-2可將光學訊號轉換成電訊號且然後將電訊號傳輸到電子積體電路晶粒EIC-1和/或EIC-2。晶片間波導WGP（在圖10中）可在光電積體電路晶粒PIC-1和/或PIC-2之間傳輸光學訊號。因此，電子積體電路晶粒EIC-1和/或電子積體電路晶粒EIC-2之間的通信可通過光學訊號路徑來達成。
在一些實施例中，在圖11中，可在半導體封裝10中提供多個光學訊號路徑（例如，光學訊號路徑OS1到OS5），其中至少一個電子積體電路晶粒EIC-1、至少一個光電積體電路晶粒PIC-1、至少一個電子積體電路晶粒EIC-2及至少一個光電積體電路晶粒PIC-2沿著一個光學訊號路徑OS1、OS2、OS3、OS4或OS5排列。在一個實施例中，電子積體電路晶粒EIC-1包括圖形處理單元（GPU），且電子積體電路晶粒EIC-2包括高頻寬記憶體（high bandwidth memory，HBM）立方體。在一些實施例中，傳輸波導Tx與連接件700及與光電積體電路晶粒PIC-1中的一者（例如，光電積體電路晶粒PIC-1’）進行光學通信，以將一個或多個光學訊號從光纖OF傳輸到光電積體電路晶粒PIC-1’。在一些實施例中，接收波導Rx與連接件700及與光電積體電路晶粒PIC-1中的一者（例如，光電積體電路晶粒PIC-1’）進行光學通信，以從光電積體電路晶粒PIC-1接收一個或多個光學訊號並將一個或多個光學訊號傳輸到光纖OF。
在一些實施例中，通過沿著光學訊號路徑OS1、OS2、OS3、OS4或OS5排列的至少一個晶片間波導、至少一個光電積體電路晶粒PIC-1及至少一個光電積體電路晶粒PIC-2執行光學通信過程（例如，程式設計、讀取和/或重置操作）。傳輸波導Tx可將命令訊號傳輸到光電積體電路晶粒PIC-1’，以使得可通過沿著光學訊號路徑OS1、OS2、OS3、OS4及OS5中的一者或多者排列的積體電路晶粒PIC-1及PIC-2以及電子積體電路晶粒EIC-1及EIC-2執行一個或多個過程。舉例來說，當沿著光學訊號路徑OS1排列的積體電路晶粒PIC-1及PIC-2以及電子積體電路晶粒EIC-1及EIC-2執行第一過程時，可在光學訊號路徑OS1中傳輸光學訊號。當完成第一過程時，接收波導Rx可從光電積體電路晶粒PIC-1’接收回饋訊號。
光學訊號路徑是作為實例示出。可基於設計要求修改半導體封裝10中的光學訊號路徑。此外，可在半導體封裝10中提供更多或更少的光學訊號路徑。由於傳輸波導Tx及接收波導Rx可傳輸不同波長的多個光學訊號，因此可將光學輸入/輸出（I/O）連接件（即，連接件700）的數目最小化。舉例來說，在一些實施例中，半導體封裝10中僅存在一個光學輸入/輸出（I/O）連接件。
鑒於上文，在本公開的一些實施例中，通過形成光學耦合在光電積體電路晶粒之間以用於長光學傳輸的晶片間波導（即，聚合物波導）來達成較低的光學損失。此外，通過將電源堆疊在電子積體電路晶粒/光電積體電路晶粒之上來達成短的電力傳輸路徑，且半導體封裝更緊湊。
根據本公開的一些實施例，一種半導體封裝包括電子積體電路晶粒、光電積體電路晶粒及晶片間波導。所述電子積體電路晶粒在側向上被第一絕緣包封體包封。所述光電積體電路晶粒在側向上被第二絕緣包封體包封。光電積體電路晶粒中的每一者包括光學輸入/輸出端子。所述晶片間波導設置在所述第二絕緣包封體之上，其中所述光電積體電路晶粒通過所述晶片間波導彼此進行光學通信。
在上述半導體封裝中，其中所述晶片間波導光學耦合到所述多個光電積體電路晶粒中的每一者的所述光學輸入/輸出端子。
在上述半導體封裝中，更包括：第一重佈線路層，設置在所述多個光電積體電路晶粒與所述多個電子積體電路晶粒之間，其中所述多個光電積體電路晶粒及所述多個電子積體電路晶粒中的至少兩者通過所述第一重佈線路層電連接到彼此。
在上述半導體封裝中，更包括：邊緣耦合器，在側向上被所述第二絕緣包封體包封，其中所述邊緣耦合器光學耦合到所述多個光電積體電路晶粒。
在上述半導體封裝中，更包括：第二重佈線路層，設置在所述多個光電積體電路晶粒、所述第二絕緣包封體及所述晶片間波導之上，且所述第二重佈線路層電連接到所述多個光電積體電路晶粒；以及電源，設置在所述第二重佈線路層之上，其中所述電源被配置成向所述多個光電積體電路晶粒及所述多個電子積體電路晶粒提供電力。
在上述半導體封裝中，更包括：散熱結構，其中所述多個電子積體電路晶粒設置在所述散熱結構與所述多個光電積體電路晶粒之間。
根據本公開的一些實施例，一種半導體封裝包括第一電子積體電路晶粒及第二電子積體電路晶粒、第一絕緣包封體、第一光電積體電路晶粒及第二光電積體電路晶粒、第二絕緣包封體及聚合物波導。所述第一絕緣包封體在側向上包封所述第一電子積體電路晶粒及所述第二電子積體電路晶粒。所述第一光電積體電路晶粒位於所述第一電子積體電路晶粒之上且電連接到所述第一電子積體電路晶粒，且所述第一光電積體電路晶粒包括第一半導體波導。所述第二光電積體電路晶粒位於所述第二電子積體電路晶粒之上且電連接到所述第二電子積體電路晶粒，且所述第二光電積體電路晶粒包括第二半導體波導。所述第二絕緣包封體在側向上包封所述第一光電積體電路晶粒及所述第二光電積體電路晶粒。所述聚合物波導位於所述第二絕緣包封體之上，其中所述第一光電積體電路晶粒通過所述第一半導體波導、所述聚合物波導及所述第二半導體波導與所述第二光電積體電路晶粒進行光學通信。
在上述半導體封裝中，其中所述聚合物波導的第一端光學耦合到所述第一半導體波導，且所述聚合物波導的第二端光學耦合到所述第二半導體波導。
在上述半導體封裝中，更包括：第一重佈線路層，設置在所述第一光電積體電路晶粒及所述第二光電積體電路晶粒與所述第一電子積體電路晶粒及所述第二電子積體電路晶粒之間，其中所述第一光電積體電路晶粒及所述第二光電積體電路晶粒通過所述第一重佈線路層電連接到所述第一電子積體電路晶粒及所述第二電子積體電路晶粒。
在上述半導體封裝中，其中所述第一電子積體電路晶粒通過所述第一重佈線路層電連接到所述第二電子積體電路晶粒。
在上述半導體封裝中，其中所述第一光電積體電路晶粒更包括電連接到所述第一重佈線路層的第一基底穿孔，且所述第二光電積體電路晶粒更包括電連接到所述第一重佈線路層的第二基底穿孔。
在上述半導體封裝中，其中所述第一絕緣包封體通過所述第一重佈線路層而與所述第二絕緣包封體間隔開。
在上述半導體封裝中，更包括：第二重佈線路層，設置在所述第一光電積體電路晶粒及所述第二光電積體電路晶粒、所述第二絕緣包封體及所述聚合物波導之上，且電連接到所述第一光電積體電路晶粒及所述第二光電積體電路晶粒；以及第一電源及第二電源，設置在所述第二重佈線路層之上，其中所述第一電源被配置成向所述第一光電積體電路晶粒及所述第一電子積體電路晶粒提供電力，且所述第二電源被配置成向所述第二光電積體電路晶粒及所述第二電子積體電路晶粒提供電力。
根據本公開的一些實施例，一種方法包括以下步驟。使用第一絕緣包封體在側向上包封多個電子積體電路晶粒。在所述多個電子積體電路晶粒及所述第一絕緣包封體之上形成第一重佈線路層。在所述多個電子積體電路晶粒之上提供多個光電積體電路晶粒，其中所述多個光電積體電路晶粒中的每一者包括半導體波導。使用第二絕緣包封體在側向上包封所述多個光電積體電路晶粒。在所述第二絕緣包封體之上形成聚合物波導，以使所述聚合物波導光學耦合在所述多個光電積體電路晶粒的所述半導體波導之間。
在上述方法中，其中形成所述第一重佈線路層包括：在所述多個電子積體電路晶粒及所述第一絕緣包封體之上形成介電層；以及形成嵌置在所述介電層中的接合接墊。
在上述方法中，其中所述多個光電積體電路晶粒中的每一者更包括基底穿孔，且在所述第一重佈線路層之上提供所述多個光電積體電路晶粒包括：將所述多個光電積體電路晶粒中的每一者的所述基底穿孔接合到所述第一重佈線路層的所述接合接墊。
在上述方法中，更包括：在所述多個光電積體電路晶粒、所述第二絕緣包封體及所述聚合物波導之上形成第二重佈線路層；以及在所述第二重佈線路層之上提供電源，其中所述電源被配置成向所述多個光電積體電路晶粒及所述多個電子積體電路晶粒提供電力。
在上述方法中，其中所述電源通過插座電連接到所述第二重佈線路層。
在上述方法中，更包括：將散熱結構貼合到所述多個電子積體電路晶粒及所述第一絕緣包封體。
在上述方法中，更包括：提供邊緣耦合器，所述邊緣耦合器光學耦合到所述多個光電積體電路晶粒；以及通過所述第二絕緣包封體在側向上包封所述邊緣耦合器。
上述內容概述了數個實施例的特徵，以使所屬領域的技術人員可更好地理解本公開的各方面。所屬領域的技術人員應瞭解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或達成與本文中所介紹的實施例相同的優點。所屬領域的技術人員還應意識到這些等效構造並不背離本公開的精神及範圍，且其可在不背離本公開的精神及範圍的情況下在本文中做出各種改變、替代及更改。
10:半導體封裝 100、300:絕緣包封體 200、400:重佈線路層 210、410:介電層 220、420:重佈線層 230:接合接墊 240:著陸接墊 400A:第一部分 400B:第二部分 500:插座 600:電源 700:連接件 800:散熱結構 A-A:橫截面 AD:粘合膜 AF:放大器 C:載體基底 C1、C2:導電連接件 CE:連接元件 DB:剝離層 EIC-1、EIC-2:電子積體電路晶粒 MOD:調製器 OF:光纖 OS1、OS2、OS3、OS4、OS5:光學訊號路徑 OW:光學窗 P1、P1’、P2、P2’:保護層 PD:光電探測器 PIC-1、PIC-2、PIC-1’、PIC-3:光電積體電路晶粒 Rx:接收波導 S1、S2:半導體基底 T1:半導體穿孔 TP:條帶 Tx:傳輸波導 WGP:晶片間波導 WGS:半導體波導
結合附圖閱讀以下詳細說明，會最好地理解本公開的各方面。注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1到圖10是根據一些實施例的用於形成半導體封裝的製程的中間步驟的示意性剖視圖。 圖11是根據本公開一些實施例的圖10中所示半導體封裝的示意圖俯視圖。
10:半導體封裝
100、300:絕緣包封體
200、400:重佈線路層
210:介電層
220:重佈線層
230:接合接墊
240:著陸接墊
500:插座
600:電源
700:連接件
800:散熱結構
AD:粘合膜
AF:放大器
C1、C2:導電連接件
CE:連接元件
EIC-1、EIC-2:電子積體電路晶粒
MOD:調製器
OF:光纖
P1、P2’:保護層
PD:光電探測器
PIC-1、PIC-2、PIC-3:光電積體電路晶粒
S1、S2:半導體基底
T1:半導體穿孔
WGP:晶片間波導
WGS:半導體波導

Claims (1)

  1. 一種半導體封裝，包括： 多個電子積體電路晶粒，在側向上被第一絕緣包封體包封； 多個光電積體電路晶粒，在側向上被第二絕緣包封體包封，所述多個光電積體電路晶粒中的每一者包括光學輸入/輸出端子；以及 晶片間波導，設置在所述第二絕緣包封體之上，其中所述多個光電積體電路晶粒通過所述晶片間波導彼此進行光學通信。
TW109145597A 2019-12-26 2020-12-22 半導體封裝及其形成方法 TW202125789A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962953588P 2019-12-26 2019-12-26
US62/953,588 2019-12-26
US16/894,903 US11417698B2 (en) 2019-12-26 2020-06-08 Semiconductor package and method of forming the same
US16/894,903 2020-06-08

Publications (1)

Publication Number Publication Date
TW202125789A true TW202125789A (zh) 2021-07-01

Family

ID=76545568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145597A TW202125789A (zh) 2019-12-26 2020-12-22 半導體封裝及其形成方法

Country Status (2)

Country Link
US (1) US11417698B2 (zh)
TW (1) TW202125789A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019191251A (ja) * 2018-04-19 2019-10-31 日本電信電話株式会社 光モジュール、光配線基板および光モジュールの製造方法
US11493713B1 (en) 2018-09-19 2022-11-08 Psiquantum, Corp. Photonic quantum computer assembly having dies with specific contact configuration and matched CTE
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
US11536897B1 (en) * 2020-01-30 2022-12-27 Psiquantum, Corp. Multi-chip photonic quantum computer assembly with optical backplane interposer
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11978697B2 (en) * 2021-07-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
CN114063229B (zh) * 2021-09-30 2023-06-16 上海曦智科技有限公司 半导体装置
US20230122292A1 (en) * 2021-10-20 2023-04-20 Advanced Semiconductor Engineering, Inc. Optoelectronic package and method for manufacturing the same
US11977256B2 (en) 2022-02-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package comprising optically coupled IC chips
US20240178923A1 (en) * 2022-11-25 2024-05-30 Lightmatter, Inc. Photonic programmable interconnect configurations
US20240184066A1 (en) * 2022-12-05 2024-06-06 Cisco Technology, Inc. Optical wafer-level package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
WO2019034919A1 (en) * 2017-08-18 2019-02-21 Telefonaktiebolaget Lm Ericsson (Publ) THREE-DIMENSIONAL RADIO FREQUENCY ELECTRONIC-PHOTONIC INTEGRATED CIRCUIT WITH ANTENNAS AND INTEGRATED TRANSCEIVERS
US11841541B2 (en) * 2019-09-26 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and manufacturing method thereof
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US20210407909A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated photonics and processor package with redistribution layer and emib connector
US12038599B2 (en) * 2020-09-28 2024-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic package and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝
US11862551B2 (en) 2021-10-18 2024-01-02 Global Unichip Corporation Interposer and semiconductor package each having conductive terminals on redistribution layer with different pitch

Also Published As

Publication number Publication date
US20210202562A1 (en) 2021-07-01
US11417698B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US11417698B2 (en) Semiconductor package and method of forming the same
US10333623B1 (en) Optical transceiver
US20220328552A1 (en) Semiconductor package and method of forming the same
US11841541B2 (en) Package assembly and manufacturing method thereof
TW202002052A (zh) 半導體裝置及其形成方法
TW201911503A (zh) 半導體封裝
US11728276B2 (en) Semiconductor devices having integrated optical components
TWI717813B (zh) 半導體封裝及其製造方法
TWI830800B (zh) 積體電路封裝件
US11874513B2 (en) Package structure
TWI768671B (zh) 半導體元件以及其製造方法
US11322470B2 (en) Optical semiconductor package and method for manufacturing the same
TWI790503B (zh) 積體電路封裝及其形成方法
US20240061195A1 (en) Package assembly and manufacturing method thereof
CN112086444A (zh) 半导体装置
TW202109808A (zh) 半導體封裝
CN112578509A (zh) 半导体器件与系统及其制造方法
US20230417993A1 (en) Photonic Package and Method of Manufacture
JP2024516204A (ja) フォトニック集積回路を集積するファンアウトモジュール
TW202242463A (zh) 半導體裝置及其形成方法
US20240077669A1 (en) Integrated circuit package and method of forming same
US20240085610A1 (en) Photonic Package and Method of Manufacture
CN117203562A (zh) 集成光子集成电路的扇出模块
CN117751444A (zh) 光通信模块的封装结构和制备方法