CN112086444A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112086444A
CN112086444A CN201910822035.6A CN201910822035A CN112086444A CN 112086444 A CN112086444 A CN 112086444A CN 201910822035 A CN201910822035 A CN 201910822035A CN 112086444 A CN112086444 A CN 112086444A
Authority
CN
China
Prior art keywords
die
dielectric layer
waveguide
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910822035.6A
Other languages
English (en)
Inventor
余振华
吴俊毅
夏兴国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112086444A publication Critical patent/CN112086444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12119—Bend
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一实施例中，一种半导体装置包含：第一集成电路管芯和第二集成电路管芯；以及混合重布线结构，包含：第一光子管芯；第二光子管芯；第一介电层，侧向包围第一光子管芯和第二光子管芯，第一集成电路管芯和第二集成电路管芯邻近第一介电层的第一侧设置；多个导电构件，穿过第一介电层且沿第一介电层的主表面延伸，多个导电构件将第一光子管芯电性耦合到第一集成电路管芯，多个导电构件将第二光子管芯电性耦合到第二集成电路管芯；第二介电层，邻近第一介电层的第二侧设置；以及波导，设置在第一介电层与第二介电层之间，波导光学地耦合第一光子管芯与第二光子管芯。

Description

半导体装置
技术领域
本发明实施例涉及一种半导体装置。
背景技术
电子信令(signaling)和处理是一种用于信号传输和处理的技术。近年来已在越来越多的应用中使用光学信令和处理，具体地说是归因于用于信号传输的光纤相关应用的使用。光学信令和处理通常与电子信令和处理进行组合以提供成熟的应用。举例来说，光纤可用于长程信号传输，且电子信号可用于短程信号传输以及处理和控制。因此，形成整合光学组件和电子组件的装置以在光学信号与电子信号之间进行转换以及处理光学信号和电子信号。因此，封装体可包含：包含光学装置的光学(光子)管芯和包含电子装置的电子管芯两者。
发明内容
根据本发明的实施例，一种半导体装置，包括：第一集成电路管芯、第二集成电路管芯以及混合重布线结构。混合重布线结构包括第一光子管芯、第二光子管芯、第一介电层、多个导电构件、第二介电层以及波导。第一介电层侧向包围所述第一光子管芯及所述第二光子管芯，所述第一集成电路管芯及所述第二集成电路管芯邻近所述第一介电层的第一侧设置。多个导电构件穿过所述第一介电层且沿所述第一介电层的主表面延伸，所述多个导电构件将所述第一光子管芯电性耦合到所述第一集成电路管芯，所述多个导电构件将所述第二光子管芯电性耦合到所述第二集成电路管芯。第二介电层邻近所述第一介电层的第二侧设置。波导设置在所述第一介电层与所述第二介电层之间，所述波导将所述第一光子管芯光学耦合到所述第二光子管芯。
根据本发明的实施例，一种半导体装置的形成方法，包括：将第一光子管芯及第二光子管芯附接到载体衬底；在所述第一光子管芯及所述第二光子管芯上方及周围沉积第一介电层；对所述第一介电层图案化出第一开口及第二开口，所述第一开口暴露所述第一光子管芯且所述第二开口暴露所述第二光子管芯；在所述第一开口中、在所述第二开口中且在所述第一介电层的第一侧上方形成第一波导包覆层；在所述第一波导包覆层上方形成波导芯层；在所述波导芯层上方形成第二波导包覆层；以及镀覆来自所述第一光子管芯、所述第二光子管芯以及所述第一介电层的所述第一侧的多个第一导线。
根据本发明的实施例，一种半导体装置的形成方法，包括：形成混合重布线结构。形成混合重布线结构包括：将第一光子管芯及第二光子管芯嵌入第一介电层中；在所述第一光子管芯、所述第二光子管芯以及所述第一介电层上方形成波导，所述波导光学地耦合所述第一光子管芯及所述第二光子管芯；形成从所述第一光子管芯、所述第二光子管芯以及所述第一介电层延伸的多个导电构件；以及在所述多个导电构件、所述波导、所述第一光子管芯以及所述第二光子管芯上方沉积第二介电层。半导体装置的形成方法包括：将第一集成电路管芯附接到所述混合重布线结构的第一侧，所述第一集成电路管芯通过所述多个导电构件电性耦合到所述第一光子管芯；以及将第二集成电路管芯附接到所述混合重布线结构的所述第一侧，所述第二集成电路管芯通过所述多个导电构件电性耦合到所述第二光子管芯。
附图说明
根据结合附图阅读的以下详细描述最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1是根据一些实施例的混合封装组件的俯视示意图。
图2是根据一些实施例的集成电路封装体的横截面视图。
图3是根据一些实施例的电子管芯的横截面视图。
图4是根据一些实施例的光子管芯的横截面视图。
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24以及图25是在根据一些实施例的用于形成混合封装组件的工艺期间的中间步骤的横截面视图。
图26是根据一些实施例的混合封装组件的横截面视图。
图27示出根据一些其它实施例的包含混合封装组件的系统。
图28示出根据一些其它实施例的包含混合封装组件的系统。
[符号的说明]
11、26：区域；
100：混合封装组件；
100A：第一封装区域；
102：集成电路封装体；
104：混合重布线结构；
106：电子管芯；
108、108A、108B：外部连接件；
110、110A、110B、224、228、232、236：金属化图案；
112：光子管芯；
114：波导；
114A：平直部分；
114B：倾斜部分；
118：逻辑管芯；
120：存储器装置；
122：重布线结构；
124：连接件；
126、254：包封体；
128、132、244：衬底；
130、134：管芯连接件；
136：光学输入/输出端口；
202：载体衬底；
203：释放层；
204、218、222、226、230、234、238：介电层；
206、256：开口；
208、212：波导包覆层；
210：波导芯层；
214、220：导线；
214A：第一子组；
214B：第二子组；
216、248：导通孔；
240、252A、252B：凸块下金属；
242、258：导电连接件；
246：衬底芯；
248A：导电材料；
248B：填充材料；
250A、250B：重布线结构；
253A、253B：焊料抗蚀剂；
260：底填充料；
300：封装衬底；
302：接合衬垫；
D1、D2、D3：距离；
T1、T2、T3：厚度；
θ1：锐角。
具体实施方式
以下公开内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些特定实例只是实例且不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复附图标记和/或字母。此重复是出于简单和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，可在本文中使用如“在...下面(beneath)”、“在...下方(below)”、“下部(lower)”、“在...上方(above)”、“上部(upper)”等空间相对术语，以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
根据一些实施例，混合封装组件形成为具有电子集成电路管芯和光子集成电路管芯。混合封装组件具有混合重布线结构，所述混合重布线结构将电子管芯电性耦合到光子管芯，且光学耦合光子集成电路管芯。因此，电子集成电路管芯之间的信号路径包含光信号路径和电信号路径。因此，可减少混合重布线结构中的导电构件的量。光子集成电路管芯嵌入混合重布线结构中，进而使得混合重布线结构中的光信号路径更紧密地耦合到光子集成电路管芯。
图1是根据一些实施例的混合(hybrid)封装组件100的俯视示意图。混合封装组件100包含集成电路封装体102、混合重布线结构104以及电子管芯106。集成电路封装体102(下文进一步论述)包含用于形成计算系统的一个或多个集成电路管芯。混合重布线结构104(下文进一步论述)具有用于从集成电路封装体102到外部连接件108进行重布线和/或扇出连接的导电构件和光子构件。具体地说，混合重布线结构104包含金属化图案110、光子管芯112(下文进一步论述)以及波导114(下文进一步论述)。
第一子组金属化图案110A将集成电路封装体102电性耦合到第一子组外部连接件108A。集成电路封装体102与外部连接件108A之间的信号路径是连续电信号路径。第二子组金属化图案110B、光子管芯112以及波导114将集成电路封装体102光学且电性地耦合到第二子组外部连接件108B。金属化图案110B将光子管芯112电性地连接到集成电路封装体102和外部连接件108B。光子管芯112在波导114上进行光学通信。电子管芯106(下文进一步论述)将光子管芯112介接到集成电路封装体102，且还将光子管芯112介接到外部连接件108B。集成电路封装体102与外部连接件108B之间的信号路径是非连续电性和光信号路径。具体地说，集成电路封装体102与外部连接件108B之间的信号路径包含光子管芯112之间的光信号路径(例如在波导114上)以及往返行进于光信号路径的电信号路径。
根据一些实施例，金属化图案110、光子管芯112以及波导114是混合重布线结构104的部分。金属化图案110、光子管芯112以及波导114嵌入混合重布线结构104的绝缘构件中，且光子管芯112接近集成电路封装体102和外部连接件108B设置。金属化图案110A用于短型连结，如具有在约0.5毫米到约5毫米范围内的长度的连结。金属化图案110B和波导114用于长型连结，如具有在约1毫米到约150毫米范围内的长度的连结。使用光子构件进行长型连结可避免或减少插入损耗(insertion loss)和/或连结上的串扰(cross-talk)。具体地说，当混合封装组件100是大型封装体(如大于60毫米乘60毫米正方形的封装体)时，串行通信(serial communication)可能使插入损耗和/或串扰恶化。利用串行通信的大型封装体可适用于需要高数据传输速率和低延迟的高性能计算(high performance computing；HPC)应用，如高级网络、数据中心、人工智能(artificial intelligence；AI)以及类似物。通过减少插入损耗和/或串扰，可进一步提升串行通信的数据传送速率。此外，光子构件的使用减少了混合重布线结构104中所形成的导电构件的总量。可减少信号路由的量，进而增加混合封装组件100的制造产率。
图2是根据一些实施例的集成电路封装体102的横截面视图。集成电路封装体102包含用于形成计算系统的一个或多个集成电路管芯。在所示实施例中，集成电路封装体102包含逻辑管芯118、存储器装置120以及电子管芯106。逻辑管芯118可以是例如中央处理单元(central processing unit；CPU)、图形处理单元(graphics processing unit；GPU)、系统芯片(system-on-a-chip；SoC)、应用处理器(application processor；AP)、微处理器或类似物。逻辑管芯118可包括衬底，具有形成于衬底的有源表面处的有源装置；以及衬底上的互连结构，用于将有源装置互连以形成集成电路。存储器装置120可以是例如动态随机存取存储器(dynamic random access memory；DRAM)管芯、静态随机存取存储器(staticrandom access memory；SRAM)管芯、混合存储立方体(hybrid memory cube；HMC)装置、高带宽存储器(high bandwidth memory；HBM)装置或类似物。存储器装置120可包括多个衬底，具有有源装置；以及衬底上的多个互连结构，用于将有源装置互连以形成集成电路。电子管芯106将逻辑管芯118电性介接到混合重布线结构104的多个光子管芯112中的一个或多个。逻辑管芯118、存储器装置120以及电子管芯106附接到重布线结构122且由所述重布线结构122互连。重布线结构122可以是例如中介物(interposer)或类似物，且具有用于外部连接的连接件124。可在重布线结构122上以及逻辑管芯118、存储器装置120以及电子管芯106周围形成包封体126，进而保护集成电路封装体102的多种组件。
图3是根据一些实施例的电子管芯106的横截面视图。电子管芯106各自包含衬底128和管芯连接件130(图2中未示出)。装置在衬底128的表面处形成。装置可包含需要将逻辑管芯118与光子管芯112介接的电子电路，以及需要将光子管芯112与外部连接件108B(见图1)介接的电子电路。举例来说，电子管芯106可包含控制器、CMOS驱动器、跨阻抗放大器(transimpedance amplifier)以及类似物。电子管芯106根据从逻辑管芯118接收到的电信号(数字(digital)或类比(analog))来控制光子管芯112的高频信令。电子管芯106可以是电子集成电路(electronic integrated circuit；EIC)。管芯连接件130耦合到衬底128的装置，且用于电性连接到逻辑管芯118和/或外部连接件108B(见图1)。
图4是根据一些实施例的光子管芯112的横截面视图。光子管芯112发射并接收光信号。具体地说，光子管芯112将电信号转换成光信号以沿波导114进行传输，且将来自波导114的光信号转换成电信号。因此，光子管芯112负责光信号向/从波导114的输入/输出(input/output；I/O)。光子管芯112可以是光子集成电路(photonic integrated circuit；PIC)。光子管芯112包含衬底132，衬底132具有形成于其中/其上的信号传输装置。光子管芯112更包含管芯连接件134，用于电性连接到电子管芯106；以及光学I/O端口136，用于光学连接到波导114。
图5到图25是在根据一些实施例的用于形成混合封装组件100的工艺期间的中间步骤的横截面视图。图5到图16示出混合重布线结构104(见图16)的形成。混合重布线结构104包含介电层、导电构件以及光子构件。导电构件可包含金属化图案(其也可称作重布线层或重布线线路)和凸块下金属(under-bump metallurgie；UBM)。在混合重布线结构104的形成期间，将光子管芯112嵌入混合重布线结构104中，且在光子管芯112之间形成波导114，进而减少混合重布线结构104中的长型迹线的量。虽然示出了一对光子管芯112和单个波导114的形成，但应了解，混合重布线结构104可包含任何数量的光子管芯112和波导114。图17到图25示出来自混合重布线结构104(见图25)的混合封装组件100的形成。混合封装组件100包含由混合重布线结构104的导电构件和光子构件两者互连的多个集成电路管芯。
混合封装组件100形成为重建晶片的部分。示出了重建晶片的第一封装区域100A。应了解，多个封装区域可形成于重建晶片中，且混合封装组件100形成于封装区域中的每一个中。
在图5中，设置载体衬底202，且在载体衬底202上形成释放层203。载体衬底202可以是玻璃载体衬底、陶瓷载体衬底或类似物。载体衬底202可以是晶片，以使得可同时在载体衬底202上形成多个封装体。释放层203可由聚合物类材料形成，所述材料可与载体衬底202一起从将在后续步骤中形成的上覆结构去除。在一些实施例中，释放层203是环氧树脂类热释放材料，所述材料在加热时失去其粘合特性，例如光热转换(light-to-heat-conversion；LTHC)释放涂层。在其它实施例中，释放层203可以是紫外线(ultra-violet；UV)胶，其在暴露于UV光下时损失其粘合特性。释放层203可分配为液体并固化，可以是层压到载体衬底202上的层压膜，或可以是类似物。释放层203的顶部表面可以是水平的，且可具有高平面度。随后将一对光子管芯112放置在释放层203上。光子管芯112可通过例如取放(pick-and-place)工艺来放置。
在图6中，在载体衬底202和光子管芯112上方形成介电层204。介电层204可以是光敏聚合物，如聚苯并恶唑(polybenzoxazole；PBO)、聚酰亚胺、苯并环丁烯(benzocyclobutene；BCB)或类似物；氮化物，如氮化硅或类似物；氧化物，如氧化硅、磷硅玻璃(phosphosilicate glass；PSG)、硼硅玻璃(borosilicate glass；BSG)、硼掺杂磷硅玻璃(boron-doped phosphosilicate glass；BPSG)或类似物；类似物；或其组合。介电层204可例如通过旋涂、层压(lamination)、化学气相沉积(chemical vapor deposition；CVD)或类似操作而形成。
在图7中，对介电层204进行图案化。所述图案化形成暴露光子管芯112的开口206。所述图案化可通过可接受的工艺来进行，如在介电层204是光敏材料时通过使介电层204暴露于光下，或通过使用例如各向异性蚀刻的蚀刻来进行。如果介电层204是光敏材料，那么便可在暴露之后使介电层204显影。
在图8中，在介电层204的部分上方且在开口206中形成波导包覆层208。波导包覆层208将成为波导114(见图10)的部分，所述波导114光学耦合所述一对光子管芯112。波导包覆层208实体耦合光子管芯112的衬底132(见图4)。波导包覆层208还可覆盖光子管芯112的光学I/O端口136的部分(见图4)，但大部分光学I/O端口136保持暴露于波导包覆层208。此外，在波导包覆层208形成之后，光子管芯112的管芯连接件134(见图4)保持暴露。
波导包覆层208可由适用于光学器件的聚合物形成，如塑料或层压物。适用于光学器件的聚合物的实施例包含丙烯酸酯(acrylates)(例如POLYGUIDETM)、卤化丙烯酸酯(halogenated acrylates)、氘化聚硅氧烷(deuterated polysiloxane)、氟化聚酰亚胺(fluorinated polyimides)(例如UltradelTM)、聚醚酰亚胺(polyetherimide)(例如UltemTM)、全氟环丁烷(perfluorocyclobutane)、苯并环丁烯(benzocyclobutene)、全氟乙烯基醚环聚合物(perfluorovinyl ether cyclopolymers)、四氟乙烯和全氟乙烯基醚共聚物(tetrafluoroethylene and perfluorovinyl ether copolymers)(例如TeflonTM AF)、聚碳酸酯(polycarbonates)(例如BeamBoxTM)、氟化聚(伸芳基醚硫化物)(fluorinatedpoly(arylene ether sulfide)、无机聚合物玻璃、聚(甲基丙烯酸甲酯)共聚物(poly(methyl methacrylate)copolymers)、含有CLD-1发色团(chromophore)的聚碳酸酯、含有FTC发色团的聚碳酸酯以及含有CLD-1发色团的聚(甲基丙烯酸甲酯)。在一些实施例中，波导包覆层208在所要位置中选择性形成。举例来说，波导材料可通过模板印刷(stencilprinting)而形成。在一些实施例中，波导包覆层208通过以下操作而形成：形成波导材料的共形层(conformal layer)，以及随后对所述层进行蚀刻以使得波导材料保持在所要位置中。举例来说，波导材料可通过旋涂、层压、化学气相沉积(chemical vapor deposition；CVD)或类似操作而形成，且可随后利用可接受的光刻和蚀刻技术进行图案化。
在图9中，在波导包覆层208上方且在开口206中形成波导芯层210。波导芯层210将成为波导114(见图10)的部分，所述波导114光学耦合所述对光子管芯112。波导芯层210实体耦合光子管芯112的光学I/O端口136(见图4)。波导芯层210可由波导包覆层208的候选材料形成，且可通过形成波导包覆层208的候选方法而形成。
在图10中，在波导芯层210上方且在开口206中形成波导包覆层212。波导包覆层212是波导114的部分，所述波导114光学耦合所述对光子管芯112。波导包覆层212实体耦合光子管芯112的衬底132(见图4)。波导包覆层212还可覆盖光子管芯112的光学I/O端口136的部分(见图4)，但大部分光学I/O端口136由波导芯层210覆盖。此外，在波导包覆层212形成之后，光子管芯112的管芯连接件134(见图4)保持暴露。波导包覆层212可由波导包覆层208的候选材料形成，且可通过形成波导包覆层208的候选方法而形成。
在形成之后，波导114包含波导包覆层208和波导包覆层212以及波导芯层210。波导包覆层208与波导包覆层212可由相同材料形成，且相较于波导芯层210由不同材料形成。具体地说，波导包覆层208和波导包覆层212相较于波导芯层210由具有不同折射率的材料形成。在一实施例中，波导芯层210的材料的折射率高于波导包覆层208和波导包覆层212的材料的折射率。举例来说，波导芯层210的材料的折射率可在约1到约2的范围内，且波导包覆层208和波导包覆层212的材料的折射率可在约1到约2的范围内，其中波导芯层210的材料的折射率以在约0.05与约1的范围内的量大于波导包覆层208和波导包覆层212的材料的折射率。因此，波导包覆层208和波导包覆层212具有高内部反射以使得在操作期间将光约束在波导芯层210中。举例来说，波导包覆层208和波导包覆层212可由卤化丙烯基形成，且波导芯层210可由卤化丙烯基形成，其中对所述多个层中的一个或多个进行调整以改变其折射率，如用溴化交联剂进行调整。
图11示出来自图10的区域11的详细视图，其绘示波导114的额外特征。波导包覆层208和波导包覆层212形成为厚度T1，且波导芯层210形成为较大厚度T2。举例来说，厚度T1可在约4微米到约5微米的范围内，且厚度T2可在约6微米到约7微米的范围内。波导包覆层208和波导包覆层212还形成为第一宽度(未示出，垂直于厚度T1)，且波导芯层210形成为较小第二宽度(未示出，垂直于厚度T2)。举例来说，第一宽度可在约8微米到约25微米的范围内，且第二宽度可在约6微米到约7微米的范围内。
此外，波导114包含设置在介电层204的部分上方的平直部分114A和设置在光子管芯112上方的倾斜部分114B。平直部分114A与倾斜部分114B一起形成光传输路径。平直部分114A平行于介电层204的主表面，且倾斜部分114B与介电层204的主表面形成锐角θ1。锐角θ1足够大以确保入射光的充分传输，而又足够小以避免从反射中损失。举例来说，锐角θ1可在约20度到约30度的范围内。
波导114形成为混合重布线结构104的集成部分。值得注意地，波导114在光子管芯112上方，且直接在光子管芯112上形成。换句话说，在波导114与光子管芯112的光学I/O端口136之间可以不存在间隙或空隙。通过使波导芯层210形成为与光子管芯112的光学I/O端口136直接实体接触，光可以更充分地从光子管芯112传输到所得波导114。
在图12中，在介电层204和光子管芯112上形成多个导线214。多个导线214包含介电层204上方的第一子组214A和光子管芯112上方的第二子组214B。导线214的第二子组214B实体且电性地耦合到光子管芯112的管芯连接件134。导线214将光子管芯112耦合，然而，光子管芯112彼此电性隔离，且不通过导线214电性耦合在一起。
作为形成导线214的实例，在介电层204上方形成晶种层。在一些实施例中，晶种层是金属层，其可以是单个层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可使用例如物理气相沉积(physical vapordeposition；PVD)或类似操作而形成。随后在晶种层上形成并图案化光刻胶。光刻胶可通过旋涂或类似操作而形成，且可暴露于光下以进行图案化。光刻胶的图案对应于导线214。所述图案化形成穿过光刻胶的开口以暴露晶种层。随后在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。导电材料可通过镀覆(plating)形成，如电镀(electroplating)或无电式镀覆或类似方法。导电材料可包括金属，如铜、钛、钨、铝或类似物。导电材料与晶种层的底层部分的组合形成导线214。去除光刻胶和晶种层上未形成导电材料的部分。光刻胶可通过可接受的灰化或剥离工艺去除，如使用氧等离子或类似物。一旦将光刻胶去除，便将晶种层的暴露部分去除，如通过使用可接受蚀刻工艺，如通过湿式或干式蚀刻来进行。
在图13中，导通孔216在导线214上形成且从导线延伸。作为形成导通孔216的实例，在导线214、介电层204、波导114以及光子管芯112上方形成晶种层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可使用例如PVD或类似操作而形成。随后在晶种层上形成并图案化光刻胶。光刻胶可通过旋涂或类似操作而形成，且可暴露于光下以进行图案化。光刻胶的图案对应于导通孔216。所述图案化形成穿过光刻胶的开口以暴露晶种层。随后在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。导电材料可通过电镀形成，如电镀或无电式镀覆或类似操作。导电材料可包括金属，如铜、钛、钨、铝或类似物。导电材料与晶种层的底层部分的组合形成导通孔216。去除光刻胶和晶种层上未形成导电材料的部分。光刻胶可通过可接受的灰化或剥离工艺去除，如使用氧等离子或类似物。一旦将光刻胶去除，便将晶种层的暴露部分去除，如通过使用可接受蚀刻工艺，如通过湿式或干式蚀刻来进行。
在图14中，介电层218在多种组件上和周围形成。在形成之后，介电层218包围导通孔216、导线214以及波导114。在一些实施例中，介电层218是包封体，如模制化合物、环氧树脂或类似物，且可通过压缩模塑、传递模塑或类似操作来涂覆。包封体可以液体或半液体形式进行涂覆且随后相继固化。在一些实施例中，介电层218在载体衬底202上方形成以使得将导通孔216掩埋或覆盖，且随后对介电层218执行平坦化工艺以暴露导通孔216。在平坦化工艺之后，介电层218与导通孔216的最顶部表面齐平(例如为平面的)。平坦化工艺可以是例如化学机械抛光(chemical-mechanical polish；CMP)。
在图15中，多个导线220在介电层218和导通孔216的暴露部分上形成。作为形成导线220的实例，晶种层在介电层218和导通孔216的暴露部分上方形成。在一些实施例中，晶种层是金属层，其可以是单个层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可使用例如PVD或类似操作而形成。随后在晶种层上形成并图案化光刻胶。光刻胶可通过旋涂或类似操作而形成，且可暴露于光下以进行图案化。光刻胶的图案对应于导线220。所述图案化形成穿过光刻胶的开口以暴露晶种层。随后在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。导电材料可通过镀覆形成，如电镀或无电式镀覆或类似操作。导电材料可包括金属，如铜、钛、钨、铝或类似物。导电材料与晶种层的底层部分的组合形成导线220。去除光刻胶和晶种层上未形成导电材料的部分。光刻胶可通过可接受的灰化或剥离工艺去除，如使用氧等离子或类似物。一旦将光刻胶去除，便将晶种层的暴露部分去除，如通过使用可接受蚀刻工艺，如通过湿式或干式蚀刻来进行。
当介电层218由包封体形成时，所述介电层可形成为较大厚度T3，如至少13微米的厚度T3。具体地说，包封体提供较大机械支撑，且因此相较于氮化物、氧化物、光敏聚合物或类似物可形成为较大厚度T3。较大厚度T3可允许较大导通孔216以及导线214和导线220的形成。具体地说，当介电层218是包封体时，导通孔216以及导线214和导线220可形成为较长长度和较大宽度。对于一些类型的连接(如电源和/或接地连接)，可能需要具有较长长度和较大宽度的构件。
尽管已描述一种用于形成导通孔216、介电层218以及导线220的工艺，但应了解，可使用其它工艺来形成所述构件。举例来说，当不需要介电层218的较大厚度T3时，介电层218可由不同材料形成。在一些实施例中，介电层218由光敏材料形成，如PBO、聚酰亚胺、BCB或类似物，所述材料可使用光刻掩模来图案化。可随后形成包括对应于导通孔216的通孔部分和对应于导线220的线路部分的单个金属化图案。在此类实施例中，金属化图案的线路部分在介电层218的主表面上且沿主表面延伸，且金属化图案的通孔部分延伸穿过介电层218以实体且电性地耦合导线214。在此类实施例中，在导通孔216与导线220与之间不形成晶种层。
在图16中，重复上文所论述的步骤和工艺以形成介电层222、介电层226、介电层230、介电层234以及介电层238；且形成金属化图案224、金属化图案228、金属化图案232以及金属化图案236。介电层222、介电层226、介电层230、介电层234以及介电层238可由包封体形成，或可由氮化物、氧化物、光敏聚合物或类似物形成。金属化图案224、金属化图案228、金属化图案232以及金属化图案236可各自是具有线路和通孔部分的单个图案，或可具有单独形成的导线和导通孔。混合重布线结构104绘示为具有六个金属化图案层的实例。可分别通过重复或省略上文所论述的步骤和工艺在混合重布线结构104中形成更多或更少介电层和金属化图案。
在所示实施例中，介电层218和介电层226由包封体形成，且介电层222、介电层230、介电层234以及介电层238由氮化物、氧化物、光敏聚合物或类似物形成。举例来说，介电层218和介电层226可包含数据传输线，且介电层222、介电层230、介电层234以及介电层238可包含电源线和接地线。在其它实施例中，介电层218、介电层222、介电层226、介电层230、介电层234以及介电层238可由其它材料的组合形成，且可包含电源线、接地线以及数据传输线的其它配置。
此外，形成UBM 240以用于混合重布线结构104的外部连接。UBM 240具有在介电层238的主表面上且沿主表面延伸的凸块部分，且具有延伸穿过介电层238以实体且电性地耦合金属化图案236的通孔部分。UBM 240可以类似方式且由与金属化图案224、金属化图案228、金属化图案232以及金属化图案236类似的材料形成。在一些实施例中，相较于金属化图案224、金属化图案228、金属化图案232以及金属化图案236，UBM 240具有不同大小。因此，混合重布线结构104的金属化图案110(见图1)包括金属化图案224、金属化图案228、金属化图案232和金属化图案236以及UBM 240。
在图17中，导电连接件242在UBM 240上形成。导电连接件242可以是球栅阵列(ball grid array；BGA)连接件、焊球、金属柱、受控塌陷芯片连接(controlled collapsechip connection；C4)凸块、微凸块、无电镀镍钯浸金技术(electroless nickel-electroless palladium-immersion gold technique；ENEPIG)形成的凸块或类似物。导电连接件242可包含导电材料，如焊料、铜、铝、金、镍、银、钯、锡、类似物或其组合。在一些实施例中，导电连接件242通过蒸镀、电镀、印刷、焊料转移、植球或类似方法初始地形成焊料层而形成。一旦在所述结构上形成焊料层，便可执行回焊以便使材料成形为所要凸块形状。在另一实施例中，导电连接件242包括通过溅镀、印刷、电镀、无电式镀覆、CVD或类似操作形成的金属柱(如铜柱)。金属柱可为无焊料的且具有基本上竖直的侧壁。在一些实施例中，在金属柱的顶部上形成金属顶盖层。金属顶盖层可包含镍、锡、锡铅、金、银、钯、铟、镍钯、金、镍金、类似物或其组合，且可通过镀覆工艺形成。
在图18中，衬底244可附接到混合重布线结构104的第一侧。衬底244可以是例如有机衬底、陶瓷衬底、硅衬底或类似物。导电连接件242用以将衬底244附接到混合重布线结构104。附接衬底244可包含将衬底244放置在导电连接件242上，以及对导电连接件242进行回焊以将衬底244与混合重布线结构104实体且电性地耦合。
在附接到混合重布线结构104之前，可根据适用的制造工艺对衬底244进行处理以在衬底244中形成重布线结构。举例来说，衬底244包含衬底芯246。衬底芯246可由玻璃纤维、树脂、填充剂、其它材料和/或其组合形成。衬底芯246可由有机和/或无机材料形成。在一些实施例中，衬底芯246包含嵌入内部的一个或多个无源组件(未示出)。或者，衬底芯246可包括其它材料或组件。导通孔248形成为延伸穿过衬底芯246。导通孔248包括导电材料248A，如铜、铜合金或其它导体，且在一些实施例中可包含阻挡层、衬里(liner)、晶种层和/或填充材料248B。导通孔248提供从衬底芯246的一侧到衬底芯246的另一侧的竖直电性连接。举例来说，多个导通孔248中的一些耦合于衬底芯246的一侧处的导电构件与衬底芯246的相对侧处的导电构件之间。作为实例，导通孔248的孔洞可使用钻孔工艺、光刻、激光工艺或其它方法来形成，且导通孔248的孔洞随后由导电材料填充。在一些实施例中，导通孔248是中空导通孔，所述通孔具有由绝缘材料填充的中心。重布线结构250A和重布线结构250B在衬底芯246的相对侧上形成。重布线结构250A和重布线结构250B通过导通孔248和扇入/扇出电信号而电性耦合。重布线结构250A和重布线结构250B各自包含介电层和金属化图案。各个对应的金属化图案具有在对应介电层的主表面上且沿主表面延伸的线路部分，且具有延伸穿过对应介电层的通孔部分。重布线结构250A和重布线结构250B各自分别包含用于外部连接的UBM 252A和UBM 252B，以及保护重布线结构250A和重布线结构250B的构件的焊料抗蚀剂253A和焊料抗蚀剂253B。重布线结构250A通过UBM 252A附接到混合重布线结构104。
在图19中，包封体254在多种组件上和多种组件周围形成。在形成之后，包封体254包围衬底244和导电连接件242。包封体254可由模塑化合物、环氧树脂或类似物形成，且可通过压缩模塑、传递模塑或类似方法来涂覆。包封体254可以液体或半液体形式进行涂覆且随后相继固化。包封体254可在载体衬底202上方形成以使得将衬底244掩埋或覆盖。
在图20中，随后对包封体254执行平坦化工艺以暴露衬底244的UBM252B。在平坦化工艺之后，包封体254与UBM 252B的最顶部表面齐平(例如为平面的)。平坦化工艺可以是例如CMP。
虽然混合封装组件100示出为包含衬底244和包封体254，但应了解，这些构件是选择性的。在其它实施例(下文论述)中，省略这些构件。
在平坦化工艺之后，执行载体衬底去接合(de-bonding)以将载体衬底202从混合重布线结构104(例如从介电层204)拆离(或“去接合”)。根据一些实施例，去接合包含在释放层203上投射光(如激光或UV光)以使得释放层203在光的热量下分解，且可去除载体衬底202。随后将所述结构翻转且置于胶带上。
在图21中，多个开口256在介电层204中形成，从而暴露导线214。多个开口256暴露导线214的第一子组214A。开口256可通过钻孔工艺形成，如激光钻孔、机械钻孔或类似工艺。
在图22中，导电连接件258在开口256中形成，耦合到暴露的导线214。导电连接件258可以是球栅阵列(BGA)连接件、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块或类似物。导电连接件258可包含导电材料，如焊料、铜、铝、金、镍、银、钯、锡、类似物或其组合。在一些实施例中，导电连接件258通过蒸镀、电镀、印刷、焊料转移、植球或类似操作在开口256中初始地形成可回焊材料层而形成。一旦已在开口256中形成可回焊材料层，便可执行回焊以便使材料成形为所要凸块形状。
在图23中，通过切割道(scribe line)区域(例如在第一封装区域100A周围)锯割来执行工艺。所述锯割将第一封装区域100A从邻近封装区域单体化。所得单体化组件来自第一封装区域100A。
在图24中，集成电路封装体102附接到混合重布线结构104的第二侧，与衬底244相对。导电连接件258用以将集成电路封装体102的连接件124附接到混合重布线结构104的导线214。附接集成电路封装体102可包含将集成电路封装体102放置在导电连接件258上，以及对导电连接件258进行回焊以实体且电性地耦合集成电路封装体102与混合重布线结构104。集成电路封装体102包含用于与逻辑管芯118介接的第一个电子管芯106。集成电路封装体102邻近于第一个光子管芯112附接且电性耦合到所述第一个光子管芯112。举例来说，导线214可将集成电路封装体102电性耦合到第一个光子管芯112。
此外，第二个电子管芯106附接到混合重布线结构104的第二侧，与衬底244相对。导电连接件258还用以将第二个电子管芯106的管芯连接件130附接到混合重布线结构104的导线214。附接第二个电子管芯106可包含将第二个电子管芯106放置在导电连接件258上，以及对导电连接件258进行回焊以实体且电性地耦合第二个电子管芯106与混合重布线结构104。第二个电子管芯106邻近于第二个光子管芯112附接且电性耦合到第二个光子管芯112。举例来说，导线214可将第二个电子管芯106电性耦合到第二个光子管芯112。
在一些实施例中，底填充料260形成为包围导电连接件258。底填充料260可减小应力且保护由对导电连接件258的回焊产生的接合部。底填充料可在附接集成电路封装体102和第二个电子管芯106之后通过毛细流动工艺形成，或可在附接第二集成电路封装体102和第二个电子管芯106之前通过合适的沉积方法形成。
在图25中，外部连接件108在UBM 252B上形成。外部连接件108可以是球栅阵列(BGA)连接件、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块或类似物。外部连接件108可包含导电材料，如焊料、铜、铝、金、镍、银、钯、锡、类似物或其组合。在一些实施例中，外部连接件108通过蒸镀、电镀、印刷、焊料转移、植球或类似操作在UBM 252B上初始地形成可回焊材料层而形成。一旦已在UBM 252B上形成可回焊材料层，便可执行回焊以便使材料成形为所要凸块形状。
图26示出来自图25的区域26的详细视图，其绘示混合封装组件100的额外特征。集成电路封装体102邻近于第一个光子管芯112附接。举例来说，集成电路封装体102设置为与第一个光子管芯112相隔距离D1，所述距离D1可在约0.5毫米到约5毫米的范围内。电子管芯106邻近于第二个光子管芯112附接。举例来说，电子管芯106设置为与第二个光子管芯112相隔距离D2，所述距离D2可在约0.5毫米到约5毫米的范围内。多个光子管芯112间隔距离D3，所述距离D3可在约1毫米到约150毫米的范围内。距离D3大于距离D1和距离D2。
图27示出根据一些实施例的包含混合封装组件100的系统。在此实施例中，使用外部连接件108将混合封装组件100安装到封装衬底300。封装衬底300可由半导体材料制成，如硅、锗、钻石或类似物。或者，也可以使用化合物材料，如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、这些化合物材料的组合以及类似物。另外，封装衬底300可以是SOI衬底。一般来说，SOI衬底包含如外延硅、锗、硅锗、SOI、SGOI或其组合的半导体材料层。在一个替代实施例中，封装衬底300基于绝缘芯，如玻璃纤维增强的树脂芯。一种实例芯材料是玻璃纤维树脂，如FR4。芯材料的替代方案包含双马来酰亚胺-三嗪BT树脂(bismaleimide-triazine BT resin)，或替代地其它PCB材料或膜。如ABF的积聚膜或其它层压物可用于封装衬底300。
封装衬底300可包含有源装置和无源装置(未绘示)。如本领域的普通技术人员将认识到，可使用如晶体管、电容器、电阻器、这些装置的组合以及类似物的广泛多种装置来生成对装置堆叠的设计的结构性和功能性要求。所述装置可使用任何合适的方法来形成。
封装衬底300还可包含金属化层和通孔(未示出)以及在金属化层和通孔上方的接合衬垫302。金属化层可在有源装置和无源装置上方形成，且设计成连接多种装置以形成功能电路。金属化层可由介电(例如低k介电材料)与导电材料(例如铜)的交替层形成，且具有使导电材料层互连的通孔，且可通过任何合适的工艺(如沉积、镶嵌、双重镶嵌或类似者)形成。在一些实施例中，封装衬底300基本上不含有源装置和无源装置。
在一些实施例中，对外部连接件108进行回焊以将混合封装组件100附接到接合衬垫302。外部连接件108将封装衬底300(包含封装衬底300中的金属化层)电性且/或实体地耦合到混合封装组件100。在一些实施例中，无源装置(例如表面安装装置(surface mountdevice；SMD)，未示出)可在安装于封装衬底300上之前附接到混合封装组件100(例如接合到接合衬垫302)。在此类实施例中，无源装置可与外部连接件108接合到混合封装组件100的相同表面。
在将混合封装组件100附接到封装衬底300之后所剩余的环氧树脂焊剂的环氧部分中的至少一些与外部连接件108进行回焊之前，外部连接件108可具有形成于其上的环氧树脂焊剂(未示出)。此剩余环氧部分可充当底填充料以减小应力且保护对外部连接件108进行回焊所产生的接合部。在一些实施例中，底填充料(未绘示)可在混合封装组件100与封装衬底300之间且包围外部连接件108形成。底填充料可在附接混合封装组件100之后通过毛细流动工艺形成，或可在附接混合封装组件100之前通过合适的沉积方法形成。
图28示出根据一些其它实施例的包含混合封装组件100的系统。在此实施例中，省略衬底244和包封体254。替代地，使用充当外部连接件108的导电连接件242将混合封装组件100安装到封装衬底300。
还可包含其它特征和工艺。举例来说，可包含测试结构以辅助对3D封装体或3DIC装置的校验测试。测试结构可包含例如形成于重布线层中或衬底上的测试衬垫，所述衬底允许对3D封装体或3DIC的测试、探针和/或探针卡的使用以及类似操作。可对中间结构以及最终结构执行校验测试。另外，本文中所公开的结构和方法可与并有已知良好管芯的中间校验的测试方法结合使用以增加良率并降低成本。
实施例可实现优势。使用波导114来进行长信号连结可避免或减少插入损耗和/或连结上的串扰。因而可增大数据传输速率，且因而可减少延迟。此外，光子构件的使用减少了混合重布线结构104中所形成的导电构件的总量。可减少信号路由的量，进而增加混合封装组件100的制造产率。通过将光子管芯112嵌入混合重布线结构104中，波导114可直接在光子管芯112上形成且耦合到所述光子管芯，以使得波导114与光子管芯112的光学I/O端口136实体接触。因此，光可以更充分地从光子管芯112传输到所得波导114。
在一实施例中，一种半导体装置包含：第一集成电路管芯；第二集成电路管芯；以及混合重布线结构，包含：第一光子管芯；第二光子管芯；第一介电层，侧向包围第一光子管芯和第二光子管芯，第一集成电路管芯和第二集成电路管芯邻近第一介电层的第一侧设置；多个导电构件，穿过第一介电层且沿第一介电层的主表面延伸，所述多个导电构件将第一光子管芯电性耦合到第一集成电路管芯，所述导多个电构件将第二光子管芯电性耦合到第二集成电路管芯；第二介电层，邻近第一介电层的第二侧设置；以及波导，设置在第一介电层与第二介电层之间，所述波导将第一光子管芯光学耦合到第二光子管芯。
在所述装置的一些实施例中，波导包含：芯层，包含具有第一折射率的第一材料；以及多个包覆层，围绕所述芯层，所述多个包覆层包含具有第二折射率的第二材料，第二折射率小于第一折射率。在所述装置的一些实施例中，第一介电层包含光敏聚合物，且第二介电层包含模塑化合物。在装置的一些实施例中，混合重布线结构更包含：多个导通孔，延伸穿过第二介电层以电性耦合多个导电构件；以及多个导线，沿第二介电层的主表面延伸，多个导线包含接触多个导通孔的多个晶种层。在装置的一些实施例中，第一介电层包含光敏聚合物，且第二介电层包含光敏聚合物。在装置的一些实施例中，混合重布线结构更包含：金属化图案，具有延伸穿过第二介电层的第一部分和沿第二介电层的主表面延伸的第二部分，在金属化图案的第一部分与第二部分之间不设置晶种层。在装置的一些实施例中，多个导电构件包含：多个导线，设置在第一介电层与第二介电层之间；以及多个焊料连接件，从第一介电层的第一侧延伸到第一介电层的第二侧，多个焊料连接件将多个导线电性耦合到第一集成电路管芯和第二集成电路管芯。在一些实施例中，装置更包含：集成电路封装体，包含：电子重布线结构，所述电子重布线结构实体且电性地耦合到多个焊料连接件，第一集成电路管芯是第一电子管芯，第一电子管芯设置在电子重布线结构上，第二集成电路管芯是第二电子管芯，第一电子管芯与第二电子管芯通过混合重布线结构而光学且电性地耦合在一起。在一些实施例中，装置更包含：有机衬底，实体且电性地耦合到混合重布线结构。在装置的一些实施例中，波导具有沿第一介电层的主表面延伸的平直部分和至少部分地延伸到第一介电层中的倾斜部分，所述平直部分平行于第一介电层的主表面，所述倾斜部分与第一介电层的主表面形成锐角，所述锐角在20度到30度的范围内。
在一实施例中，一种半导体装置的形成方法包含：将第一光子管芯和第二光子管芯附接到载体衬底；在第一光子管芯和第二光子管芯上方和周围沉积第一介电层；对第一介电层图案化出第一开口及第二开口，其中第一开口暴露第一光子管芯且第二开口暴露第二光子管芯；以及在第一开口中、在第二开口中且在第一介电层的第一侧上方形成第一波导包覆层；在第一波导包覆层上方形成波导芯层；以及在波导芯层上方形成第二波导包覆层；以及镀覆来自第一光子管芯、第二光子管芯以及第一介电层的第一侧的多个第一导线。
在一些实施例中，方法更包含：对第一介电层图案化出多个第三开口，其中多个第三开口暴露多个第一导线；在多个第三开口中形成多个导电连接件；将第一集成电路管芯附接到多个导电连接件的第一子组，第一集成电路管芯通过多个第一导线电性耦合到第一光子管芯；以及将第二集成电路管芯附接到多个导电连接件的第二子组，第二集成电路管芯通过多个第一导线电性耦合到第二光子管芯。在一些实施例中，方法更包含：镀覆来自第一导线的多个导通孔；在多个第一导线上方和多个导通孔周围沉积第二介电层；以及镀覆来自第二介电层的多个第二导电线，多个第二导电线实体且电性地耦合多个导通孔。在一些实施例中，方法更包含：在多个第一导线上方沉积第二介电层；以及形成金属化图案，金属化图案具有沿第二介电层的主表面延伸的多个线路部分和延伸穿过第二介电层以耦合多个第一导线的多个通孔部分。在方法的一些实施例中，形成第一波导包覆层包含在第一介电层上方、在第一开口中且在第二开口中印刷第一波导材料；形成波导芯层包含在第一波导包覆层上方印刷第二波导材料；且第二波导材料的折射率高于第一波导材料的折射率。在方法的一些实施例中，形成第一波导包覆层包含在第一介电层上方沉积第一波导材料以及对第一波导材料进行蚀刻以形成第一波导包覆层，形成波导芯层包含在第一波导包覆层上方沉积第二波导材料以及对第二波导材料进行蚀刻以形成第波导芯层，且第二波导材料的折射率高于第一波导材料的折射率。
在一实施例中，一种半导体装置的形成方法包含：形成混合重布线结构，包含：将第一光子管芯和第二光子管芯嵌入第一介电层中；在第一光子管芯、第二光子管芯以及第一介电层上方形成波导，所述波导光学耦合第一光子管芯和第二光子管芯；形成从第一光子管芯、第二光子管芯以及第一介电层延伸的多个导电构件；以及在多个导电构件、波导、第一光子管芯以及第二光子管芯上方沉积第二介电层；将第一集成电路管芯附接到混合重布线结构的第一侧，所述第一集成电路管芯通过多个导电构件电性耦合到第一光子管芯；以及将第二集成电路管芯附接到混合重布线结构的第一侧，所述第二集成电路管芯通过多个导电构件电性耦合到第二光子管芯。
在一些实施例中，方法更包含：将有机衬底附接到混合重布线结构的第二侧，有机衬底包含电性耦合混合重布线结构的多个导电构件的重布线结构。在一些实施例中，方法更包含：用包封体包封有机衬底；以及将混合重布线结构、有机衬底以及包封体单体化。在所述方法的一些实施例中，第一集成电路管芯设置为与第一光子管芯相隔第一距离，第二集成电路管芯设置为与第二光子管芯相隔第二距离，第一光子管芯设置为与第二光子管芯相隔第三距离，且第三距离大于第一距离和第二距离。
前文概述若干实施例的特征以使得本领域的技术人员可以更好地理解本公开的各方面。本领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于实施本文中所介绍的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，此类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。

Claims (1)

1.一种半导体装置，包括：
第一集成电路管芯；
第二集成电路管芯；以及
混合重布线结构，包括：
第一光子管芯；
第二光子管芯；
第一介电层，侧向包围所述第一光子管芯及所述第二光子管芯，所述第一集成电路管芯及所述第二集成电路管芯邻近所述第一介电层的第一侧设置；
多个导电构件，穿过所述第一介电层且沿所述第一介电层的主表面延伸，所述多个导电构件将所述第一光子管芯电性耦合到所述第一集成电路管芯，所述多个导电构件将所述第二光子管芯电性耦合到所述第二集成电路管芯；
第二介电层，邻近所述第一介电层的第二侧设置；以及
波导，设置在所述第一介电层与所述第二介电层之间，所述波导将所述第一光子管芯光学耦合到所述第二光子管芯。
CN201910822035.6A 2019-06-14 2019-09-02 半导体装置 Pending CN112086444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/441,430 US10937736B2 (en) 2019-06-14 2019-06-14 Hybrid integrated circuit package and method
US16/441,430 2019-06-14

Publications (1)

Publication Number Publication Date
CN112086444A true CN112086444A (zh) 2020-12-15

Family

ID=73734300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910822035.6A Pending CN112086444A (zh) 2019-06-14 2019-09-02 半导体装置

Country Status (3)

Country Link
US (1) US10937736B2 (zh)
CN (1) CN112086444A (zh)
TW (1) TW202046396A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114063229A (zh) * 2021-09-30 2022-02-18 上海曦智科技有限公司 半导体装置
CN114994831A (zh) * 2021-05-14 2022-09-02 台湾积体电路制造股份有限公司 硅光子结构及其制造方法及晶片级系统
WO2024077908A1 (zh) * 2022-10-09 2024-04-18 深南电路股份有限公司 一种光电共封装结构及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11493713B1 (en) 2018-09-19 2022-11-08 Psiquantum, Corp. Photonic quantum computer assembly having dies with specific contact configuration and matched CTE
US11215753B2 (en) 2020-02-27 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US20220404568A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Package with optical waveguide in a glass core
US20230093258A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Glass patch integration into an electronic device package

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
US20100187694A1 (en) * 2009-01-28 2010-07-29 Chen-Hua Yu Through-Silicon Via Sidewall Isolation Structure
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9324698B2 (en) * 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) * 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
US10032725B2 (en) * 2015-02-26 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
TWI618462B (zh) * 2015-04-13 2018-03-11 以介電質直接貼件之內埋電子元件電路板製造方法
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9842788B2 (en) * 2015-12-31 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
US10685911B2 (en) * 2016-06-30 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10529666B2 (en) * 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10157888B1 (en) * 2017-06-20 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10679947B2 (en) * 2017-11-21 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and manufacturing method thereof
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US10535622B2 (en) * 2017-12-07 2020-01-14 Dyi-chung Hu Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
US10770414B2 (en) * 2018-06-25 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having multiple dielectric waveguide channels and method for forming semiconductor structure
US10333623B1 (en) * 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US10796990B2 (en) * 2018-09-19 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure, package structure, and manufacturing method thereof
US10797031B2 (en) * 2018-09-20 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US10825773B2 (en) * 2018-09-27 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with reinforcement structures in a redistribution circuit structure and method of manufacturing the same
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
US10658258B1 (en) * 2019-02-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and method of forming the same
US10818640B1 (en) * 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
US10798320B1 (en) * 2019-06-27 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor, comparator circuit and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994831A (zh) * 2021-05-14 2022-09-02 台湾积体电路制造股份有限公司 硅光子结构及其制造方法及晶片级系统
CN114063229A (zh) * 2021-09-30 2022-02-18 上海曦智科技有限公司 半导体装置
CN114063229B (zh) * 2021-09-30 2023-06-16 上海曦智科技有限公司 半导体装置
WO2024077908A1 (zh) * 2022-10-09 2024-04-18 深南电路股份有限公司 一种光电共封装结构及其制作方法

Also Published As

Publication number Publication date
TW202046396A (zh) 2020-12-16
US20200395302A1 (en) 2020-12-17
US10937736B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
US10937736B2 (en) Hybrid integrated circuit package and method
KR102397032B1 (ko) 반도체 디바이스 및 제조 방법
US11605621B2 (en) Hybrid integrated circuit package and method
US11417698B2 (en) Semiconductor package and method of forming the same
US11841541B2 (en) Package assembly and manufacturing method thereof
TW202002052A (zh) 半導體裝置及其形成方法
US11935837B2 (en) Photonics integrated circuit package
US20220328552A1 (en) Semiconductor package and method of forming the same
KR102386542B1 (ko) 반도체 장치 및 제조 방법
CN112864119A (zh) 集成电路封装件及其形成方法
US11747563B2 (en) Photonic semiconductor device and method of manufacture
US20240061195A1 (en) Package assembly and manufacturing method thereof
US11961814B2 (en) Integrated circuit package and method
US20240077669A1 (en) Integrated circuit package and method of forming same
US11953740B2 (en) Package structure
US20240077670A1 (en) Optical interposer structure and method
CN117497516A (zh) 高密度光电集成的三维封装结构及其制作方法
CN117203562A (zh) 集成光子集成电路的扇出模块
CN113053759A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201215

WD01 Invention patent application deemed withdrawn after publication