CN114994831A - 硅光子结构及其制造方法及晶片级系统 - Google Patents

硅光子结构及其制造方法及晶片级系统 Download PDF

Info

Publication number
CN114994831A
CN114994831A CN202110786160.3A CN202110786160A CN114994831A CN 114994831 A CN114994831 A CN 114994831A CN 202110786160 A CN202110786160 A CN 202110786160A CN 114994831 A CN114994831 A CN 114994831A
Authority
CN
China
Prior art keywords
polymer
layer
integrated circuit
photonic
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110786160.3A
Other languages
English (en)
Inventor
陈又豪
李惠宇
翁崇铭
管瑞丰
吴建德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114994831A publication Critical patent/CN114994831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明实施例公开用于硅光子(SiPh)结构的装置和方法，硅光子结构包括以下各项的集成：电子集成电路(EIC)；光子集成电路(PIC)，安置在电子集成电路的顶部上；两个或大于两个聚合物波导(PWG)，安置在光子集成电路的顶部上且由包覆聚合物层和芯聚合物层形成；以及集成扇出型重布线(InFO RDL)层，安置在两个或大于两个聚合物波导的顶部上。聚合物波导的操作是基于包覆聚合物和芯聚合物的折射率。通过边缘耦合、反射棱镜以及光栅耦合提供层间光信号耦合。晶片级系统实施硅光子结构管芯且在聚合物波导之间提供管芯间信号光学内连。

Description

硅光子结构及其制造方法及晶片级系统
技术领域
本发明的实施例涉及一种硅光子结构及其制造方法及一种晶片级系统。
背景技术
扇出型晶片级封装可用于为将管芯(或芯片)安放在晶片上提供更集成的解决方案。扇出型晶片级封装是集成电路封装技术，以及标准晶片级封装(wafer-levelpackaging；WLP)解决方案的增强。与常规封装相比，扇出型晶片级封装可提供更小的封装覆盖面积以及改进的热性能和电气性能，且可在不增加管芯大小的情况下允许具有更多数目个触点。在当前解决方案中，WLP技术已演变成建立具有集成扇出型重布线层(integrated fan-out type redistribution layer；InFO RDL)和嵌入在例如有机层压体或硅的晶片材料中的管芯的封装。
扇出的关键部分是重布线层(redistribution layer；RDL)。RDL通常是将封装的一部分电连接到另一部分的铜金属连接线或布线层。RDL取决于用于连接到印刷电路板的引脚或焊料凸块。从成本和空间角度看且由于晶片级封装内的RDL基础架构的电内连的性能，基于传统扇出型重布线层的解决方案可能会受到限制。然而，RDL不是非常适合于支撑提供比由电内连提供的性能更高的性能的光学内连。因此，需要更高效方法以在包含一个或光学集成电路的晶片级封装内提供光学内连。
此背景部分中所公开的信息仅意图为下文所描述的本发明实施例的各种实施例提供上下文，且因此，此背景部分可包含不一定是现有技术信息的信息(即，本领域的普通技术人员已知的信息)。因此，在此背景部分中描述工作的范围内，当前署名的发明人的工作以及在提交时可能没有以其它方式取得现有技术的资格的描述的各方面既不明确也不隐含地被认为是针对本公开的现有技术。
发明内容
在一些实施例中，硅光子结构(SiPh)包括电子集成电路(EIC)、光子集成电路(PIC)、至少一个聚合物波导(PWG)及集成扇出型重布线层(InFO RDL)。光子集成电路安置在所述电子集成电路的顶部上。至少一个聚合物波导安置在所述光子集成电路的顶部上且形成聚合物桥接层，其中至少一个所述聚合物波导中的每一者包括芯层及至少两个包覆层，所述芯层包括第一聚合物，至少两个所述包覆层包括包围所述芯层的第二聚合物。集成扇出型重布线层安置在两个或大于两个聚合物波导的顶部上。
在一些实施例中，晶片级系统包括晶片载体、多个管芯、聚合物波导以及集成扇出型重布线层。多个管芯安置在所述晶片载体上，其中所述多个管芯中的每一个包括至少一个光子集成电路和至少一个电子集成电路。聚合物波导耦合到所述至少一个光子集成电路以提供管芯间光学内连。集成扇出型重布线层安置在所述多个管芯中的每一个的顶部上。所述多个管芯在聚合物波导形成之前接合在所述晶片载体上。
在一些实施例中，使用聚合物波导制造硅光子结构的方法包括以下步骤：利用混合式管芯接合将光子集成电路附接在电子集成电路的顶部上，以形成光子/电子集成电路封装；形成包括至少一个聚合物波导的聚合物波导桥接层，且将所述聚合物波导桥接层安放在所述光子集成电路的顶部上；将至少一个专用集成电路安放在所述光子/电子集成电路封装内；以及在所述聚合物波导桥接层的顶部上形成集成扇出型重布线层。
附图说明
当结合附图阅读时，根据以下详细描述最好地理解本公开的各方面。应注意，各种特征未必按比例绘制。实际上，为了清楚说明起见，可任意地增大或减小各种特征的尺寸和几何结构。
图1A示出根据一些实施例的包括光子集成电路(photonic integrated circuit；PIC)、电子集成电路(electrical integrated circuit；EIC)以及包覆层的硅光子(silicon photonic；SiPh)结构。
图1B示出根据本公开的一些实施例的图1A的SiPh结构，其在包覆层中具有用于第一组通孔的开口。
图1C示出根据本公开的一些实施例的图1B的SiPh结构，其中在包覆聚合物层的第一组通孔中形成薄的镀铜(Cu)层。
图1D示出根据本公开的一些实施例的图1C的SiPh结构，其中第一组通孔填充有包覆聚合物层中的镀铜(Cu)。
图1E示出根据本公开的一些实施例的图1D的SiPh结构，其中形成安置在包覆层的顶部上的芯层。
图1F示出根据本公开的一些实施例的图1E的SiPh结构，其中在芯层中形成第二组通孔且在芯层中的第二组通孔的开口中形成的薄的镀Cu层。
图1G示出根据本公开的一些实施例的图1F的SiPh结构，其中重复图1A到图1D的步骤以形成聚合物波导(polymer waveguide；PWG)。
图1H示出根据本公开的一些实施例的根据图1G的SiPh结构，其中集成接合到玻璃载体的两个ASIC和管芯。
图2A示出根据本公开的一些实施例的根据图1H的SiPH结构，其中形成PWG桥接层。
图2B示出根据本公开的一些实施例的根据图2A的SiPh结构，其中形成安置在PWG桥接层的顶部上的集成扇出型重布线层(InFO RDL)。
图2C到图2D示出根据本公开的一些实施例的边缘耦合的实施例。
图2E、图2F、图2G以及图2H示出根据本公开的一些实施例的层间耦合的实施例。
图2I示出根据本公开的一些实施例的反射棱镜。
图3A示出根据本公开的一些实施例的根据图2B的SiPh结构，其中光纤接口的实施例由光学透镜和SiPh光栅耦合器支撑。
图3B示出根据本公开的一些实施例的根据图2B的SiPh结构，其中光纤接口的另一实施例由光学透镜和SiPh光栅耦合器支撑。
图3C示出根据本公开的一些实施例的根据图2B的SiPh结构，其中光纤耦合到PWG桥接层。
图4A示出根据本公开的一些实施例的修改了电子集成电路的根据图3A的SiPh结构。
图4B示出根据本公开的一些实施例的修改了电子集成电路的根据图3B的SiPh结构。
图4C示出根据本公开的一些实施例的修改了电子集成电路的根据图3C的SiPh结构。
图5示出根据本公开的一些实施例的PWG将PIC连接在晶片载体上的晶片级系统。
图6示出根据本公开的一些实施例的通过使用聚合物波导制造光子/电子IC封装的示范性SiPh结构的示范性方法的流程图。
具体实施方式
下文参考附图描述本公开的各种示范性实施例，以使得本领域的普通技术人员能够制造和使用本公开。如本领域的普通技术人员将显而易见，在阅读本公开之后，可在不脱离本公开的范围的情况下对本文中所描述的实例进行各种改变或修改。因此，本公开不限于本文中所描述和示出的示范性实施例和应用。另外，本文中所公开的方法中的步骤的特定次序和/或层级仅为示范性方法。基于设计偏好，所公开的方法或工艺的步骤的特定次序或层级可在保持在本公开的范围内的情况下重新布置。因此，本领域的普通技术人员将理解，本文中所公开的方法和技术以样品次序呈现各种步骤或动作，且除非另外明确陈述，否则本公开不限于所呈现的特定次序或层级。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
以下公开描述用于实施主题的不同特征的各种示范性实施例。下文描述组件和布置的特定实例以简化本公开。当然，这些组件和布置仅为实例且并不希望为限制性的。举例来说，应理解，当元件称为“连接到”另一元件或“耦合到”另一元件时，其可直接连接到另一元件或耦合到另一元件，或可存在一个或多个介入元件。此外，为易于描述，本文中可使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“底部(bottom)”、“在…下面(underneath)”、“在…之上(above)”、“上部的(upper)”等的空间相对术语来描述如图式中所示出的一个元件或特征与另一元件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作中的不同定向。
根据一些实施例，半导体封装设计包含集成扇出(integrated fan out；InFO)、晶片级系统集成技术平台以及高密度重布线层(Re-Distribution Layer；RDL)。在一些实施例中，包含硅穿孔(through-silicon via，TSV)以用于例如移动式高性能计算等的各种应用的高密度内连和性能。InFO平台为针对特定应用优化的2D和3D提供各种封装方案。
本文中所描述的实施例公开通过使用聚合物波导而集成的光子-电子IC封装的结构和工艺流程。根据各种实施例，利用由聚合物波导提供的光学内连，可在晶片级平台中实现实质上更高的通信性能和更致密的结构。具有聚合物波导的这些实施例可与InFO平台兼容。另外，聚合物波导可支撑晶片级系统中的层间光学耦合。根据各种实施例，用于层间耦合的技术包含凹面/凸块、光栅耦合器以及反射棱镜。
本文中描述了通过使用聚合物波导而集成的PIC封装的示范性实施例。本文中所论述的示范性实施例包含以下硅光子(SiPh)、重布线层(RDL)、硅穿孔(TSV)、光子集成电路(PIC)、聚合物波导、光学折射率以及光刻的主题。下文简要地论述这些主题。
硅光子(SiPh)是硅集成电路与半导体激光器的组合。与传统电子器件相比，硅光子能够在更长距离上实现更快的数据传输。SiPh技术通常使用硅作为光信号传输的介质，且可以是用于制造光子集成电路(PIC)的材料平台。可以亚微米精度将硅图案化成光子组件。SiPh的主要优点包含将光学器件和电子器件集成在同一IC内的潜力，以及其与现有互补金属氧化物半导体(complementary metal-oxide semiconductor；CMOS)工艺在制造方面的兼容性。
光子集成电路(PIC)或集成光路是通常与电子集成电路(EIC)集成的电路。PIC可基于来自EIC的输入而产生光信号，通常在可见光谱或850纳米到1650纳米的近红外线内。与硅为主要材料的电子集成不同，系统光子集成电路已由各种材料系统制造，所述材料系统包含例如铌酸锂的电光晶体、硅上二氧化硅、绝缘体上硅、各种聚合物以及用于制备例如GaAs和InP的半导体激光器的半导体材料。
在集成电路设计中，通孔是绝缘氧化层中的允许不同层之间的导电连接的小开口。硅穿孔(TSV)或芯片穿孔是完全穿过硅晶片或管芯的竖直电连接件。TSV是用作线接合芯片和倒装芯片的替代物以产生3D封装和3D集成电路的高性能内连技术。与诸如层叠式封装的替代物相比，内连线密度和器件密度可显著更高，且连接的长度可减小。
重布线层(RDL)为芯片上的额外金属层，所述额外金属层使得集成电路的输入/输出衬垫在芯片的其它位置可用，以用于在必要时提高对衬垫的接入。当制造集成电路时，其可具有线接合到封装的引脚的一组输入/输出衬垫。重布线层可以是芯片上的额外布线层，所述额外布线层能够从芯片上的不同位置接合出来，从而使芯片到芯片接合更简单。使用RDL的另一实例为用于在管芯周围扩散接触点以使得可施加焊料球，且可扩散安装的热应力。作为金属层，RDL支撑集成电路(IC)芯片上的许多位置之间的电连接。
根据各种实施例，光学透明聚合物波导(PWG)可用于将硅光子器件介接(interfacing)到光纤。传统地，将聚合物波导加工到硅光子晶片上或接合到芯片。聚合物波导通常是可在小外观尺寸上制造成复杂光学路线的光可图案化材料。聚合物波导可包括芯层和包覆层。包覆层的聚合物将与芯层的聚合物不同。根据这种不同，包覆层中的折射率可比芯层低，使得光信号在芯层中传输同时毗邻包覆层(或由包覆层围绕)。包覆层和芯层可具有2微米到10微米的厚度(或宽度)。另外，芯层可呈梯状以便支撑多模式的信号传输。如本文中所论述，“包覆层”等效于“包覆聚合物层”。类似地，术语“芯层”等效于“芯聚合物层”。
在光学器件中，材料的折射率(也称为折射率(refraction index/index ofrefraction))是描述光传播穿过材料的速度的无量纲数。其定义为N＝c/v，其中c是光在真空中的速度，且v是光在介质中的相速度。举例来说，水的折射率为1.333，意指光在水中传播比在真空中慢1.333倍。增加折射率对应于降低光在材料中的速度。典型聚合物具有1.30到1.70的折射率，但对于特定应用通常需要更高的折射率。可基于1.3到2.0的折射率范围来设计聚合物波导。根据各种实施例，聚合物可改性有不同折射率以形成聚合物光波导的不同包覆层/芯结构。
根据各种实施例，光刻可用于图案化PWG的包覆层和芯层的层、图案化通孔的开口、图案化TSV及图案的开口，以将光信号引导到不同位置。利用光刻和光刻胶涂布，凹面/凸块拓扑可形成于包覆聚合物层和芯聚合物层上。
根据一些实施例，图1A示出硅光子(SiPh)结构100，包含：光子集成电路(PIC)102；电子集成电路(EIC)104；以及第一包覆层106A；多个硅穿孔(TSV)108；第一金属接触件110，安置在第一钝化层114A中；第二金属接触件118，安置在第二钝化层114B中；以及第三钝化层116A，安置在第一钝化层114A中且包围第一金属接触件110；以及第四钝化层116B，安置在第二钝化层114B中且包围第二金属接触件118。如图1A中所绘示，EIC 104安置在第一钝化层114A下方，所述第一钝化层114A继而安置在PIC 102下方，所述PIC 102继而安置在边缘耦合器111下方，所述边缘耦合器111继而安置在包覆层106下方。如图1A中所绘示，边缘耦合器111安置在第二钝化层114B的部分之间的PIC 102上方，且将在下文进一步详细论述。
根据各种实施例，包覆层106A和包覆层106B可用作波导的包覆层，且EIC 104和PIC 102可分别为集成光子-电子IC封装提供电子功能和光子功能，如下文进一步详细描述。
在一些实施例中，TSV 108具有在1微米(μm)到3微米范围内的直径。举例来说，在一些实施例中，每一TSV 108具有2微米的直径。虽然图1A仅示出两个TSV 108、两个第一金属结构110以及两个第二金属结构118，但应理解，可在PIC 102中形成任何期望数目个TSV108、第一金属结构110以及第二金属结构118。每一TSV 108将金属结构110中的一个电耦合到金属结构118中的一个。在一些实施例中，TSV 108、金属结构110以及金属结构118可由金形成。TSV 108允许SiPh结构100的不同层中的两个或大于两个中的导电结构之间的导电连接，所述不同层例如但不限于PIC 102、EIC 104以及第一钝化层114A和第二钝化层114B。如下文进一步详细论述，根据各种实施例，在后续工艺步骤之后，TSV 108可促进EIC 104与SiPh结构100的焊料凸块之间的电连接。
在一些实施例中，第一钝化层114A、第二钝化层114B、第三钝化层116A以及第四钝化层116B各自包含氮化硅材料。在一些实施例中，第三钝化层116A和第四钝化层116B中的氮化硅材料的密度小于第一钝化层114A和第二钝化层114B的氮化硅材料的密度。因此，通过分别用第三钝化层116A和第四钝化层116B包围金属结构110和金属结构118中的每一个，可释放邻近于金属结构110和金属结构118的机械应力。
图1B示出根据本公开的一些实施例的在对图1A的SiPh结构100执行其它处理以在第一包覆层106A中形成开口进而提供第一组通孔112和通孔113之后的SiPh结构110。光刻技术可用以将第一包覆层106A中的开口图案化以形成通孔112和通孔113，所述通孔112和通孔113暴露形成于第二钝化层114B中的对应金属结构118。
图1C示出根据本公开的一些实施例的在对图1B的SiPh结构110执行其它处理以分别在第一包覆层106A的通孔112和通孔113的开口中形成金属镀层122和金属镀123的薄层之后的SiPh结构120。在一些实施例中，金属镀层122和金属镀层123包含铜(Cu)金属。如图1C中所绘示，其它处理包含在第一包覆层106A的顶部表面上形成第一图案化光阻(photoresist；PR)层124，以保护一些区免于刻蚀。在刻蚀以暴露通孔112和通孔113之后，执行晶种层溅镀以在通孔112和通孔113的底部表面和侧表面上形成薄的金属镀层。在一些实施例中，接着进行灰化工艺以从经蚀刻晶片去除第一PR涂层124的残余物。
图1D示出根据本公开的一些实施例的在对图1C的SiPh结构120执行其它处理以用第一包覆层106A中的金属镀覆材料(例如，铜)完全填充通孔112和通孔113之后的SiPh结构130。在这个其它处理期间，从第一包覆层106A去除第一PR涂层124，接着再沉积第二PR涂层以分别在通孔112和通孔113上方形成第一PR区126和第二PR区127。
图1E示出根据本公开的一些实施例的在对图1D的SiPh结构130执行其它处理以形成安置在第一包覆层106A的顶部上的芯层107之后的SiPh结构140。如下文进一步详细描述，根据一些实施例，芯层107提供聚合物波导的芯层。为了支撑波导的设计，第一包覆层106A的折射率低于芯层107的折射率。可针对第一包覆层106A和芯层107选择聚合物，以便达成期望折射率关系。在于通孔112和通孔113上方再沉积第二PR涂层的情况下，减少或最小化芯层107与通孔112和通孔113之间的接触。在一些实施例中，可使芯聚合物和/或包覆聚合物改性以改变其相应折射率。在一些实施例中，可通过掺杂有金属离子和/或卤素离子或通过改变聚合物的固化概况(例如，时间、温度等)来修改每一聚合物的折射率。图1F示出根据本公开的一些实施例在对图1E的SiPh结构140执行其它处理以分别在芯层107中形成第二组通孔152和通孔153，且在第二组通孔152和通孔153的开口中的每一个中形成金属镀层142和金属镀层143的薄层之后的SiPh结构150。工艺包含：(1)第三PR涂层145沉积在芯层107的顶部上；(2)刻蚀第二组通孔上方的PR涂层145；接着(3)进行晶种层溅镀以在第二组通孔152和通孔153的开口中涂布金属层142和金属层143的薄层。
图1G示出根据本公开的一些实施例的在对图1F的SiPh结构150执行其它处理以通过重复如上文所论述的图1A到图1D的步骤来形成聚合物波导(PWG)165之后的SiPh结构160。如图1G中所绘示，可以与如上文关于图1A到图1D所描述的形成第一包覆层106A以及通孔112和通孔113相同的方式来形成第二包覆层106B和另一组通孔162和通孔163。通过这种方式，PWG 165分别由芯层107以及第一包覆层106A和第二包覆层106B形成，使得包覆层106A和包覆层106B毗邻(或包围)芯层107在下文中，第一包覆层106A和第二包覆层106B可统称为包覆层106。由于包覆层106中的折射率小于芯层107，因此光信号在由包覆层106引导的同时在芯层107内部传输。如图1G中所绘示，PWG 165具有为电信号提供电连接的多个金属填充通孔112、通孔152、通孔162、通孔113、通孔153、通孔163。有效地，通孔112、通孔152、通孔162、通孔113、通孔153、通孔163提供形成于PWG层之间的PWG穿孔，以提供层间电连接。
在一些实施例中，可基于包覆层106和芯层107两者的1.3到2.0的折射率范围和2微米到10微米的厚度(或宽度)来设计PGW 165。在一些实施例中，芯层107可呈梯状以便支撑多模式的信号传输。如上文所论述，上文所论述的工艺步骤形成PWG 165和穿过PWG 165提供电连接的多个通孔。
图1H示出根据本公开的一些实施例的在对图1G的SiPh结构160执行其它处理以集成管芯接合到玻璃载体174的两个ASIC 175和ASIC 176之后的SiPh结构170。PIC 102和EIC104经由混合接合技术附接到一起，以最小化附接ASIC管芯的厚度以便提高SiPh结构170的产量。然而，附接ASIC管芯的厚度可影响晶片级产量。在一些实施例中，存在称作“取放”的InFO或CoWoS封装工艺，其中机器拾取管芯且将其放置在载体上，接着启动RDL形成、模制等工艺。如果管芯过薄，那么管芯可能在取放工艺期间断裂，因此较厚管芯可提高封装级产量。另外，在一些实施例中，可存在可基于附接ASIC的厚度来影响管芯产量的热考量。有效地，附接ASIC为封装的芯计算块。芯计算块可始终在产生大量热量的重载状态下开启。对于较厚硅，管芯可充当器件层的局部“散热件”且可正面地影响产量。在一些实施例中，可在EIC 104的背侧处添加支撑填充物172。在一些实施例中，支撑填充物172可充当散热器结构以消耗来自EIC 104的热能。根据各种实施例，支撑填充物172可以是Si或Si3N4或SiO2。在一些实施例中，支撑填充物由半透明材料制成，以使得光信号可传输穿过支撑填充物172。在一些实施例中，模制/MCG塑胶可以为PGW 165形成提供支撑。
如图1H中所绘示，多个(例如，六个)金属结构177和金属结构178分别安置在ASIC175和ASIC 176的顶部上。SiPh结构170还包含形成于PWG 165中的通孔171和通孔173。在一些实施例中，通孔171由如上文所描述的通孔112、通孔152以及通孔162形成，且通孔173由如上文所描述的通孔113、通孔153以及通孔163形成。在图1H的左侧上存在两个其它对应组的PWG通孔和TSV，所述PWG通孔和TSV可以与上文所描述的对应结构相同的方式形成。前述工艺步骤将ASIC 175和ASIC 176安装在SiPh结构170中且将SiPh结构170接合到玻璃载体174。在一些实施例中，额外PWG可形成于PWG 165的顶部上。
图2A示出根据本公开的一些实施例的在对图1H的SiPh结构170执行其它处理步骤以形成PWG桥接层202之后的SiPh结构200。根据图2A，PWG桥接层202形成有安置在第一PWG165的顶部上的第二PWG 205。根据图2A，PWG 165和PWG 205具有若干通孔。举例来说，通孔204和通孔206可提供从PWG桥接层202的顶部到第二钝化层114B，接着到TSV 108，接着到第一钝化层114A，且接着到EIC 104的电连接。位于ASIC 175和ASIC 176的顶部上的通孔(例如，通孔207和通孔209)将ASIC 175和ASIC 176电连接到其它接触结构(未绘示)。总地来说，PWG 165和PWG 205与其相应通孔形成PWG桥接层202。
图2B示出根据本公开的一些实施例的在对图2A的SiPh结构200执行其它处理以形成安置在PWG桥接层202的顶部上的集成扇出型重布线层(InFO RDL)211之后的SiPh结构210。InFO 211包括与包覆层106相同的聚合物。InFO RDL支撑电信号且可用于连接到两个ASIC 175和176或连接穿过通孔的电信号。在SiPh结构210与其它导电结构(例如，导电凸块、衬垫或其它管芯的线、电路等(未绘示))之间提供电连接的多个导电凸块213制造于InFO RDL 211的顶部上。InFO RDL 211经由PWG桥接层202的顶部上的通孔(诸如通孔207和通孔209)为ASIC 175和ASIC 176提供电连接。在一些实施例中，在形成InFO RDL 211之后，玻璃载体174从ASIC 175和ASIC 176以及充填物172的底部剥离。因此，SiPh结构210为PIC102、EIC 104、ASIC 175以及ASIC 176提供耦合以允许这些组件之间的内连。在完成前述工艺步骤之后，SiPh结构210通过使用聚合物波导来表示光子/电子IC封装的示范性实施例。
图2B还指示安置在边缘耦合器111内的边缘耦合器208的位置，所述边缘耦合器208可提供聚合物波导与硅波导之间的接口。将相对于图2C进一步论述边缘耦合。如前文所述，PWG桥接层202包括PWG 165和PWG 205。在PWG桥接层202内，可提供层间耦合，如将相对于图2E、图2F、图2G以及图2H论述。
图2C示出根据本公开的一些实施例的边缘耦合器208。根据图2B，指出边缘耦合器208在SiPh结构210中的位置。根据图2C，边缘耦合器208提供硅波导212与可以是如上文所论述的PWG 165的PWG 214之间的耦合。具有锥形件216的硅波导212在PWG 214中突出。利用硅波导212的尖的形状，光可“挤压”到PWG 214中。因此，利用边缘耦合器208，光可从硅波导212传送到PWG 214。边缘耦合器208具有与边缘耦合器111相同的功能。
图2D示出根据本公开的替代实施例的光栅耦合器220的实施例。光栅耦合器220将光信号从硅波导222耦合到芯层107，即聚合物波导。芯层107由包覆层106包围。光栅耦合器220分别包含上部光栅结构226和下部光栅结构224，其中光的方向由硅波导222中的下部光栅结构224改变，且光由芯层107中的上部光栅结构226收集。在图2D中通过虚线228示出光的方向。在一些实施例中，光栅耦合器220由硅与聚合物材料的组合制造。
在比较边缘耦合器208与光栅耦合器220时，光栅耦合器220需要更少的空间但具有比边缘耦合器208更多的信号丢失。因此，在更高的性能和更少的信号丢失是重要的且设计支撑空间需求的情况下，边缘耦合可以是优选的。设计和选择可通过光信号的波长来判定。对于一些实施例，波长可以是800纳米、1310纳米或1510纳米。
图2E、图2F、图2G以及图2H示出根据本公开的一些实施例的聚合物波导内的层间耦合的实施例。本文中先前所描述的实施例支撑用于光信号传输的一个层。利用层间耦合，光信号可在若干聚合物层之间传送或耦合在若干聚合物层之间。
图2E示出多个包覆层106A、包覆层106B、包覆层106C与多个芯层107A和芯层107B之间的层间耦合230。聚合物层可在其表面上形成一些凹面/凸块拓扑，以便于将光信号232从一个PWG层传送到另一PWG层。如图2E中所绘示，光信号232传播穿过芯层107A且经由包覆层106B的相对较薄部分耦合到芯层107B。如图2E中进一步绘示，芯层107B在包覆层106B的相对较薄部分(比包覆层106B的其它部分薄)处朝向芯层107A向下弯曲和突出。包覆层106A和包覆层106C完成聚合物波导的结构，如图2E中所绘示。
图2F示出多个包覆层106A、包覆层106B以及包覆层106C与多个芯层107A和芯层107B之间的层间耦合240的类似实施例。聚合物层可在表面上形成一些凹面/凸块拓扑，以便于将光信号242从一个PWG层传送到另一PWG层。与图2E相比，图2F示出聚合物波导的包覆层和芯层的不同形状图案。光信号242的方向调整到聚合物波导中的形状图案。对于图2F，光信号242传播穿过芯层107A且经由包覆层106B的相对较薄部分耦合到芯层107B。在这一实施例中，芯层107A的一部分在包覆层106B的相对较薄部分处朝向芯层107B向上弯曲和突出。包覆层106A和包覆层106C完成聚合物波导的结构。
图2G示出根据本公开的一些实施例的用于聚合物波导内的层间耦合的光栅耦合器250。如所示出，光信号252传播穿过芯层107A到达与芯层107A相关联的下部光栅结构254。接着，改变光信号252的方向且引导其穿过包覆层106B到达芯层107B中的上部光栅结构256。芯层107B中的上部光栅结构256收集光信号252且改变光信号252的方向以允许传播穿过芯层107B。在一些实施例中，光栅耦合器250的所有元件由聚合物或包覆聚合物或芯聚合物制成。相比之下，根据一些实施例，图2D的光栅耦合器220由硅与聚合物的组合制造。
图2H示出具有反射棱镜的聚合物波导内的层间耦合结构260。可通过局部改变PWG中的折射率来形成反射棱镜，以在一方向上将光从一个层反射到另一层。可通过各种方法来修改折射率。举例来说，修改可以是改变掺杂在聚合物内部的金属或Cu，或可以是改变制造工艺。总之，通过改变包覆层和芯层的层中的至少一个中的折射率而形成的反射棱镜允许光信号从一个PWG层反射到另一PWG层。
如图2H中所示出，光信号262沿着芯层107A向下传播且由第一棱镜264反射。光信号262接着传播穿过包覆层106B到达芯层107B，其中光信号262由第二棱镜266反射。接着引导光信号262沿着芯层107B向下传播。图2H中的其它包覆层包含包覆层106A和包覆层106C。
图2I示出根据本公开的一些实施例的反射棱镜270。反射棱镜270包括具有漏斗形状的芯层107，其中包覆层106毗邻(或包围)漏斗形状的芯层107，且漏斗形状的芯层107的较窄端突出穿过包覆层材料。如图2I中所绘示，当漏斗形状的芯层107从第一宽度变窄到比第一宽度窄的第二宽度时，包覆层106对应地变得更厚。在一些替代实施例中，反射棱镜可由没有任何聚合物层的玻璃形成。
图3A、图3B以及图3C示出SiPh封装的光纤接口的三个实施例：(1)图3A——光传播穿过SiPh封装内的填充物；(2)图3B——光传播穿过PWG桥接层内的包覆层；以及(3)图3C——光纤直接耦合到PWG桥接层。在以下段落中进一步论述这些实施例。
根据一些实施例，图3A的SiPh结构300将光学封装与外部光源连接。根据本公开的一些实施例，SiPh结构300与图2B的SiPh结构210类似，其中光纤接口由光学透镜303A、光学透镜303B、SiPh光栅耦合器304A以及SiPh光栅耦合器304B支撑。光信号从光纤302A和光纤302B发射，且分别耦合到光学透镜303A和光学透镜303B。光信号从光学透镜303A和光学透镜303B投射穿过SiPh结构300的包含支撑填充物172、EIC 104、钝化层114、PIC 102的若干层，且分别耦合到SiPh光栅耦合器304A和SiPh光栅耦合器304B。SiPh光栅耦合器304A和SiPh光栅耦合器304B具有与如上文相对于图2D所论述的光栅耦合器220类似的信号功能。根据各种实施例，光学透镜303A和光学透镜303B由聚合物和/或硅形成。总之，来自光纤302A和光纤302B的光信号分别耦合到光学透镜303A和光学透镜303B，所述光学透镜303A和光学透镜303B引导相应光信号穿过支撑填充物172、EIC 104、PIC102，且接着分别到达SiPh光栅耦合器304A和SiPh光栅耦合器304B。
根据一些实施例，图3B的SiPh结构320将光学封装与外部光源连接。根据本公开的一些实施例，SiPh结构320与图2B的SiPh结构210类似，但添加了由光学透镜323A、光学透镜323B、SiPh光栅耦合器324A以及SiPh光栅耦合器324B支撑的光纤接口。光信号从光纤322A和光纤322B发射，且分别耦合到光学透镜323A和光学透镜323B。光信号从光学透镜323A和光学透镜323B投射穿过InFO RDL 211和PWG桥接层202，且分别耦合到SiPh光栅耦合器324A和SiPh光栅耦合器324B。SiPh光栅耦合器324A和SiPh光栅耦合器324B具有与如上文相对于图2D所论述的光栅耦合器220类似的功能。总之，光纤耦合到每一光学透镜323A和光学透镜323B，所述光学透镜323A和光学透镜323B引导光信号穿过InFO RDL 211，穿过聚合物桥接层202，分别到达SiPh光栅耦合器324A和SiPh光栅耦合器324B。
根据一些实施例，图3C的SiPh结构340将光学封装与外部光源连接。根据本公开的一些实施例，SiPh结构340与图2B的SiPh结构210类似，其中添加了耦合到PWG桥接层202的光纤342。光信号从光纤342发射且在PWG桥接层202的横向侧部分处直接耦合到PWG桥接层202。从光纤342到PWG 165，光信号可具有有源对准。在一些实施例中，机器可跟踪光强度以确保光纤的芯和PWG的芯在光学上对准。从PIC 102到封装的横向侧处的另一芯片，光信号可从PWG 165耦合到PWG 205且从PWG 205耦合到PWG 165，且接着耦合到封装的横向侧(例如，图3C的SiPh结构340的右侧)上的另一芯片。在一些实施例中，可通过在图2E、图2F、图2G以及图2H中所公开的方法来实现PWG 165与PWG 205之间的耦合。
图4A示出根据本公开的一些实施例的与图3A的SiPh结构300类似但修改了电子集成电路的SiPh结构400。减小图3A的EIC 104的长度，如图4A的EIC 404A和EIC 404B所示出。因此，EIC 404A和EIC 404B的大小可小于PIC 102。如所示出，为了填充所得间隙，填充间隙402A和填充间隙402B分别安置成邻近于EIC 404A和EIC 404B。填充间隙402A和EIC 404A的长度与安置在填充间隙402A和EIC 404A下方的PIC 102的长度类似。填充间隙402B和EIC404B的尺寸与ASIC 175和ASIC 176的相对侧上的PIC 102的尺寸类似。在一些实施例中，填充间隙402A和填充间隙402B可通过沉积填充有Si/SiO2/Si3N4。在一些实施例中，与穿透EIC404A和EIC 404B相比，光可更高效地穿透填充间隙402A和填充间隙402B。额外益处在于由于硅对温度敏感，因此填充间隙402A、填充间隙402B可充当EIC或ASIC的散热件。
图4B示出根据本公开的一些实施例的与图3B的SiPh结构320类似但修改了电子集成电路的SiPh结构420。修改基本上与图4A的SiPh结构400进行的修改相同。减小EIC 104的长度，如EIC 404A和EIC 404B所示出。分别邻近于EIC 404A和EIC 404B添加填充间隙402A和填充间隙402B。对于这一实施例，添加填充间隙402A和填充间隙402B不会影响光穿透，但作为EIC或ASIC的散热物是有益的。
图4C示出根据本公开的一些实施例的与图3C的SiPh结构340类似但修改了电子集成电路的SiPh结构440。如相对于图3C所论述，光纤342直接耦合到PWG桥接层202。PWG桥接层202包括PWG 165和PWG 205。电子集成电路修改与根据图4A的SiPh结构400进行的修改基本上相同。减小EIC 104的长度，如EIC 404A和EIC 404B所示出。对于这一实施例，添加填充间隙402A和填充间隙402B不会影响光穿透，但所述添加作为EIC或ASIC的散热件是有益的。
图5示出根据本公开的一些实施例的利用一个或多个PWG将PIC连接在晶片载体上的晶片级系统500。除芯片(或管芯)在形成PWG之前接合在载体上之外，方法利用与先前所描述的相同的工艺流程。根据各种实施例，载体可以是玻璃、硅、金属、聚合物、环氧模制化合物或金刚石。如所示出，芯片形成于晶片(例如12英寸的晶片)上以形成晶片上系统(system on wafer；SOW)。如所示出，每一方形表示具有包含PIC 502和EIC 504的多个组件的芯片。每一芯片可基于PIC和EIC的设计和其它设计元素而包括不同功能。利用基于图2B的SiPh结构210的芯片，芯片通过PWG 506耦合。作为光学波导，与电连接相比，PWG 506提供更快通信，传输更长距离且具有更致密的结构。在空间和信号丢失问题方面，仅基于电连接的晶片级系统可能需要放大器或可避免使用PWG的其它组件。
图6示出根据本公开的一些实施例的通过使用聚合物波导来制造光子/电子IC封装的示范性SiPh结构的示范性方法的流程图600。下文所公开的示范性方法叙述用于制造如图2B的SiPh结构210的工艺流程步骤作为一个实例。示范性方法包括以下步骤：利用混合式管芯接合将PIC 102附接在EIC 104的顶部上。钝化层114A安置在PIC 102与EIC之间(步骤602)；在PIC 102中形成TSV以允许SiPh结构210的层(例如，包覆层106A和钝化层114A)之间的导电连接(步骤604)；通过组合两个或大于两个PWG(例如，PWG 165和PWG 205)形成PWG桥接层202，且将两个或大于两个PWG安放在PIC 102的顶部上(步骤606)；在PWG桥接层202内形成通孔(步骤608)；将ASIC安放在光子/电子IC封装内(步骤610)；在PWG桥接层202的顶部上形成InFO RDL 211(步骤612)；将支撑填充物附接在EIC下方(步骤614)；以及将支撑填充物和ASIC附接到载体，例如玻璃载体(步骤616)。
根据本公开的各种实施例，可改变流程图600中的步骤的次序。
在一个示范性实施例中，公开一种硅光子(SiPh)结构。这一实施例包括：电子集成电路(EIC)；光子集成电路(PIC)，安置在EIC的顶部上；两个或大于两个聚合物波导(PWG)，安置在PIC的顶部上且形成聚合物桥接层，其中两个或大于两个PWG中的每一个包括芯层，所述芯层包括第一聚合物。至少两个包覆层包括毗邻芯层的第二聚合物。SiPh结构还包括安置在两个或大于两个PWG顶部上的集成扇出型重布线层(InFO RDL)。如果基于第二聚合物的折射率小于第一聚合物的折射率，那么光信号传播穿过芯层，且可使第一聚合物和第二聚合物中的至少一个改性以改变其相应折射率。可通过光刻将第一聚合物的层和第二聚合物的层图案化以促进波导图案、通孔孔洞以及凹面/凸块拓扑的实施。SiPh结构包括形成于PWG层之间以提供层间电连接的PWG穿孔，以及在SiPh结构层之间提供电连接的硅通孔(TSV)。SiPh结构可更包括层间光信号耦合器，所述层间光信号耦合器能够操作以用于经由一个包覆层将光信号从一个芯层传送到另一芯层。层间光信号耦合器可制造有光栅耦合器，其中每一光栅结构形成于安放在一个包覆层之间的一个芯层和另一芯层中。层间光信号耦合器也可由制造有形成于第一聚合物的层和第二聚合物的层的表面上的凹面/凸块拓扑。层间光信号耦合器也可制造有通过改变两个或大于两个PWG中的至少一个中的折射率形成的反射棱镜。
在一些实施例中，用于所述两个或大于两个聚合物波导的聚合物设计用于1.3到2.0的折射率范围。在一些实施例中，所述第一聚合物和所述第二聚合物中的至少一个被修改以改变其相应折射率。在一些实施例中，通过光刻将所述第二聚合物和所述第一聚合物的层图案化以促进波导图案、通孔孔洞以及凹面/凸块拓扑的实施。在一些实施例中，所述硅光子结构更包括形成于两个或大于两个所述聚合物波导的层之间以提供层间电连接的聚合物波导穿孔。在一些实施例中，至少一个所述聚合物波导包括第一聚合物波导和形成于所述第一聚合物波导上方的第二聚合物波导，且所述硅光子结构更包括层间光信号耦合器，所述层间光信号耦合器能够操作以用于经由至少一个所述包覆层将光信号从所述第一聚合物波导的第一芯层传送到所述第二聚合物波导的第二芯层。在一些实施例中，所述层间光信号耦合器包括光栅耦合器，所述光栅耦合器具有形成于一个芯层中的第一光栅结构和形成于另一芯层中的第二光栅结构。在一些实施例中，所述层间光信号耦合器制造有形成于所述第一聚合物的所述层和所述第二聚合物的所述层的表面上的凹面/凸块拓扑。在一些实施例中，述层间光信号耦合器在两个或大于两个所述聚合物波导中制造有反射棱镜，其中所述反射棱镜通过改变所述第一聚合物波导和所述第二聚合物波导中的至少一个中的折射率而形成。在一些实施例中，所述硅光子结构更包括在所述硅光子结构的两个或大于两个层之间提供电连接的硅穿孔(TSV)。在一些实施例中，所述芯层具有漏斗形状，且所述包覆层毗邻所述漏斗形状的所述芯层，且所述漏斗形状的所述芯层的较窄端突出穿过所述第一包覆层以提供反射棱镜。在一些实施例中，所述硅光子结构更包括光学透镜和硅光子光栅耦合器，其中光纤耦合到引导光信号穿过支撑填充物、所述电子集成电路以及所述光子集成电路到达所述硅光子光栅耦合器的所述光学透镜。在一些实施例中，所述硅光子结构更包括光学透镜和硅光子光栅耦合器，其中光纤耦合到引导光信号穿过所述集成扇出型重布线层和所述聚合物桥接层到达所述硅光子光栅耦合器的所述光学透镜。在一些实施例中，所述光学透镜由聚合物和硅形成。在一些实施例中，所述硅光子结构更包括耦合到所述聚合物桥接层的光纤。
在另一实施例中，晶片级系统包括：晶片载体；多个管芯，安置在晶片上，其中多个管芯中的每一个包括至少一个光子集成电路(PIC)和至少一个电子集成电路(EIC)；聚合物波导，耦合到至少一个PIC以提供管芯间光学内连；以及集成扇出型重布线层(InFO RDL)，安置在多个管芯中的每一个的顶部上。多个管芯在形成聚合物波导之前接合在晶片载体上。晶片载体包括玻璃、硅、金属、聚合物、环氧模制化合物或金刚石。
在一些实施例中，所述晶片载体包括玻璃、硅、金属、聚合物、环氧模塑化合物和金刚石中的至少一种。
在又另一实施例中，一种使用聚合物波导制造SiPh结构的方法可包含以下步骤：利用混合式管芯接合将语音集成电路(PIC)附接在电子集成电路(EIC)的顶部上，其中无源层114A安置在PIC 102与EIC之间；在PIC中形成硅穿孔(TSV)以允许包覆层与钝化层之间的导电连接；在PIC的顶部上形成包括两个或大于两个PWG的聚合物波导(PWG)桥接层；在PWG桥接层的PWG内形成通孔；将ASIC安放在光子/电子IC封装内；在PWG桥接层的顶部上形成集成扇出型重布线层(InFO RDL)；将支撑填充物附接在EIC下方；以及将支撑填充物和ASIC附接到载体，例如玻璃载体。
在又另一实施例中，一种使用聚合物波导制造SiPh结构的方法可包含以下步骤：利用混合式管芯接合将光子集成电路(PIC)附接在电子集成电路(EIC)的顶部上，以形成光子/电子集成电路(IC)封装；形成包括至少一个聚合物波导(PWG)的聚合物波导桥接层，且将所述聚合物波导桥接层安放在所述光子集成电路的顶部上；将至少一个专用集成电路安放在所述光子/电子集成电路封装内；以及在所述聚合物波导桥接层的顶部上形成集成扇出型重布线层(InFO RDL)。
在一些实施例中，使用聚合物波导制造硅光子结构的方法更包括：在所述聚合物波导桥接层内形成通孔；以及在所述光子集成电路中形成硅穿孔(TSV)，以允许硅光子结构层之间的导电连接。在一些实施例中，使用聚合物波导制造硅光子结构的方法更包括：在所述电子集成电路下方形成支撑填充物；以及将所述支撑填充物和所述至少一个专用集成电路附接到载体。
前文概述若干实施例的特征以使得本领域的普通技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或达成相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种硅光子结构，包括：
电子集成电路；
光子集成电路，安置在所述电子集成电路的顶部上；
至少一个聚合物波导，安置在所述光子集成电路的顶部上且形成聚合物桥接层，其中所述至少一个聚合物波导包括芯层及至少两个包覆层，所述芯层包括第一聚合物，至少两个所述包覆层，包括包围所述芯层的第二聚合物；以及
集成扇出型重布线层，安置在两个或大于两个聚合物波导的顶部上。
2.根据权利要求1所述的硅光子结构，更包括形成于聚合物波导的层之间以提供层间电连接的聚合物波导穿孔。
3.根据权利要求1所述的硅光子结构，其中所述至少一个聚合物波导包括第一聚合物波导和形成于所述第一聚合物波导上方的第二聚合物波导，且所述硅光子结构更包括层间光信号耦合器，所述层间光信号耦合器能够操作以用于经由至少一个所述包覆层将光信号从所述第一聚合物波导的第一芯层传送到所述第二聚合物波导的第二芯层。
4.根据权利要求3所述的硅光子结构，其中所述层间光信号耦合器包括光栅耦合器，所述光栅耦合器具有形成于一个芯层中的第一光栅结构和形成于另一芯层中的第二光栅结构。
5.根据权利要求3所述的硅光子结构，其中所述层间光信号耦合器在两个或大于两个所述聚合物波导中制造有反射棱镜，其中所述反射棱镜通过改变所述第一聚合物波导和所述第二聚合物波导中的至少一个中的折射率而形成。
6.根据权利要求1所述的硅光子结构，其中所述芯层具有漏斗形状，且所述包覆层毗邻所述漏斗形状的所述芯层，且所述漏斗形状的所述芯层的较窄端突出穿过所述包覆层以提供反射棱镜。
7.根据权利要求1所述的硅光子结构，更包括光学透镜和硅光子光栅耦合器，其中光纤耦合到引导光信号穿过支撑填充物、所述电子集成电路以及所述光子集成电路到达所述硅光子光栅耦合器的所述光学透镜。
8.根据权利要求1所述的硅光子结构，更包括光学透镜和硅光子光栅耦合器，其中光纤耦合到引导光信号穿过所述集成扇出型重布线层和所述聚合物桥接层到达所述硅光子光栅耦合器的所述光学透镜。
9.一种晶片级系统，包括：
晶片载体；
多个管芯，安置在所述晶片载体上，其中所述多个管芯中的每一个包括至少一个光子集成电路和至少一个电子集成电路；
聚合物波导，耦合到所述至少一个光子集成电路以提供管芯间光学内连；以及
集成扇出型重布线层，安置在所述多个管芯中的每一个的顶部上，
其中所述多个管芯在聚合物波导形成之前接合在所述晶片载体上。
10.一种使用聚合物波导制造硅光子结构的方法，所述方法包括：
利用混合式管芯接合将光子集成电路附接在电子集成电路的顶部上，以形成光子/电子集成电路封装；
形成包括至少一个聚合物波导的聚合物波导桥接层，且将所述聚合物波导桥接层安放在所述光子集成电路的顶部上；
将至少一个专用集成电路安放在所述光子/电子集成电路封装内；以及
在所述聚合物波导桥接层的顶部上形成集成扇出型重布线层。
CN202110786160.3A 2021-05-14 2021-07-12 硅光子结构及其制造方法及晶片级系统 Pending CN114994831A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/320,596 2021-05-14
US17/320,596 US11740415B2 (en) 2021-05-14 2021-05-14 Structures and process flow for integrated photonic-electric IC package by using polymer waveguide

Publications (1)

Publication Number Publication Date
CN114994831A true CN114994831A (zh) 2022-09-02

Family

ID=83018488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110786160.3A Pending CN114994831A (zh) 2021-05-14 2021-07-12 硅光子结构及其制造方法及晶片级系统

Country Status (3)

Country Link
US (2) US11740415B2 (zh)
CN (1) CN114994831A (zh)
TW (1) TWI800865B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11709327B2 (en) * 2021-04-26 2023-07-25 Advanced Micro Devices, Inc. Fanout module integrating a photonic integrated circuit

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050089298A1 (en) * 2003-10-27 2005-04-28 Maxwell Ian A. Planar waveguide with patterned cladding and method for producing same
US20150234137A1 (en) * 2012-02-23 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
CN110196474A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 光子集成电路封装及其制造方法
CN110911373A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN211856976U (zh) * 2019-03-25 2020-11-03 意法半导体(克洛尔2)公司 光子集成电路芯片和用于光子集成电路的组件
CN112086444A (zh) * 2019-06-14 2020-12-15 台湾积体电路制造股份有限公司 半导体装置
CN112417809A (zh) * 2019-08-20 2021-02-26 台湾积体电路制造股份有限公司 用于校验具有光子器件的集成电路堆叠的方法
CN112447695A (zh) * 2019-08-29 2021-03-05 台湾积体电路制造股份有限公司 半导体封装
CN112558240A (zh) * 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 封装总成及其制造方法
WO2021087000A1 (en) * 2019-10-31 2021-05-06 Ayar Labs, Inc. Vertical integrated photonics chiplet for in-package optical interconnect
US11177219B1 (en) * 2020-09-16 2021-11-16 Hewlett Packard Enterprise Development Lp Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US10690849B2 (en) * 2016-06-06 2020-06-23 The Trustees Of Columbia University In The City Of New York Integrated micro-lens waveguide and methods of making and using same
US10120148B2 (en) * 2016-11-01 2018-11-06 Hewlett Packard Enterprise Development Lp Devices with optical ports in fan-out configurations
US11715728B2 (en) * 2019-09-19 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US20220342150A1 (en) * 2021-04-22 2022-10-27 Intel Corporation Photonic integrated circuit packaging architecture

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050089298A1 (en) * 2003-10-27 2005-04-28 Maxwell Ian A. Planar waveguide with patterned cladding and method for producing same
US20150234137A1 (en) * 2012-02-23 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
CN110196474A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 光子集成电路封装及其制造方法
CN110911373A (zh) * 2018-09-18 2020-03-24 台湾积体电路制造股份有限公司 封装结构及其制造方法
CN211856976U (zh) * 2019-03-25 2020-11-03 意法半导体(克洛尔2)公司 光子集成电路芯片和用于光子集成电路的组件
CN112086444A (zh) * 2019-06-14 2020-12-15 台湾积体电路制造股份有限公司 半导体装置
CN112417809A (zh) * 2019-08-20 2021-02-26 台湾积体电路制造股份有限公司 用于校验具有光子器件的集成电路堆叠的方法
CN112447695A (zh) * 2019-08-29 2021-03-05 台湾积体电路制造股份有限公司 半导体封装
CN112558240A (zh) * 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 封装总成及其制造方法
WO2021087000A1 (en) * 2019-10-31 2021-05-06 Ayar Labs, Inc. Vertical integrated photonics chiplet for in-package optical interconnect
US11177219B1 (en) * 2020-09-16 2021-11-16 Hewlett Packard Enterprise Development Lp Photonic integrated circuit with integrated optical transceiver front-end circuitry for photonic devices and methods of fabricating the same

Also Published As

Publication number Publication date
US20220365294A1 (en) 2022-11-17
US11740415B2 (en) 2023-08-29
TW202245286A (zh) 2022-11-16
TWI800865B (zh) 2023-05-01
US20230384538A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
CN107040318B (zh) 用于通信的方法和系统
US10168474B2 (en) Method of manufacturing optical input/output device
JP5273120B2 (ja) 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
TWI604701B (zh) 用於光學通訊系統之混成整合的方法與系統
CN110635848A (zh) 光学收发器
US20120207426A1 (en) Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
CN111952255A (zh) 半导体封装结构
WO2013086047A1 (en) Integrated multi-chip module optical interconnect platform
TW201530205A (zh) 積體模組及其形成方法
US20210116637A1 (en) Si Photonic Platform and Photonic Interposer
US20230384538A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
US9798088B2 (en) Barrier structures for underfill blockout regions
US20210296297A1 (en) Method for forming an electro-optical system
TW202235934A (zh) 封裝及半導體元件及其形成方法
CN101128761A (zh) 包含基于soi的光学部件的多个集成电路的垂直堆叠
US20230012157A1 (en) Integrated 3DIC With Stacked Photonic Dies and Method Forming Same
CN112713495A (zh) 光电子封装和其制造方法
US20240192439A1 (en) Heterogeneous package structures with photonic devices
US20220342164A1 (en) Integrated circuit device and method
CN219320537U (zh) 半导体封装装置
US20220365274A1 (en) Photonic silicon spatial beam transformer integrated on 3dic package and methods for forming the same
US20230280558A1 (en) Photonic Semiconductor Device and Method of Manufacture
JP6322059B2 (ja) 光デバイスの作製方法
CN115857092A (zh) 在多芯片光子组件的层之间传递光的机制
KR20220159258A (ko) 광학 관통 비아를 포함한 반도체 디바이스 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination