CN211856976U - 光子集成电路芯片和用于光子集成电路的组件 - Google Patents

光子集成电路芯片和用于光子集成电路的组件 Download PDF

Info

Publication number
CN211856976U
CN211856976U CN202020419943.9U CN202020419943U CN211856976U CN 211856976 U CN211856976 U CN 211856976U CN 202020419943 U CN202020419943 U CN 202020419943U CN 211856976 U CN211856976 U CN 211856976U
Authority
CN
China
Prior art keywords
cavity
layer
coupler
integrated circuit
photonic integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020419943.9U
Other languages
English (en)
Inventor
F·伯夫
L·马吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics SRL filed Critical STMicroelectronics Crolles 2 SAS
Application granted granted Critical
Publication of CN211856976U publication Critical patent/CN211856976U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12085—Integrated
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device

Abstract

本公开涉及光子集成电路芯片和用于光子集成电路的组件。一种光子集成电路芯片包括限定在第一层中的垂直光栅耦合器。第二绝缘层覆盖垂直光栅耦合器，并且具有金属层级的互连结构嵌入第二绝缘层中。腔体在深度上延伸穿过第二绝缘层直到在耦合器与最接近耦合器的金属层级之间的中间层级。腔体具有横向尺寸，使得腔体能够容纳用于保持光纤阵列的块，光纤阵列旨在光学耦合到耦合器。根据本公开的实施例能够将光子集成电路的光学输入和/或输出光学耦合到布置在保持块中的光纤阵列中的光纤。

Description

光子集成电路芯片和用于光子集成电路的组件
技术领域
本公开总体上涉及光子集成电路(光学和光电)。
背景技术
在测试步骤期间或在光子集成电路的操作期间，光学信号被供应给电路的光学输入，并且对应的光学信号可以在电路的光学输出的层级处被观察到或者可获取。光纤用于将光学信号传输到电路的光学输入，例如，由电路外部的一个或多个光学信号源供应的光学信号。光纤也可以用于将在电路的光输出的层级处可获取的光学信号传输到电路外部的设备，例如，传输到光学信号的分析设备。
用于与光子集成电路交换光学信号的光纤通常被组织成光纤阵列，阵列的光纤相对于彼此在保持块中保持在适当的位置。光纤被布置在保持块中，使得它们均具有与保持块的同一表面齐平的第一端部。第一端部的分布对应于电路的多个光学输入和/或输出的分布。因此，当光纤阵列中的光纤的第一端部与电路的这样的多个光学输入和/或输出相对布置时，可以与电路交换多个光学信号。
实用新型内容
需要提供一种方案来将光子集成电路的光学输入和/或输出光学耦合到布置在保持块中的光纤阵列中的光纤。
在一个方面，提供了一种光子集成电路芯片。该光子集成电路芯片包括：限定在第一层中的多个垂直光栅耦合器，第一层包括半导体层或绝缘层；覆盖垂直光栅耦合器的多个第二绝缘层；互连结构，包括嵌入第二绝缘层中的多个金属层级；以及腔体，在深度上延伸穿过第二绝缘层直到在耦合器与最接近耦合器的金属层级之间的中间层级，腔体具有横向尺寸，使得腔体能够容纳用于保持光纤的阵列的块，光纤的阵列旨在光学耦合到耦合器。
在一些实施例中，腔体的横向尺寸等于块的横向尺寸加上公差裕度。
在一些实施例中，公差裕度在10μm与200μm之间。
在一些实施例中，公差裕度在50μm与150μm之间。
在一些实施例中，第一层是绝缘体上半导体(SOI)器件的半导体层。
在一些实施例中，第一层是由氮化硅制成的绝缘层。
在一些实施例中，第一层设置在绝缘体上半导体器件的半导体层上。
在一些实施例中，腔体具有与多个耦合器相对的底部。
在一些实施例中，光子集成电路芯片还包括在互连结构的上表面上的围绕腔体的保护环。
在一些实施例中，保护环由多个金属微柱形成，多个金属微柱沿着保护环的圆周规则地分布。
在一些实施例中，腔体在横向上完全由互连结构界定。
在另一方面，提供了一种用于光子集成电路的组件，该组件包括：限定在第一层中的多个垂直光栅耦合器，第一层包括半导体层或绝缘层；覆盖垂直光栅耦合器的多个第二绝缘层；互连结构，包括嵌入第二绝缘层中的多个金属层级；腔体，在深度上延伸穿过第二绝缘层直到在耦合器与最接近耦合器的金属层级之间的中间层级；以及用于保持插入到腔体中的光纤的阵列的块，光纤的阵列光学耦合到耦合器。
在一些实施例中，腔体的横向尺寸等于块的横向尺寸加上在10μm与200μm之间的公差裕度。
在一些实施例中，该组件还包括在腔体中至少布置在腔体的底部与块的表面之间的胶，块的表面与腔体的底部相对，胶将块保持在腔体中的适当位置。
在一些实施例中，该组件还包括在互连结构的上表面上的围绕腔体的保护环，其中胶邻接保护环。
在一些实施例中，保护环由多个金属微柱形成，多个金属微柱沿着保护环的圆周规则地分布。
在一些实施例中，腔体在横向上完全由互连结构界定。
因此，根据本公开的实施例能够将光子集成电路的光学输入和/或输出光学耦合到布置在保持块中的光纤阵列中的光纤。
将在下面结合附图在对具体实施例的非限制性描述中详细讨论前述和其他特征和优点。
附图说明
图1以截面图示意性地示出了所描述的实施例所应用于的类型的光子集成电路的一个实施例作为示例；
图2包括图2A和图2B中的两个视图，图2A和图2B示出了方法的一个实施例的步骤；
图3包括图3A和图3B中的两个视图，图3A和图3B示出了方法的一个实施例的另一步骤；
图4示意性地示出了截面图，该截面图示出了根据一个备选实施例的图2的步骤；以及
图5包括图5A和图5B的两个视图，图5A和图5B示出了关于图2和图3描述的方法的一个备选实施例。
具体实施方式
在不同的附图中，相同的元素用相同的附图标记表示。特别地，不同实施例共有的结构和/或功能元素可以用相同的附图标记指定，并且可以具有相同的结构、尺寸和材料性质。
为了清楚起见，仅示出和详细描述了对于理解所描述的实施例有用的步骤和元件。特别地，没有详细描述光子集成电路的制造、操作和测试(光学和电输入信号的选择以及对应输出信号的解译)，所描述的实施例与普通的光子集成电路兼容。
在整个本公开中，术语(电或光学)“连接”用于表示电路元件之间的直接电或光学连接，而没有除电导体或光学波导以外的中间元件，而术语(电或光学)“耦合”用于表示电路元件之间的电或光学连接，该电或光学连接可以是直接的，或者可以是经由一个或多个其他元件。此外，除非另有说明，否则当提及光学耦合在一起的光纤和光学输入或输出时，这意味着光纤和光学输入或输出被布置以使得光学信号可以在光纤与光学输入或输出之间传输，而不是通过倏逝波(evanescent)耦合或近场耦合，并且如此耦合的光纤与光学输入或输出之间的距离可以大于光学信号的波长的一倍或数倍。
在以下描述中，除非另有说明，否则当提及限定绝对位置的术语(诸如术语“前面”、“后面”、“顶部”、“底部”、“左侧”、“右侧”等)或限定相对位置的术语(诸如术语“上方”、“下方”、“上”、“下”等)或限定方向的术语(诸如“水平”、“垂直”等)时，参考附图中所示的取向。
术语“约”、“大约”、“基本上”和“近似”在本文中用于表示所讨论的值的正负10％、优选地为正负5％的公差。
一个实施例提供了一种光子集成电路芯片，该光子集成电路芯片包括具有垂直光栅耦合器的多个耦合器，该垂直光栅耦合器限定在第一半导体或绝缘层中，该第一半导体或绝缘层顶部具有包括嵌入第二绝缘层中的多个金属层级的互连结构。腔体在深度上向下延伸穿过第二绝缘层直到在耦合器与最接近耦合器的金属层级之间的中间层级。腔体具有横向尺寸，使得腔体能够容纳用于保持光纤的阵列的块，光纤的阵列旨在光学耦合到耦合器。
根据一个实施例，腔体的横向尺寸等于块的横向尺寸加上公差裕度。
根据一个实施例，公差裕度在从10μm至200μm的范围内，优选地在从50μm至150μm的范围内，优选地基本上等于100μm。
根据一个实施例，第一层是绝缘体上半导体类型的半导体层，优选地由硅制成。
根据一个实施例，第一层是由氮化硅制成的绝缘层。
根据一个实施例，第一层位于绝缘体上半导体类型的第三半导体层上，该第三半导体层优选地由硅制成。
根据一个实施例，腔体的底部与多个耦合器相对。
根据一个实施例，芯片还包括在互连结构的上表面上的围绕腔体的保护环，该保护环被配置为当胶被布置在腔体中并且块插入腔体中时避免胶流动超出该环。
根据一个实施例，保护环由沿着保护环的圆周规则地分布的多个金属微柱形成。
另一实施例提供了一种组件，该组件包括诸如上文限定的芯片和用于保持插入腔体中的光纤阵列的块。
根据一个实施例，该组件还包括在腔体中至少布置在腔体的底部与块的表面之间的胶，胶优选地为环氧树脂，块的表面与腔体的底部相对，胶将块保持在腔体中的适当位置。
另一实施例提供了一种半导体晶圆，该半导体晶圆包括诸如上文限定的多个芯片或诸如上文限定的多个组件。
另一实施例提供了一种从包括多个光子电路芯片的半导体晶圆实现的方法，多个光子电路芯片各自包括具有垂直光栅耦合器的多个耦合器，该垂直光栅耦合器限定在第一半导体层或第一绝缘层中，该第一半导体层或第一绝缘层的顶部具有包括嵌入第二绝缘层中的多个金属层级的互连结构，该方法包括以下步骤：从互连结构的上表面蚀刻腔体，该腔体穿透到第二层中直到在耦合器与最接近耦合器的金属层级之间的中间层级，腔体具有横向尺寸，使得腔体能够容纳用于保持光纤的阵列的块，光纤的阵列旨在光学耦合到耦合器。
根据一个实施例，该方法还包括锯切晶圆以个体化芯片的步骤。
根据一个实施例，对于至少一个芯片，该方法包括以下步骤：在芯片腔体中布置胶，胶优选是环氧树脂；将块插入和定位在腔体中以将光纤的端部光学耦合到耦合器；以及优选地通过暴露于光辐射而引起的聚合(polymerization)来使胶硬化，光辐射优选为紫外线。
图1以框图形式示意性地示出了所描述的实施例所应用于的类型的光子集成电路芯片1000的一个实施例作为示例，应当理解，下文中将描述的实施例不限于芯片或光子集成电路的该特定示例。
芯片1000包括优选地由硅制成的半导体层10，该半导体层10位于优选地由二氧化硅制成的绝缘层12(BOX)上，该绝缘层12(BOX)本身位于诸如硅基底的支撑件14上。层10被认为是SOI(“绝缘体上半导体”)类型的，或者只是SOI器件的层。
在该实施例中，在层10内部和/或顶部上限定了各种光学和/或光电部件。特别地，在层10中限定了波导16，图1中示出了单个波导16。芯片1000的光学输入/或输出18，即芯片1000所包括的光子集成电路的光学输入和/或输出，布置在波导16的端部处，图1中示出了单个光学输入18。在所描述的实施例中，考虑其中这些光学输入和/或输出是垂直光栅耦合器(VGC)的情况。像波导16那样，耦合器18被限定在层10中。在图1的示例中，在层10中还限定了相位调制器20。
层10覆盖有绝缘层22。层22与层10接触。层12和层22形成折射率低于层10的光学护套。尽管层22的上层级在此位于层10的上层级的上方，但是作为变体，层22的上层级可以与层10的上层级混同(confounded)。
尽管在图1中未示出，但是可以在层10内部和/或顶部上限定电子组件，例如晶体管。
互连结构24覆盖层22。互连结构24包括金属层26的、由绝缘层(在该示例中为28A和28B)和金属通孔30分开的部分。金属通孔30穿过绝缘层28A、28B，并且可能穿过绝缘层22的厚度的一部分以将金属层26的各部分电耦合在一起和/或电耦合到限定在层10内部和/或顶部上的芯片1000的部件，和/或以接触布置在互连结构24的上表面的层级处的焊盘32。未电耦合或连接到焊盘32或芯片1000的部件的通孔32和/或金属层26的部分可以设置在互连结构24中。
互连结构24中布置在同一层级处的金属层26的部分的组件称为金属层级或金属化层级。在所示的示例中，芯片包括四个连续的金属层级M1、M2、M3和M4，金属层级M1布置在层10的一侧，或者换言之，是最接近层10的金属层级。
在图1的示例中，每个金属层级M1、M2、M3和M4布置在层28B中，层28B优选地由二氧化硅制成，金属层级的上层级与该金属层级布置在其中的层28B的上表面齐平。此外，在图1的示例中，优选地由氮化硅制成的层28A位于金属层级和其中布置有金属层级的层28B的每个组件的上表面的顶部上并且优选地与该上表面接触。层28A和层28B的这样的交替例如是由被实现以形成互连结构24的制造方法产生的。所描述的实施例不限于互连结构24的该特定示例。
如图1所示，一个或多个绝缘层(在本示例中为绝缘层34A和34B)可以布置或插入在层10和22的组件与互连结构24之间。在这种情况下，互连结构24的通孔30可以穿过绝缘层34A、34B以将形成在层10内部和/或顶部上的部件电耦合到互连结构的其余部分。更具体地，在图1的示例中，例如由二氧化硅制成的层34B插入在层10与互连结构24之间。优选地，如图1所示，优选地由氮化硅制成的层34A位于层34B的顶部上并且与层34B接触，并且层34B位于优选地由氮化硅制成的另一层34A之上并且与该另一层34A接触。
在该实施例中，层38布置在层34B中，在该示例中，层38优选地由氮化硅制成，其中层34B由二氧化硅制成。因此，层34B覆盖层38并且在顶部具有互连结构24。在层38中限定了波导36，在图1中示出了单个波导36。至于波导16，垂直光栅耦合器40布置在波导36的端部处。如波导36那样，耦合器40限定在层38中。耦合器40形成芯片1000的光学输入和/或输出。
垂直光栅耦合器的操作基于衍射现象。芯片1000的耦合器18和40被配置为发射(光学输出)或接收(光学输入)在基本上与层10和38的平面正交的方向上传播的光束(光学信号)，层10和38的平面在此平行于层12的上表面。作为示例，耦合器18和40被配置为在与层10和38的平面的法线形成角度α的方向上发射或接收光束，角度α例如在20度至5度的范围内，例如约为8度或13度。作为示例，当所接收或发射的光束的直径约为10μm时，垂直光栅耦合器占据约20μm乘约30μm的表面积。
尽管在图1中未示出，但是芯片1000包括旨在光学耦合到光纤阵列中的光纤的第一相应端部的多个耦合器18的至少一个组件，光纤阵列布置在保持块中。类似地，芯片1000包括旨在光学耦合到光纤阵列中的光纤的第一相应端部的多个耦合器40的至少一个组件，光纤阵列布置在保持块中。
波导16和/或36以及耦合器18和/或40优选地被配置为以近红外波长操作，即，波长在1μm至2μm的范围内，优选地等于约1.3μm或约1.55μm，例如等于1.3μm或1.55μm。
本文已经示出了其中芯片1000包括硅耦合器18和氮化硅耦合器40的一个实施例。在未示出的备选实施例中，可以省略耦合器18，则芯片1000仅包括耦合器40。在该变体中，可以省略波导16。相反，在另一备选实施例中，可以省略耦合器40，则芯片1000仅包括耦合器18。在该另一变体中，可以省略波导36。
此外，芯片1000可以是由同一导电晶圆制造的多个相同的芯片1000中的芯片之一，或者换言之，半导体晶圆可以包括多个相同的芯片1000。芯片1000也可以是个体化芯片，即，在锯切包括多个相同的芯片1000的半导体晶圆的步骤之后获得的芯片1000之一。
图2示意性地示出了两个视图(图2A和图2B)，这两个视图示出了光子集成电路芯片制造方法的实施例的步骤，图2A和图2B是在该步骤的实现之后芯片1000的一部分的相应截面图和俯视图。更具体地，图2A所示的芯片1000的一部分对应于沿着图2B的截面平面AA的截面图的一部分。
在该实施例中，芯片1000包括多个耦合器18(在本示例中为六个耦合器18)的组件，多个耦合器18旨在光学耦合到在保持块中被维持在适当位置的光纤阵列中的光纤的第一相应端部。
在图2的步骤，芯片1000优选地形成包括多个相同的芯片1000的半导体晶圆的一部分，对于晶圆中的所有芯片1000同时执行本文中描述的步骤。
在该步骤，已经从互连结构24的上表面蚀刻了腔体200，即，在本示例中，从在结构24的顶部处的绝缘层28A的上表面。腔体200被蚀刻穿过互连结构24的绝缘层28A和28B。腔体200的蚀刻在最接近耦合器18的金属层级(在此为金属层级M1)的下层级与其中限定耦合器18的层10的上层级之间的中间层级处停止。换言之，执行蚀刻，使得腔体200的底部201布置在该中间层级处。优选地，中间层级在覆盖层10的层22的上层级的上方。在图2的示例中，蚀刻在层34B中停止。
应当注意，在图2B中，尽管在腔体200的底部处以可见的方式示出了耦合器18和波导16的相邻部分，但是这些耦合器18和这些波导部分16涂覆有至少一个绝缘层，在本示例中为层22、下层34A和层34B的厚度的一部分。此外，在视图B中，未示出焊盘32。
此外，从图2的视图B可以看出，腔体200完全被互连结构24围绕。换言之，腔体200在横向上完全由互连结构24界定。
腔体200的横向尺寸由光纤阵列保持块的尺寸确定。因此，腔体200能够容纳光纤阵列保持块。实际上，保持块旨在至少部分插入腔体200中，使得光纤阵列的第一端部光学耦合到耦合器18。更具体地，腔体200的横向尺寸略大于光纤阵列保持块的对应的横向尺寸。优选地，腔体的横向尺寸等于保持块的对应的横向尺寸加上公差裕度。公差裕度例如在从10μm至200μm的范围内，优选地在从50μm至150μm的范围内，优选地基本上等于100μm。尽管在蚀刻期间可能产生制造分散，但是这样的公差裕度使得能够确定保持块可以插入腔体中。公差裕度还使得腔体中的保持块的取向能够被修改，以使阵列中的光纤的第一端部和耦合器18对准，这样的对准考虑了在阵列中的光纤的第一端部与对应的耦合器18之间的光束的传播方向之间的可能角度α。
此外，腔体200的位置由光纤阵列中的光纤的第一端部旨在与之耦合的耦合器18的位置确定。更具体地，确定腔体200的位置，使得当光纤阵列的光纤保持块被插入腔体中时，考虑到可能的角度α，光纤阵列中的光纤的第一端部光学耦合到耦合器18。优选地，实现光纤和耦合器18的精细对准的步骤，在该步骤期间，修改块在腔体200中的取向和/或块插入腔体200中的深度，以最大化光纤阵列中的光纤的第一端部与耦合器18之间的光学耦合。
作为尺寸的示例，用于保持包括六个光纤的光纤阵列中的光纤的块的宽度约为几毫米，例如小于3mm，例如约为2mm，长度也为几毫米，例如短于7mm，例如约为5mm。
图3示意性地示出了图3A和图3B，图3A和图3B示出了方法的一个实施例的另一步骤。在该另一步骤的实现之后，图3A和图3B对应于相应的图2A和图2B。
在该步骤，芯片1000优选地是个体化的芯片，尽管可以在芯片1000仍然形成包括多个相同的芯片1000的半导体芯片的一部分的同时实现该步骤。
在该步骤，胶300已经布置在腔体200中。例如，胶300填充腔体200并且与互连结构24的暴露表面齐平，胶300也能够突出到互连结构24的暴露表面的层级上方例如约2μm。胶300被选择，使得在光纤阵列中的光纤与耦合器18之间传输的光学信号可以在胶中传播。换言之，胶300对于所考虑的光学信号的波长是透明的。作为示例，胶300是环氧树脂胶，优选地是其硬化由聚合(例如，通过用紫外线照射胶300而引起)造成的环氧树脂胶。
此外，在该步骤，其中布置有光纤阵列中的光纤304的例如由玻璃制成的保持块302已经插入腔体200中。在图3A中，可见单个光纤304。在图3B中，未示出光纤304，同时尽管已经在视觉上示出了耦合器18和波导16的部分，但是它们的顶部具有绝缘层和块302。
更具体地，块302被插入以使得光纤304的第一端部与之齐平的块302的表面306(即，图3A中的块302的下表面)与腔体200的底部201相对，并且因此与耦合器18相对。
因此，胶300从块302的表面306延伸到腔体200的底部201。优选地，布置在腔体200中的胶300的数量被选择，使得在将块302插入腔体200中时，胶300沿着块302的侧表面向上蠕动，并且至少部分地填充块302的侧表面与腔体200的侧壁之间可用的空间。这使得相对于仅在腔200的底部201与块302的表面306之间存在胶300的情况，在胶300已经硬化之后能够增加芯片1000和块302的组件的稳定性或机械阻力。在所示的示例中，胶300完全填充可用空间并且在互连结构24的上表面上溢出。
确定块302的取向以及可能将块302插入腔体200中的深度，以优化(即，最大化)光纤304与耦合器18之间的光学耦合。光纤阵列保持块的光纤与集成电路芯片的垂直光栅耦合器之间的光学耦合的最大化步骤或精细对准步骤的实现在本领域技术人员的能力范围内，并且在此将不进行详细描述。作为示例，该步骤可以通过以下方式来实现：借助于光纤304将光学信号供应给耦合器18，并且修改块302的取向以及可能将块302插入腔体200中的深度，以最大化芯片的输出数量，例如，电信号的幅度，其取决于由耦合器18接收的光的数量或由光学耦合到接收光的耦合器18的另一耦合器18供应的光的数量。
在块302被定位在腔体200中后，执行胶300的硬化步骤。例如，通过暴露于光源来使胶300硬化，光源优选地是紫外光。根据另一示例，通过加热来使胶硬化。
不是提供腔体200以在其中插入块302，而是可以将腔体200设计成将块302直接粘合到互连结构24的上表面，可能是在至少在粘合块302的位置处去除互连结构24的最后的绝缘层(在此是28A，其实际上形成钝化层)之后。
然而，由于光学信号在光纤304与耦合器18之间将穿过的较大数目的绝缘层28A和28B，所以块302的光纤304的第一端部与对应的耦合器18之间的传输损耗将比图3所示的情况显著大。这样的传输损耗例如将在从0.1dB至1dB的范围内。
此外，用于将块302粘合到互连结构24的上表面的胶将在上表面上比结合图3描述的将胶300最初布置在腔体200中时散布得更远。此外，与关于图3描述的情况相比，在块302将被粘合的位置处的这种胶的局部沉积将更加难以实现。因此，以芯片1000为例，这将导致与将块302至少部分地插入腔体200的情况相比，在将块302粘合到互连结构24的上表面的情况下，焊盘32被布置为距块302更远。换言之，腔体200的提供使得能够增加芯片1000的集成密度，特别是关于在互连结构24的上表面的层级处形成的电连接元件。
此外，与关于图3描述的情况相反，相对于耦合器18修改块302的高度以最大化光纤304与耦合器18之间的光学耦合将是困难的，甚至是不可能的。
还可以设计为在每个耦合器18的上方提供腔体，或者换言之，每个耦合器18提供一个腔体。这使得能够减少光纤304与对应的耦合器18之间的光学信号的传输损耗。
然而，每个腔体的横向尺寸因此将约为该腔体布置在其上方的耦合器18的横向尺寸，例如，分别约为50μm的宽度和长度(例如，在与层10的平面平行的平面中测量)。换言之，在对应的耦合器18上方的每个腔体的横向尺寸将远小于腔体200的横向尺寸，例如至少以因子5。与其中胶300填充腔体200的底部201与块302的表面306之间的空间的图3的情况相比，用胶填充这些小腔体中的每一个以填充腔体的底部与块302的表面306之间可用的空间将更加难以实现。
此外，由于块302的至少一部分插入腔体200中的事实，所以从互连结构24的上表面突出的块302的部分的高度小于块302直接粘合到该上表面的情况。这减少了在操作芯片1000和块302的组件的过程中块302撕裂的风险。当胶300填充腔体200的侧壁与块302的侧表面之间的可用空间的全部或一部分时，芯片1000的组件的机械阻力甚至更大。在块302直接粘合到互连结构24的上表面的情况下，并且因此在胶仅布置在块302的表面306与互连结构24的上表面之间、并且可能沿着块302的侧表面的下部分布置的情况下，不能获取这样的机械阻力。
由于腔体200完全由互连结构24在横向上界定的事实，因此当块302至少部分地插入腔体200中时，与块302被定位在芯片1000的边缘上(例如，在布置在芯片1000的该边缘上的肩上)的情况相比，更好地保持了块302。实际上，通过将块302放置在芯片1000的边缘上，块302的侧表面中的至少一些侧表面将不与腔体200的壁相对。此外，将块302放置在芯片1000的边缘上将使得在块302已经与芯片1000组装之后难以甚至不可能将芯片1000个体化。
还可以被设计为使用用于保持光纤阵列中的光纤的块，使得在被插入腔体200中后，该阵列中的光纤的第一端部与保持块的同一侧表面齐平，使得第一端部直接附接到多个波导16的对应端部(“对接耦合”)，则省略耦合器18。
在这种情况下，腔体200的底部应当具有限定波导16的交叉层10，这将减少可用于在其中形成部件的层10的数量或表面积。
此外，通过将光纤端部直接抵靠波导16的端部放置而进行耦合将比耦合到耦合器18低效。实际上，波导16的尺寸比光纤304的纤芯的尺寸小得多，从光纤传输到波导的光的数量将不如耦合器18的情况那么多，耦合器18使得能够收集更多数量的光。
此外，与执行光纤304的端部与耦合器18的对准的准确度(对准准确度例如约为1μm)相比，在通过将光纤的端部直接抵靠波导16的端部放置而进行耦合的情况下，光纤的端部与波导16的端部的对准应当以更高的准确度(例如约为0.1μm)执行。
图4示意性地示出了截面图，该截面图示出了根据备选实施例的图2的步骤。
在该备选实施例中，芯片1000包括多个耦合器(例如，六个耦合器40)的组件，图3中示出了其中的单个耦合器，该多个耦合器旨在光学耦合到在保持块302中被维持在适当位置的光纤阵列中的光纤304的第一相应端部。
在图4的步骤，芯片1000优选形成包括多个相同的芯片1000的半导体晶圆的一部分，则对于晶圆中的所有芯片1000同时执行本文中描述的步骤。
在该步骤，不是在由耦合器18的组件的位置确定的位置处蚀刻腔体200，而是在如下的位置处蚀刻腔体200，该位置由保持在块302中的光纤阵列中的光纤304的第一相应端部将耦合到的耦合器40的位置确定。
与关于图2描述的类似，在图4所示的步骤，腔体的蚀刻在最接近耦合器40的金属层级(在此为金属层级M1)的下层级与具有限定于其中的耦合器40的层36的上层级之间的中间层级处停止。优选地，该中间层级在覆盖层10的层34B的上层级的上方。在图4的示例中，蚀刻在其中布置有金属层级M1的层28B中停止。
类似于关于图2描述的那样确定腔体200的横向尺寸和/或腔体200的位置，不同之处在于，在此考虑的耦合器是耦合器40而不是耦合器18。
在未示出的下一步骤，类似于关于图3描述的，将胶300布置在腔体200中，并且然后将用于保持阵列中的光纤304的块302插入腔体200中。将针对耦合器18和波导16关于图3的描述的内容适配于针对耦合器40和波导36的图4的情况在本领域技术人员的能力范围内。
此外，在通过考虑耦合器40、波导36和层38而不是相应的耦合器18、波导16和层10的该备选实施例中，可以找到上文关于图2和图3所指示的所有优点。
图5示意性地包括图5A和图5B，图5A和图5B示出了关于图2和图3描述的方法的备选实施例。图5A和图5B对应于图3A和图3B的相应视图。
在该备选实施例中，芯片1000被提供为包括在互连结构24的上表面上的围绕腔体200的保护环500。保护环从互连结构24的上表面突出。如图5所示，保护环被配置为当块302被插入腔体200中时减少或甚至防止胶300流动超出保护环500。
在该示例中，保护环500由分布在保护环500的圆周上的多个金属微柱502形成，微柱502沿着与互连结构24的上表面正交的方向在高度方向上延伸。换言之，微柱502沿着环的圆周一个接一个地布置。优选地，同一间距或换言之同一距离将两个连续的微柱502分开。优选地，间距由所使用的胶300的粘度确定，使得当胶300到达保护环500时，胶300在互连结构24的上表面上的流动被减少，或甚至被防止。
优选地，微柱502与芯片1000到另一集成电路芯片、中介件或印刷电路的电连接的微柱(未示出)相同。作为示例，每个微柱502位于布置在互连结构24的上表面的层级处的焊盘32的顶部上并且与焊盘32接触。那么，优选地，焊盘32未通过通孔30和互连结构24的金属层级M1、M2、M3和M4电连接到芯片1000的任何部件。
作为尺寸的示例，每个微柱502的高度约为10μm，例如约为10μm，直径约为20μm，两个相邻微柱502之间的空间例如约为20μm。
与块302直接粘合到互连结构24的上表面并且提供这样的保护环500的情况相比，这样的保护环将比图5的情况下更大，或者换言之，将被布置在距块302比图5的情况中大的距离处。因此，这使得能够使电连接元件(例如，其他微柱、金属球、焊盘32等)相对于块302直接粘合到互连结构24的上表面的情况而言更接近块302。
这样的备选实施例及其优点适用于关于图4描述的备选实施例。
在以上关于图1-图5描述的实施例和变体中，在腔体200的位置处，或者换言之，在耦合器18上方、相应地在耦合器40上方，没有提供通孔30和金属层26的任何部分。然而，在图1所示的类型的已知芯片中，已经是这样，其中该芯片没有腔体200并且块302旨在直接粘合在互连结构24的上表面上。实际上，在这样的已知芯片中，通孔30或金属层26的一部分的存在将干扰或甚至防止光学信号在光纤304与对应的耦合器18或40之间的传播。因此，关于图2、图3、图4和图5描述的实施例和变体与已知的光子芯片兼容。
此外，尽管已经相对于芯片1000和用于保持光纤阵列中的光纤304的块302的组件指示了上述实施例和变体的优点，但是这样的优点本质上存在于设置有腔体200的芯片1000中，或换言之，是由于在芯片1000中提供腔体200而导致的。
已经描述了各种实施例和变体。本领域技术人员将理解，这些各种实施例和变体的某些特征可以组合，并且本领域技术人员将想到其他变体。
最后，基于上文中给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。
这样的改变、修改和改进旨在作为本公开的一部分，并且旨在落入本实用新型的精神和范围内。因此，前面的描述仅作为示例，而非旨在进行限制。本实用新型仅由所附权利要求书及其等同物限定。

Claims (17)

1.一种光子集成电路芯片，其特征在于，包括：
限定在第一层中的多个垂直光栅耦合器，所述第一层包括半导体层或绝缘层；
覆盖所述垂直光栅耦合器的多个第二绝缘层；
互连结构，包括嵌入所述第二绝缘层中的多个金属层级；以及
腔体，在深度上延伸穿过所述第二绝缘层直到在所述耦合器与最接近所述耦合器的所述金属层级之间的中间层级，所述腔体具有横向尺寸，使得所述腔体能够容纳用于保持光纤的阵列的块，所述光纤的阵列旨在光学耦合到所述耦合器。
2.根据权利要求1所述的光子集成电路芯片，其特征在于，所述腔体的所述横向尺寸等于所述块的横向尺寸加上公差裕度。
3.根据权利要求2所述的光子集成电路芯片，其特征在于，所述公差裕度在10μm与200μm之间。
4.根据权利要求3所述的光子集成电路芯片，其特征在于，所述公差裕度在50μm与150μm之间。
5.根据权利要求1所述的光子集成电路芯片，其特征在于，所述第一层是绝缘体上半导体器件的半导体层。
6.根据权利要求1所述的光子集成电路芯片，其特征在于，所述第一层是由氮化硅制成的绝缘层。
7.根据权利要求6所述的光子集成电路芯片，其特征在于，所述第一层设置在绝缘体上半导体器件的半导体层上。
8.根据权利要求1所述的光子集成电路芯片，其特征在于，所述腔体具有与所述多个耦合器相对的底部。
9.根据权利要求1所述的光子集成电路芯片，其特征在于，还包括在所述互连结构的上表面上的围绕所述腔体的保护环。
10.根据权利要求9所述的光子集成电路芯片，其特征在于，所述保护环由多个金属微柱形成，所述多个金属微柱沿着所述保护环的圆周规则地分布。
11.根据权利要求1所述的光子集成电路芯片，其特征在于，所述腔体在横向上完全由所述互连结构界定。
12.一种用于光子集成电路的组件，其特征在于，包括：
限定在第一层中的多个垂直光栅耦合器，所述第一层包括半导体层或绝缘层；
覆盖所述垂直光栅耦合器的多个第二绝缘层；
互连结构，包括嵌入所述第二绝缘层中的多个金属层级；
腔体，在深度上延伸穿过所述第二绝缘层直到在所述耦合器与最接近所述耦合器的所述金属层级之间的中间层级；以及
用于保持插入到所述腔体中的光纤的阵列的块，所述光纤的阵列光学耦合到所述耦合器。
13.根据权利要求12所述的组件，其特征在于，所述腔体的横向尺寸等于所述块的横向尺寸加上在10μm与200μm之间的公差裕度。
14.根据权利要求12所述的组件，其特征在于，还包括在所述腔体中至少布置在所述腔体的底部与所述块的表面之间的胶，所述块的所述表面与所述腔体的所述底部相对，所述胶将所述块保持在所述腔体中的适当位置。
15.根据权利要求14所述的组件，其特征在于，还包括在所述互连结构的上表面上的围绕所述腔体的保护环，其中所述胶邻接所述保护环。
16.根据权利要求15所述的组件，其特征在于，所述保护环由多个金属微柱形成，所述多个金属微柱沿着所述保护环的圆周规则地分布。
17.根据权利要求12所述的组件，其特征在于，所述腔体在横向上完全由所述互连结构界定。
CN202020419943.9U 2019-03-25 2020-03-25 光子集成电路芯片和用于光子集成电路的组件 Active CN211856976U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903064 2019-03-25
FR1903064A FR3094502A1 (fr) 2019-03-25 2019-03-25 Puce de circuit intégré photonique

Publications (1)

Publication Number Publication Date
CN211856976U true CN211856976U (zh) 2020-11-03

Family

ID=67742610

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202020419943.9U Active CN211856976U (zh) 2019-03-25 2020-03-25 光子集成电路芯片和用于光子集成电路的组件
CN202010232161.9A Active CN111736258B (zh) 2019-03-25 2020-03-25 光子ic芯片
CN202211684894.1A Pending CN115933056A (zh) 2019-03-25 2020-03-25 光子ic芯片

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010232161.9A Active CN111736258B (zh) 2019-03-25 2020-03-25 光子ic芯片
CN202211684894.1A Pending CN115933056A (zh) 2019-03-25 2020-03-25 光子ic芯片

Country Status (4)

Country Link
US (3) US11269141B2 (zh)
EP (1) EP3715925B1 (zh)
CN (3) CN211856976U (zh)
FR (1) FR3094502A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111736258A (zh) * 2019-03-25 2020-10-02 意法半导体(克洛尔2)公司 光子ic芯片
CN114994831A (zh) * 2021-05-14 2022-09-02 台湾积体电路制造股份有限公司 硅光子结构及其制造方法及晶片级系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11333827B2 (en) 2020-03-02 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Protective ring structure to increase waveguide performance
US11899242B2 (en) * 2020-03-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a packaged device with optical pathway
CN115425029A (zh) * 2021-05-13 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11940659B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company Limited Optical integrated circuit structure including edge coupling protective features and methods of forming same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439778B1 (en) * 2001-01-17 2002-08-27 Ocean Design, Inc. Optical fiber connector assembly
DE60100294T2 (de) * 2001-07-09 2003-12-11 Alcatel Sa Verbinder für optische Fasern
US9874690B2 (en) * 2013-10-04 2018-01-23 Globalfoundries Inc. Integrated waveguide structure with perforated chip edge seal
US10546963B2 (en) 2014-12-01 2020-01-28 Luxtera, Inc. Method and system for germanium-on-silicon photodetectors without germanium layer contacts
US9612401B2 (en) * 2015-02-18 2017-04-04 Ciena Corporation Method and system for providing optical connections
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10770412B2 (en) * 2018-08-23 2020-09-08 Globalfoundries Inc. Guard ring for photonic integrated circuit die
FR3094502A1 (fr) 2019-03-25 2020-10-02 Stmicroelectronics (Crolles 2) Sas Puce de circuit intégré photonique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111736258A (zh) * 2019-03-25 2020-10-02 意法半导体(克洛尔2)公司 光子ic芯片
CN111736258B (zh) * 2019-03-25 2023-01-13 意法半导体(克洛尔2)公司 光子ic芯片
US11609378B2 (en) 2019-03-25 2023-03-21 Stmicroelectronics (Crolles 2) Sas Photonic IC chip
CN114994831A (zh) * 2021-05-14 2022-09-02 台湾积体电路制造股份有限公司 硅光子结构及其制造方法及晶片级系统

Also Published As

Publication number Publication date
CN111736258B (zh) 2023-01-13
FR3094502A1 (fr) 2020-10-02
CN115933056A (zh) 2023-04-07
CN111736258A (zh) 2020-10-02
EP3715925B1 (fr) 2024-04-24
US20220155519A1 (en) 2022-05-19
EP3715925A1 (fr) 2020-09-30
US20200310027A1 (en) 2020-10-01
US20230194787A1 (en) 2023-06-22
US11609378B2 (en) 2023-03-21
US11269141B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
CN211856976U (zh) 光子集成电路芯片和用于光子集成电路的组件
JP7145515B2 (ja) 光電子集積回路及びコンピューティング装置
US4966430A (en) Semiconductor circuit
KR100993385B1 (ko) 광학적 상호접속부를 구비하는 장치, 프로세싱 시스템 및광학적 상호접속부 제조 방법
US5659648A (en) Polyimide optical waveguide having electrical conductivity
US20130230274A1 (en) Photonic flexible interconnect
TW201725408A (zh) 用於基板上晶圓上晶片總成之方法及系統
US20100166363A1 (en) Optical waveguide substrate and substrate mounting photoelectric hybrid circuit
CN112534322B (zh) 具有波导和蚀刻连接器的激光图案化适配器
TWI491944B (zh) Light module
US20050207693A1 (en) Optical structures and methods for connecting optical circuit board components
JPH08264748A (ja) 光導波路集積回路装置及びその製造方法
US11650381B1 (en) PIC die and package with cover for multiple level and multiple depth connections of fibers to on-chip optical components
KR20040059627A (ko) 다채널 블록형 광원소자가 패키징된 인쇄회로기판
JP5230324B2 (ja) 光伝送基板および光モジュール、ならびに光伝送基板の製造方法
CN209946469U (zh) 光纤线路板、光传输装置及混合光纤线路板
US8926194B2 (en) Optical board having separated light circuit holding member and optical layer
JPH1152198A (ja) 光接続構造
JP5849220B2 (ja) 光モジュール
CN116027575A (zh) 具有多层多深度光纤到片上光学部件连接的pic管芯和封装
US20040258345A1 (en) Coupling to waveguides that are embedded in printed circuit boards
JP2005317658A (ja) 光・電気一括接続基板
US20230314740A1 (en) Optical semiconductor module and manufacturing method of the same
US20240094485A1 (en) Optical circuit board and electronic component mounting structure using the same
JP2008197380A (ja) 多チャンネル光路変換素子とその作製方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant