CN117203562A - 集成光子集成电路的扇出模块 - Google Patents

Abstract

一种半导体封装件，该半导体封装件包括至少部分地包封至少一个光子集成电路(114)的第一模制层。在该第一模制层上制造再分布层结构，该再分布层结构包括介电材料(110)和导电结构。在该再分布层结构上制造至少部分地包封至少一个半导体芯片(102)的第二模制层(160)。该再分布层结构提供该至少一个半导体芯片(102)与该至少一个光子集成电路(114)之间的电通路。该至少一个光子集成电路(114)的光接口上方的区域中的该第二模制层(160)中限定一个或多个空隙(108)，使得光能够透射穿过该光接口上方的介电材料(110)。

Description

集成光子集成电路的扇出模块

背景技术

光子集成电路今天比以往任何时候都更加普遍。光子集成电路是一种集成多种光子功能的器件，因此类似于电子集成电路。两者之间的主要区别在于，光子集成电路为施加在光波长上的信息信号提供功能，这些光波长通常在可见光谱或近红外中。用于光子集成电路的最具商业用途的材料平台是磷化铟(InP)，其允许在同一芯片上集成各种光学有源和无源功能。光子集成电路的最初示例是简单的2部分分布式布拉格反射器(DBR)激光器，包括两个独立控制的器件部分-增益部分和DBR镜部分。因此，所有现代单片可调谐激光器、宽范围可调谐激光器、外部调制激光器和发射器、集成接收器等都是光子集成电路的示例。

当光子集成电路与半导体芯片(例如，逻辑管芯)集成时，光子集成电路提供了接口，该接口允许数据经光纤通过光信号传送到半导体器件和从半导体器件传送。用于此类集成的2.5D架构包括安装在具有半导体芯片的衬底上的光子集成电路。光子集成电路耦合到光纤和衬底上的导体迹线，提供到半导体芯片的电通路。然而，此类架构不能提供高密度、短距离的互连来实现期望的性能和效率。光子集成电路和半导体芯片的更紧密集成受到光子集成电路必须保持可接入以与光纤交接的要求的阻碍。

附图说明

图1提出了根据本公开的一些具体实施的实现集成了光子集成电路的扇出模块的示例性半导体模块的框图。

图2提出了框图，该框图是根据本公开的一些具体实施的实现集成了光子集成电路的扇出模块的示例性半导体模块的横截面视图。

图3是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的一部分。

图4是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图5是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图6是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图7是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图8是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图9是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图10是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图11是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图12是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图13是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图14是根据一些具体实施的用于制造集成了光子集成电路的扇出模块的示例性工艺流程的另一部分。

图15是根据一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。

图16是根据一些具体实施的制造集成了光子集成电路的扇出模块的另一示例性方法的流程图。

图17是根据一些具体实施的制造集成了光子集成电路的扇出模块的另一示例性方法的流程图。

图18是根据一些具体实施的制造集成了光子集成电路的扇出模块的另一示例性方法的流程图。

图19是根据一些具体实施的制造集成了光子集成电路的扇出模块的另一示例性方法的流程图。

具体实施方式

根据本公开的具体实施提供了用于半导体封装件的架构和制造工艺，其允许半导体芯片与一个或多个光子集成电路共同封装，同时实现半导体芯片与光子集成电路之间的高密度互连。该架构允许从封装结构的外部通过包封半导体芯片的上模制层中的空隙进入光子集成电路。光学耦合器设置在这些空隙中，用于向和/或从光子集成电路传送光信号。光子集成电路嵌入在第一模制层下面的下模制层中，以允许光子集成电路与半导体芯片之间的短距离、高密度互连。以这种方式，光纤被耦合到封装结构，以在光子集成电路与半导体芯片之间保持短的电通路的同时将光传送到光子集成电路和从该光子集成电路传送光。

一种具体实施涉及一种制造集成了根据本公开的光子集成电路的扇出模块的方法。该方法包括制造第一模制层，该第一模制层至少部分地包封至少一个光子集成电路。该方法还包括在该第一模制层上制造包括介电材料和导电结构的再分布层结构。该方法还包括在该再分布层上制造第二模制层，该第二模制层至少部分地包封至少一个半导体芯片，其中该再分布层结构提供该至少一个半导体芯片与该至少一个光子集成电路之间的电通路。该方法还包括移除该至少一个光子集成电路的光接口上方的区域中的该第二模制层的一个或多个部分，使得光能够透射穿过该光接口上方的介电材料。

在一些示例中，该方法还包括在因该移除该第二模制层的该一个或多个部分而暴露的该介电材料的表面上安装一个或多个光纤耦合器。

在该方法的一些示例中，在该再分布层上制造第二模制层，该第二模制层至少部分地包封至少一个半导体芯片，其中该再分布层结构提供该至少一个半导体芯片与该至少一个光子集成电路之间的电通路，还包括将至少一个间隔件附接到该至少一个光子电路的该光接口上方的该介电材料的区域。在这些示例中，制造该第二模制层的方法还包括在该至少一个半导体芯片和该至少一个间隔件周围沉积封装剂材料。

在该方法的一些示例中，移除该至少一个光子集成电路的光接口上方的区域中的该第二模制层的一个或多个部分，使得光能够透射穿过该光接口上方的介电材料还包括围绕该至少一个间隔件进行切割以及移除该至少一个间隔件，其中使用离型膜将该至少一个间隔件附接到该介电材料。

在一些示例中，该方法还包括将多个焊料结构附接到嵌入在该第一模制层内的多个导电桩。

在一些示例中，该第一模制层包括至少一个桥结构，该第二模制层包括至少一个外围器件，并且该再分布层结构经由该桥结构提供该至少一个半导体芯片与至少一个外围器件之间的通信通路。

另一种具体实施涉及一种半导体封装件，该半导体封装件实现了集成了根据本发明的光子集成电路的扇出模块。该半导体封装件包括至少部分地包封至少一个光子集成电路的第一模制层。该封装件还包括再分布层结构，该再分布层结构位于该第一模制层上，该再分布层结构包括介电材料和导电结构。该封装还包括第二模制层，该第二模制层至少部分地包封该再分布层结构上的至少一个半导体芯片。该再分布层结构提供该至少一个半导体芯片与该至少一个光子集成电路之间的电通路。该至少一个光子集成电路的光接口上方的区域中的该第二模制层中限定一个或多个空隙，使得光能够透射穿过该光接口上方的介电材料。

在该半导体封装件的一些示例中，该光子集成电路包括接口表面，该接口表面上设置有该光接口和多个金属互连件。在这些示例中，该金属互连件设置在该第一模制层的位于该半导体芯片下方的区域中并且该金属互连件中的至少一些金属互连件通过该再分布层结构电连接到该半导体芯片。在一些示例中，该光子集成电路包括硅通孔，该硅通孔将该金属互连件中的至少一些金属互连件电连接到该半导体封装件的底表面上的焊料结构。在一些示例中，该再分布层的位于该光接口上方的部分仅由介电材料构成。

在一些示例中，该半导体封装件包括安装在该再分布层结构的该介电材料的表面上的一个或多个光纤耦合器，该表面暴露在该第二模制层中限定的该一个或多个空隙内。

在该半导体封装件的一些示例中，该第一模制层包封多个导电桩，该多个导电桩将该半导体封装件器件的底表面上的焊料结构电连接到该再分布层结构。

在该半导体封装件的一些示例中，该光子集成电路通过该再分布层结构从该导电桩接收电力和接地。

另一种具体实施涉及一种根据本公开的用于集成光子集成电路的扇出模块的装置。该装置包括衬底和安装在该衬底上的半导体封装件。该半导体封装件包括至少部分地包封至少一个光子集成电路的第一模制层。该封装件还包括再分布层结构，该再分布层结构位于该第一模制层上，该再分布层结构包括介电材料和导电结构。该封装还包括第二模制层，该第二模制层至少部分地包封该再分布层结构上的至少一个半导体芯片。该再分布层结构提供该至少一个半导体芯片与该至少一个光子集成电路之间的电通路。该至少一个光子集成电路的光接口上方的区域中的该第二模制层中限定一个或多个空隙，使得光能够透射穿过该光接口上方的介电材料。

在该半导体封装件的一些示例中，该光子集成电路包括接口表面，该接口表面上设置有该光接口和多个金属互连件。在这些示例中，该金属互连件设置在该第一模制层的位于该半导体芯片下方的区域中并且该金属互连件中的至少一些金属互连件通过该再分布层结构电连接到该半导体芯片。在一些示例中，该光子集成电路包括硅通孔，该硅通孔将该金属互连件中的至少一些金属互连件电连接到该半导体封装件的底表面上的焊料结构。在一些示例中，该再分布层的位于该光接口上方的部分仅由介电材料构成。该装置还包括一个或多个光纤，该一个或多个光纤耦合到光学耦合器。

在该装置的一些示例中，该光子集成电路包括接口表面，该接口表面上设置有该光接口和多个金属互连件。在这些示例中，该金属互连件设置在该第一模制层的位于该半导体芯片下方的区域中并且该金属互连件中的至少一些金属互连件通过该再分布层结构电连接到该半导体芯片。在一些示例中，该光子集成电路包括硅通孔，该硅通孔将该金属互连件中的至少一些金属互连件电连接到该半导体封装件的底表面上的焊料结构。在一些示例中，该再分布层的位于该光接口上方的部分仅由介电材料构成。

在一些示例中，该装置包括安装在该再分布层结构的该介电材料的表面上的一个或多个光纤耦合器，该表面暴露在该第二模制层中限定的该一个或多个空隙内。

将从图1开始更详细地描述根据本公开的具体实施。贯穿本说明书和附图，相同的附图标记指代相同的元件。图1提出了根据本公开的一些具体实施的扇出封装结构100的示例性架构的框图。封装结构100架构的具体实施在高性能应用(诸如，例如个人计算机、笔记本计算机、平板计算机、智能电话、存储装置数据中心)或涉及大规模数据库和/或分析的应用(诸如金融、生命科学和/或人工智能)中可以是可用的。许多其他应用是可能的。另外，示例性封装结构100可如本文所述以包括光子集成电路(PIC)的方式组装，该光子集成电路与半导体芯片，诸如处理单元共同封装。此外，示例性封装结构(100)还提供到半导体芯片的短距离电连接，同时仍然提供光纤耦合到PIC的通路。

图1中所描绘的示例性封装结构包括至少部分地封装在模制层160中的封装剂材料162中的半导体芯片102。半导体芯片102可为各种集成电路中的任何一种集成电路。示例的不完全列表包括微处理器、中央处理单元(CPU)、图形处理单元(GPU)、结合了两者的方面的加速处理单元(APU)、专用集成电路等。模制层160包括暴露模制层160下方的介电材料110的多个空隙108。介电材料110可为模制层160下面的再分布层(RDL)结构的介电材料。光学耦合器104设置在介电材料110上的空隙108中。光学耦合器104适于将光纤106耦合到封装结构100。

尽管在图1的视图中不可见，但是示例性封装结构100包括嵌入PIC模块114的另一个模制层，由于该PIC模块在图1的视图中被遮盖，所以以虚线示出。PIC模块114将电信号转换成光信号或将光信号转换成电信号，或两者兼有。半导体芯片102悬于PIC模块114的一部分之上，使得半导体芯片102的有源面外围的输入/输出(I/O)互连件接近PIC模块114的互连件。光学耦合器104设置在包括光接口的PIC模块114的不同部分之上。光接口包括用于发送或接收光信号的部件，或用于发送和接收光信号的部件，诸如光电探测器、光调制器、激光器、数模转换器、模数转换器、放大器等。本文公开的具体实施不依赖于PIC模块114的特定具体实施，并且需要接入PIC模块114的光接口来传送由PIC模块114转换成电信号或从该电信号转换来的光信号就足够了。数据通过光纤106经由光信号传输到PIC模块和/或从该PIC模块传输。电信号通过电通路在PIC模块114与半导体芯片102之间传送数据。

在一些具体实施中，外围器件(例如，高带宽存储器(HBM)器件或其他堆叠式存储器器件)可与半导体芯片102共同封装。图1示出了示例性封装结构100包括共同封装外围器件，诸如存储器器件120。存储器器件120也封装在模制层160中。存储器器件120与半导体芯片102之间的电通路包括嵌入在与PIC模块114相同的模制层(图1中不可见)中的桥结构130。桥结构130由于其在图1的视图中被遮盖，所以以虚线示出。桥结构130可为互连芯片，该互连芯片包括在接近半导体芯片102的互连芯片表面上的第一导电结构和在接近存储器器件120的互连芯片表面上的第二导电结构，以及包括连接互连芯片表面上的第一导电结构和第二导电结构的导电迹线的衬底部分。

在一些具体实施中，示例性封装结构100安装在衬底190上，用于向封装结构100的部件供应电力和接地，并用于向外部部件提供I/O通路。

为了进一步解释，图2描绘了根据一些具体实施的图1的示例性封装结构100的横截面视图。该横截面是沿图1的线A截取的。图2的示例性封装结构100包括模制层206，该模制层具有嵌入其中的PIC模块114和至少部分地封入封装剂材料224中的多个导电桩208。在介电层210上制造模制层206。PIC模块114包括在PIC管芯216的一侧具有连接区域217的PIC管芯216，在该连接区域上设置有光接口218和PIC互连件220。在各种示例中，光接口218包括接收光信号的光电探测器，该光信号被PIC管芯216中的电路转换成通过PIC互连件220输出的电信号。在各种示例中，光接口218包括激光器或其他光源，该光接口传输由PIC管芯216中的电路从通过PIC互连件220接收的电信号转换的光信号。光接口218适合与诸如光纤的光输送工具交接。导电结构适合与再分布层(RDL)结构230的导电迹线和通孔交接。介电材料222沉积在连接区域217上，以包封光接口并部分地包封PIC互连件220。在一些示例中，介电材料222是诸如聚酰亚胺的聚合物。介电层210也可由诸如聚酰亚胺的聚合物材料构成。

导电桩208可由诸如铜的导电金属或另一种导电金属构成。在一些具体实施中，使用铜。导电凸块270通过形成在介电层210中的孔施加到导电桩208。导电凸块270提供了用于粘结到衬底190的可焊接连接点。例如，导电凸块270包括铜、锡-银合金或适合可焊接连接的另一种导电材料。因此，导电凸块270和导电桩208提供了从衬底190的表面到RDL结构230的导电通路，用于向封装结构100内的部件提供输入/输出信号、电力和接地的传输。

在模制层306上制造RDL结构230。RDL结构230包括多个层，该多个层包括导电结构226(例如，迹线、焊盘、通孔)和层间介电材料228。迹线提供电信号的侧向路由，而分散在介电材料328中的导电通孔提供来自底层连接器(例如，PIC互连件220)和上覆连接器(例如，粘结焊盘232)以及迹线/焊盘层之间的电信号的竖直路由。导电结构226可由各种导体材料构成，诸如铜、铝、银、金、铂、钯、这些或其他的层压材料。介电材料228是聚酰亚胺或其他合适的聚合物。覆盖PIC模块114的介电材料层228中的通孔将PIC模块314的PIC互连件220连接到RDL结构230中的迹线/焊盘。导电结构226在接收半导体芯片102的RDL结构230的顶表面上的PIC互连件220与粘结焊盘232之间提供电通路。在一些示例中，导电结构226在PIC模块114的PIC互连件220与导电桩208之间提供电通路，用于从衬底接收电源和接地。在其他示例中，PIC模块314包括硅通孔(TSV)(未描绘)，该TSV允许PIC模块114通过在介电层210的开口处连接到PIC模块114的TSV的焊料结构从衬底接收电力和接地。PIC模块114的光接口218正上方的RDL结构230的区域没有导电结构226，以允许光穿过RDL结构的该区域而不受干扰。在一些示例中，介电材料228和介电材料222是相同的材料。

半导体芯片102安装在RDL结构230上并嵌入模制层160中。RDL结构扇出从半导体芯片到导电桩208的互连通路，该导电桩继而可连接到衬底190上的扇出结构。半导体芯片102被定向在RDL结构230上，使得半导体芯片102的一部分被设置在PIC互连件220上方，以最小化电信号在PIC模块114与半导体芯片102之间行进的距离，而基本上不悬于PIC模块的光接口218之上，以允许光穿过RDL结构230进出光接口218。半导体芯片102包括由硅、锗或其他类型的半导体材料构成的衬底，并且包括各种功能逻辑块、逻辑门、时钟、总线和本领域技术人员将理解的在衬底中形成的其他元件。本文公开的具体实施不依赖于半导体芯片102的特定功能。半导体芯片102还包括管芯接口(例如，管芯级堆积结构，诸如在管芯制造期间创建的后段制程(BEOL)层)，该管芯接口包括金属化层和层间介电层，以及导体结构，诸如通孔、迹线和焊盘。管芯接口包括多个金属互连件240(例如，微凸块)，该多个金属互连件粘结到设置在RDL结构230的表面上的配对粘结焊盘232，用于传送电力、接地、输入信号和输出信号。在一些示例中，半导体芯片102由物理层或“PHY”区域和非PHY区域构成，该物理层或“PHY”区域具有专用于芯片到芯片信号传输的各种内部和外部导体结构，该非PHY区域具有更适合于电力和接地和/或芯片到衬底信号传输的导体结构。

底部填充材料244沉积在半导体芯片102与RDL结构230之间，并围绕粘结焊盘232和互连件240。底部填充材料244由熟知的聚合底部填充材料，诸如环氧树脂构成。半导体芯片102、底部填充材料244、互连240和粘结焊盘232都至少部分地被封入封装剂材料162中，以形成模制层160。

光学耦合器104附连到PIC模块114的光接口218上方的RDL结构230的区域。如先前所提及的，RDL结构的该区域没有导体结构226，并且将允许光进出光接口218。光学耦合器104将光纤106耦合到封装结构100。在一些示例中，光学耦合器104从侧向耦合到封装结构100的光纤竖直地向光接口传送光和从该光接口传送光。

为了进一步解释，图3至图14提出了根据各种具体实施的用于构造半导体器件的示例性工艺流程，诸如图1和图2中所描绘的半导体器件100的示例性具体实施。从图3开始，介电层310沉积在载体312上，该载体将支持PIC模块314的放置和导电桩308的形成。在一些示例中，介电层310是聚酰亚胺层或其他聚合物材料层。可使用旋涂等来施加介电层310。在一些示例中，在沉积介电层310之前，离型膜(未描绘)被施加到载体312。离型膜可以是光激活的、热激活的或其他类型的粘合剂，或甚至是某种形式的胶带，其可能够使载体312被移除，而不会在分离时破坏性地损坏安装在其上的结构。载体312可由各种类型的玻璃或甚至半导体，诸如硅构成。

然后在已经沉积在载体312上的介电层310上形成导电桩308。通过各种熟知的技术来实现在介电层310上创建导电桩308。在一个示例中，电镀晶种层(未示出)被施加到介电层310。电镀晶种层可由适于电镀晶种层的各种材料构成，诸如铜等，并且通过熟知的溅射、化学气相沉积、无电镀等来施加电镀晶种层。在这些示例中，光刻掩模被施加到电镀晶种层并被光刻图案化以产生将被用于电镀导电桩308的多个开口。在光刻掩模就位并被图案化的情况下，执行电镀工艺以制造导电桩308。使用灰化、溶剂剥离等剥离光刻掩模，以产生定位在介电层310上的导电桩308。使用熟知的蚀刻技术蚀刻桩308侧面的介电层310上的电镀晶种层的部分(未示出)。

然后使用拾取和放置工艺以及例如管芯附接膜将PIC模块314放置在介电层310上。在图3至图14所描绘的工艺流程之前创建PIC模块314。在一些示例中，PIC模块314包括光子管芯316，该光子管芯具有光接口318和封装在介电材料322中的PIC互连件320。介电材料322是聚酰亚胺或其他合适的聚合物。虽然未示出，但是在一些示例中，桥结构(例如，互连芯片)也可放置在介电层310上。

转到图4，通过将PIC模块314和导电桩封入封装剂材料324中来制造模制层306。在一些具体实施中，包封PIC模块314和导电桩308是通过在PIC模块314、导电桩308和介电层310的暴露部分上和周围沉积封装剂材料324来实现的。通过研磨或蚀刻来移除多余的封装剂材料324，以暴露导电桩308的表面和PIC模块314的PIC互连件320的表面。尽管未示出，在一些示例中，封装剂材料324也沉积在桥结构上方，使得PIC模块314和桥结构包括在模制层306中。

转到图5，在模制层306、导电桩308的暴露表面和PIC模块314的PIC互连件320的暴露表面上制造RDL结构330。RDL结构330包括多层导电元件326，诸如迹线、焊盘和通孔，以及多层介电材料328。在各种示例中，导电元件326可由铜、铝、金、铂、钯、此类或其他导体的组合构成，并且可使用熟知的材料沉积技术(诸如电镀、溅射、化学气相沉积、这些技术的组合等)来制造该导电元件并且根据需要使用熟知的光刻和定向蚀刻技术来图案化该导电元件。层间介电材料层328可由玻璃，诸如SiOx的或其他类型的层间介电层材料构成。在一个示例中，介电材料328是聚酰亚胺材料或其他合适的聚合物材料。

在一个示例中，通过在模制层306、导电桩308的暴露表面和PIC模块314的PIC互连件320的暴露表面上沉积介电材料层328来制造RDL结构330。优选地，介电材料328是与PIC模块314的介电材料322相同的材料。可使用熟知的旋涂和烘焙技术来施加介电材料328，并且该介电材料可注入有光活性化合物，以便为随后电镀的通孔建立开口。任选地，可通过激光钻孔或其他类型的蚀刻技术来建立用于随后形成的通孔的开口。在建立开口之后，可使用熟知的电镀或其他材料沉积技术来制造通孔。接下来，在介电材料层328上制造金属化层。金属化层可为增材或减材工艺。在一个示例中，金属化层被制造为减材工艺，其中使用熟知的气相沉积技术沉积金属材料的覆盖层，然后随后该金属材料的覆盖层被蚀刻以限定单独的导电元件326，诸如迹线、通孔焊盘、粘结焊盘等。接下来，在蚀刻的导电元件上沉积另一个介电材料层328，形成并电镀通孔，添加并蚀刻另一个金属化层等，直到完成RDL结构330。

粘结焊盘332在通孔位置处附连到RDL结构330的表面。导电元件326在PIC模块314与粘结焊盘332之间、粘结焊盘332与导电桩308之间以及PIC模块314与导电桩308之间形成电连接。在一个示例中，粘结焊盘332是微焊盘或其他导电粘结位点。尽管未示出，在一些示例中，RDL层结构330也以类似于PIC模块314的方式为信号进出桥结构提供电路由。

转到图6，半导体芯片302安装到RDL结构330。在一个示例中，通过合适的粘结技术将半导体芯片302的互连件340粘结到RDL结构330的粘结焊盘332，将半导体芯片302倒装在RDL结构330上。例如，半导体芯片302可通过互连件340与粘结焊盘332之间的焊料连接342机械地和电气地固定到RDL结构330。随后，底部填充材料344定位在芯片302与RDL结构330之间。例如，底部填充材料344包括液体环氧树脂、非导电膏(NCP)、非导电膜(NCF)、可变形凝胶、硅橡胶等，该底部填充材料被分配在半导体芯片302与RDL结构330之间和/或预层压在存储器管芯的表面上，然后被固化以硬化。除了别的以外，该底部填充材料344用于减少裂化并用于保护互连件340和粘结焊盘332。例如，底部填充材料344可为毛细管或模制的。然后固化底部填充材料344。尽管未示出，在一些示例中，电连接到导电桩中的一些导电桩并且电连接到桥结构的外围部件(例如，HBM器件)也在此时安装到RDL结构330。

转到图7，间隔件350在每个半导体芯片302的相对侧上附接到RDL结构330的表面。例如，使用离型膜352来附接间隔件350。在一些示例中，间隔件350是硅基的，并且没有电耦合到RDL结构330。相反，在间隔件350、半导体芯片302和RDL结构330的暴露部分的后续模制期间，间隔件350在PIC模块314的光接口318上方保留空间。

转到图8，在间隔件350、半导体芯片302和RDL结构330的暴露部分上和周围形成模制层360。在一个示例中，通过在间隔件350、半导体芯片302和RDL结构330的暴露部分上沉积封装剂材料362以将这些部件封入封装剂材料362中，来创建模制层360。在一些示例中，封装剂材料362是无机氧化物化合物(例如，SiOx)。可通过熟知的压缩模制技术来进行模制。模制层360可经受研磨工艺以暴露半导体芯片302的上表面，预期在其上最终安装某种形式的散热器或散热片。尽管未示出，但是模制层也形成在诸如HBM器件的外围部件上。

转到图9，间隔件350与周围的封装剂材料362分离。在一个示例中，通过激光蚀刻间隔件350周围的封装剂材料一直到离型膜352，间隔件350与周围的封装剂材料362分离。然后，通过向离型膜352施加光或热来使离型膜352去激活。

转到图10，移除间隔件350，并清除RDL结构330上任何残留的离型膜352。可用合适的溶剂移除任何多余的离型膜。

转到图11，载体312被移除，并且焊料结构370(例如，C4凸块)被附接。在一些示例中，通过去激活介电层310与载体312之间的离型膜来移除载体312。介电层310可被处理以在其中建立通向导电桩308的开口，以预期焊料结构370的附接。另选地，介电层310可以被更早地处理以建立开口。随着在介电层310中建立开口，焊料结构370通过拾取和放置、模板或其他焊料附接技术附接到导电桩308。在一些示例中，在PIC管芯316采用TSV将管芯接触表面连接到体硅表面的情况下，介电层310被处理以在TSV处建立开口，并且焊料结构370被附接到TSV。

转到图12，晶圆设置在胶带上，并且晶圆锯用于将封装件切割成经切割封装件300，该经切割封装件包括与PIC模块314共同封装的半导体芯片302。

转到图13，光学连接器372附接到RDL结构330。光学连接器372包括光纤和波导的耦合，以将光从光纤传送到RDL结构330的介电表面。从光学连接器372发射的光通过介电材料322、328到达PIC模块314的光接口318。从PIC模块314的光接口318发射的光通过介电材料322、328传送到光学连接器372。

转到图14，封装结构300安装在衬底390上。衬底190向封装结构300的部件供应电力和接地，并向外部部件提供I/O通路。光纤392能够耦合到光学连接器372。

为了进一步解释，图15提出了根据本公开的一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。图15的示例性方法包括制造1502至少部分地包封至少一个光子集成电路的第一模制层。在一些示例中，制造1502至少部分地包封至少一个光子集成电路的第一模制层是通过在载体上沉积介电层并将光子集成电路放置在介电层上来实现的。例如，光子集成电路可通过拾取和放置工艺放置在介电层上，并经由管芯附接膜附接。在一些示例中，制造1502至少部分地包封至少一个光子集成电路的第一模制层还通过在介电层上创建导电桩来实现。光子集成电路和导电桩被封入封装剂材料以形成第一模制层。封装剂材料被研磨和平面化，以部分地暴露光子集成电路的互连件，并部分地暴露导电桩。在一些示例中，制造1502至少部分地包封至少一个光子集成电路的第一模制层是通过图3和图4中详述的工艺流程及其描述来实现的。

图15的示例性方法还包括在第一模制层上制造1504包括介电材料和导电结构的再分布层结构。在一些示例中，在第一模制层上制造1504包括介电材料和导电结构的再分布层结构是通过在第一模制层上沉积介电材料层并在介电材料层中形成导电通孔来实现的，该导电通孔电连接到光子集成电路的互连件中的一些或所有互连件和导电桩中的一些或所有导电桩。在第一模制层上制造1504包括介电材料和导电结构的再分布层结构还通过在电连接到通孔的介电材料层上制造导电迹线和焊盘，并在导电迹线和焊盘上沉积另一个介电材料层来实现。如本领域的技术人员将理解的，可基于设计约束重复该工艺多次，以创建合适数量的金属化层。在再分布层结构的表面的介电材料上创建粘结焊盘，并通过介电材料顶层中的通孔电连接到底层导电结构网络。光子集成电路的光接口上方的再分布层结构的区域没有导电结构，使得仅在光接口上方形成介电材料。在一些示例中，在第一模制层上制造1504包括介电材料和导电结构的再分布层结构是通过图5中详述的工艺流程及其描述来实现的。

图15的示例性方法还包括在该再分布层上制造1506第二模制层，该第二模制层至少部分地包封至少一个半导体芯片，其中再分布层结构提供至少一个半导体芯片与至少一个光子集成电路之间的电通路。在一些示例中，在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层是通过将一个或多个半导体芯片倒装粘结到再分布层结构的粘结焊盘来实现的。放置半导体芯片，使得半导体芯片的一部分悬于包括互连件的光子集成电路的一部分之上，同时使包括光接口的光子集成电路的另一部分不受半导体芯片阻挡。底部填充材料沉积在半导体芯片与再分布层结构之间。一个或多个半导体芯片和底部填充材料被封入封装剂材料中以形成第二模制层。封装剂材料可被研磨和平面化以暴露一个或多个半导体芯片的表面，例如用于稍后的散热器的附接。在一些示例中，在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层是通过图6至图8中详述的工艺流程及其描述来实现的。

图15的示例性方法还包括移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料。在一些示例中，移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料是通过移除光子集成电路的光接口上方的区域中的第二模制层的封装剂材料的部分来实现的。封装剂材料的移除暴露了光接口上方的介电材料的表面。如先前所讨论的，该区域没有导电结构。在一些示例中，介电材料允许通过封装结构中的空隙进入封装结构的光穿过介电材料到达光接口，这些空隙是通过移除封装剂材料而创建的。在一些示例中，介电材料允许从光接口发射的光穿过介电材料，以通过封装结构中由移除封装剂材料创建的空隙逸出封装结构。介电材料可为聚酰亚胺材料。在一些示例中，移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料是通过图9和图10中详述的工艺流程及其描述来实现的。

为了进一步解释，图16提出了根据本公开的一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。类似于图15的示例性方法，图16的示例性方法还包括制造1502至少部分地包封至少一个光子集成电路的第一模制层；在第一模制层上制造1504包括介电材料和导电结构的再分布层结构；在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层；以及移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料。

图16的示例性方法还包括在因移除第二模制层的一个或多个部分而暴露的介电材料的表面上安装1602一个或多个光纤耦合器。在一些示例中，在因移除第二模制层的一个或多个部分而暴露的介电材料的表面上安装1602一个或多个光纤耦合器是通过将一个或多个光学耦合器放置在第一模制层中通过移除封装剂材料而创建的空隙内来实现的。在因移除第二模制层的一个或多个部分而暴露的介电材料的表面上安装1602一个或多个光纤耦合器还通过将一个或多个光学耦合器附接到已经通过移除封装剂材料而暴露的再分布层结构的表面上的介电材料来实现。在一些示例中，在因移除第二模制层的一个或多个部分而暴露的介电材料的表面上安装1602一个或多个光纤耦合器是通过图13中详述的工艺流程及其描述来实现的。

为了进一步解释，图17提出了根据本公开的一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。类似于图15的示例性方法，图17的示例性方法还包括制造1502至少部分地包封至少一个光子集成电路的第一模制层；在第一模制层上制造1504包括介电材料和导电结构的再分布层结构；在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层；以及移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料。

在图17的示例中，在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层包括将至少一个间隔件附接1702到至少一个光子电路的光接口上方的介电材料的区域。在一些示例中，将至少一个间隔件附接1702到至少一个光子电路的光接口上方的介电材料的区域是通过将间隔件(例如，硅间隔件)附接到已经通过移除介电材料而暴露的再分布层结构的介电材料的表面来实现的。间隔件被放置在光子集成电路的光接口上方的介电材料的区域上。一个或多个间隔件可经由离型膜附接。在一些示例中，将至少一个间隔件附接1702到至少一个光子电路的光接口上方的介电材料的区域是通过图7中详述的工艺流程及其描述来实现的。

在图17的示例中，在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层还包括在至少一个半导体芯片和至少一个间隔件周围沉积1704封装剂材料。在一些示例中，在至少一个半导体芯片和至少一个间隔件周围沉积1704封装剂材料是通过将一个或多个间隔件、一个或多个半导体芯片和底部填充材料封入封装剂材料中以形成第二模制层来实现的。在一些示例中，在至少一个半导体芯片和至少一个间隔件周围沉积1704封装剂材料是通过图8中详述的工艺流程及其描述来实现的。

为了进一步解释，图18提出了根据本公开的一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。类似于图17的示例性方法，图18的示例性方法还包括制造1502至少部分地包封至少一个光子集成电路的第一模制层；在第一模制层上制造1504包括介电材料和导电结构的再分布层结构；在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层，包括将至少一个间隔件附接1702到至少一个光子电路的光接口上方的介电材料的区域，并且在至少一个半导体芯片和至少一个间隔件周围沉积1704封装剂材料；以及移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料。

在图18的示例性方法中，移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料，还包括在至少一个间隔件周围进行切割1802。在一些示例中，在至少一个间隔件周围进行切割1802包括在一个或多个间隔件周围进行切割，以将间隔件与第二模制层的周围封装剂材料分离。例如，可使用激光锯在间隔件周围进行切割。在一些示例中，围绕至少一个间隔件进行的切割1802是通过图9中详述的工艺流程及其描述来实现的。

图18的示例性方法移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料还包括移除1804至少一个间隔件，其中使用离型膜将至少一个间隔件附接到介电材料。在一些示例中，移除1804至少一个间隔件，其中使用离型膜将至少一个间隔件附接到介电材料包括去激活将一个或多个间隔件附接到再分布层结构的表面上的介电材料的离型膜。离型膜的去激活可通过将离型膜暴露于光或热来实现。移除1804至少一个间隔件，其中使用离型膜将至少一个间隔件附接到介电材料还通过提取一个或多个间隔件并从介电材料清除剩余的离型膜来实现。在一些示例中，移除1804至少一个间隔件，其中使用离型膜将至少一个间隔件附接到介电材料是通过图10中详述的工艺流程及其描述来实现的。

为了进一步解释，图19提出了根据本公开的一些具体实施的制造集成了光子集成电路的扇出模块的示例性方法的流程图。类似于图15的示例性方法，图19的示例性方法还包括制造1502至少部分地包封至少一个光子集成电路的第一模制层；在第一模制层上制造1504包括介电材料和导电结构的再分布层结构；在再分布层上制造1506至少部分地包封至少一个半导体芯片的第二模制层；以及移除1508至少一个光子集成电路的光接口上方的区域中的第二模制层的一个或多个部分，使得光能够透射穿过光接口上方的介电材料。

图19的示例性方法还包括将多个焊料结构附接1902到嵌入第一模制层内的多个导电桩。在一些示例中，将多个焊料结构附接1902到嵌入第一模制层中的多个导电桩是通过移除支撑封装结构的载体并部分地暴露嵌入第一模制层中的导电桩来实现的。例如，在第一模制层与载体之间形成介电层的情况下，在载体被移除之后，介电层被处理以形成电连接到导电桩的导电通孔。然后将焊料结构附接在通孔处，以电连接到导电桩。在一些示例中，将多个焊料结构附接1902到嵌入在第一模制层内的多个导电桩是通过图11中详述的工艺流程及其描述来实现的。

鉴于前面的描述，根据本公开的具体实施提供了许多优点。具体实施提供了允许光子集成电路与半导体芯片或其他半导体芯片共同封装的架构。具体实施提供了从光子集成电路到这些半导体芯片的短距离电连接，同时还提供了光纤耦合到光子集成电路的通路。具体实施通过将光子集成电路部分地放置在电耦合的半导体芯片下方来最小化封装件的占用空间。此外，此类封装件的制造可与使用嵌入式桥结构的工艺集成。

从前面的描述将理解，可在本公开的各种具体实施中进行修改和改变。本说明书中的描述仅用于说明目的，而不应以限制性意义进行解释。本公开的范围仅由所附权利要求书的语言限定。

Claims (20)

1.一种制造集成有光子集成电路的扇出模块的方法，所述方法包括：

制造第一模制层，所述第一模制层至少部分地包封至少一个光子集成电路；

在所述第一模制层上制造包括介电材料和导电结构的再分布层结构；

在所述再分布层上制造第二模制层，所述第二模制层至少部分地包封至少一个半导体芯片，其中所述再分布层结构提供所述至少一个半导体芯片与所述至少一个光子集成电路之间的电通路；以及

移除所述至少一个光子集成电路的光接口上方的区域中的所述第二模制层的一个或多个部分，使得光能够透射穿过所述光接口上方的介电材料。

2.根据权利要求1所述的方法，所述方法还包括：

在因所述移除所述第二模制层的所述一个或多个部分而暴露的所述介电材料的表面上安装一个或多个光纤耦合器。

3.根据权利要求1所述的方法，其中在所述再分布层上制造第二模制层，所述第二模制层至少部分地包封至少一个半导体芯片，其中所述再分布层结构提供所述至少一个半导体芯片与所述至少一个光子集成电路之间的电通路，包括：

将至少一个间隔件附接到所述至少一个光子电路的所述光接口上方的所述介电材料的区域；以及

在所述至少一个半导体芯片和所述至少一个间隔件周围沉积封装剂材料。

4.根据权利要求3所述的方法，其中移除所述至少一个光子集成电路的光接口上方的区域中的所述第二模制层的一个或多个部分，使得光能够透射穿过所述光接口上方的介电材料包括：

围绕所述至少一个间隔件进行切割；以及

移除所述至少一个间隔件，其中使用离型膜将所述至少一个间隔件附接到所述介电材料。

5.根据权利要求1所述的方法，所述方法还包括：

将多个焊料结构附接到嵌入在所述第一模制层内的多个导电桩。

6.根据权利要求1所述的方法，其中所述第一模制层包括至少一个桥结构；其中所述第二模制层包括至少一个外围器件；并且其中所述再分布层结构经由所述桥结构提供所述至少一个半导体芯片与至少一个外围器件之间的通信通路。

7.一种半导体封装件，所述半导体封装件包括：

第一模制层，所述第一模制层至少部分地包封至少一个光子集成电路；

再分布层结构，所述再分布层结构位于所述第一模制层上，所述再分布层结构包括介电材料和导电结构；和

第二模制层，所述第二模制层至少部分地包封所述再分布层结构上的至少一个半导体芯片，其中所述再分布层结构提供所述至少一个半导体芯片与所述至少一个光子集成电路之间的电通路；并且其中所述至少一个光子集成电路的光接口上方的区域中的所述第二模制层中限定一个或多个空隙，使得光能够透射穿过所述光接口上方的介电材料。

8.根据权利要求7所述的半导体封装件，其中所述光子集成电路包括接口表面，所述接口表面上设置有所述光接口和多个金属互连件。

9.根据权利要求8所述的半导体封装件，其中所述金属互连件设置在所述第一模制层的位于所述半导体芯片下方的区域中；并且其中所述金属互连件中的至少一些金属互连件通过所述再分布层结构电连接到所述半导体芯片。

10.根据权利要求8所述的半导体封装件，其中所述光子集成电路包括硅通孔，所述硅通孔将所述金属互连件中的至少一些金属互连件电连接到所述半导体封装件的底表面上的焊料结构。

11.根据权利要求8所述的半导体封装件，其中所述再分布层的位于所述光接口上方的部分仅由介电材料构成。

12.根据权利要求7所述的半导体封装件，所述半导体封装件还包括安装在所述再分布层结构的所述介电材料的表面上的一个或多个光纤耦合器，所述表面暴露在所述第二模制层中限定的所述一个或多个空隙内。

13.根据权利要求7所述的半导体封装件，其中所述第一模制层包封多个导电桩，所述多个导电桩将所述半导体封装件的底表面上的焊料结构电连接到所述再分布层结构。

14.根据权利要求13所述的半导体封装件，其中所述光子集成电路通过所述再分布层结构从所述导电桩接收电力和接地。

15.一种装置，所述装置包括：

衬底；

半导体封装件，所述半导体封装件安装在所述衬底上，所述半导体封装件包括：

第一模制层，所述第一模制层至少部分地包封至少一个光子集成电路；

再分布层结构，所述再分布层结构位于所述第一模制层上，所述再分布层结构包括介电材料和导电结构；和

第二模制层，所述第二模制层至少部分地包封所述再分布层结构上的至少一个半导体芯片，其中所述再分布层结构提供所述至少一个半导体芯片与所述至少一个光子集成电路之间的电通路；并且其中所述至少一个光子集成电路的光接口上方的区域中的所述第二模制层中限定一个或多个空隙，使得光能够透射穿过所述光接口上方的介电材料；和

一个或多个光纤，所述一个或多个光纤耦合到光学耦合器。

16.根据权利要求15所述的装置，其中所述光子集成电路包括接口表面，所述接口表面上设置有所述光接口和多个金属互连件。

17.根据权利要求16所述的装置，其中所述金属互连件设置在所述第一模制层的位于所述半导体芯片下方的区域中；并且其中所述金属互连件中的至少一些金属互连件通过所述再分布层结构电连接到所述半导体芯片。

18.根据权利要求16所述的装置，其中所述光子集成电路包括硅通孔，所述硅通孔将所述金属互连件中的至少一些金属互连件电连接到所述半导体封装件的底表面上的焊料结构。

19.根据权利要求16所述的装置，其中所述再分布层的位于所述光接口上方的部分仅由介电材料构成。

20.根据权利要求15所述的装置，所述装置还包括安装在所述再分布层结构的所述介电材料的表面上的一个或多个光纤耦合器，所述表面暴露在所述第二模制层中限定的所述一个或多个空隙内。