CN114664806A - 具有直接光互连的可堆叠光子管芯 - Google Patents

具有直接光互连的可堆叠光子管芯 Download PDF

Info

Publication number
CN114664806A
CN114664806A CN202111390937.0A CN202111390937A CN114664806A CN 114664806 A CN114664806 A CN 114664806A CN 202111390937 A CN202111390937 A CN 202111390937A CN 114664806 A CN114664806 A CN 114664806A
Authority
CN
China
Prior art keywords
optical
die
photonics die
photonics
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111390937.0A
Other languages
English (en)
Inventor
T·R·孔斯
M·鲁蒂利亚诺
J·F·瓦尔奇克
A·M·德托夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114664806A publication Critical patent/CN114664806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12019—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the optical interconnection to or from the AWG devices, e.g. integration or coupling with lasers or photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

本文描述的实施例可以涉及与将光子集成电路并入基础管芯中相关的装置、过程、系统和技术，基础管芯包括在基础管芯底部处的光互连，以用于发送和接收来自基础管芯外部的光信号。基础管芯的顶部包括与光子集成电路电耦合的一个或多个电连接器。基础管芯可以被称为光子管芯。片上系统(SOC)可以与光子管芯的顶部电耦合并堆叠到光子管芯的顶部上。可以描述和/或要求保护其他实施例。

Description

具有直接光互连的可堆叠光子管芯
技术领域
本公开内容的实施例总体上涉及光子封装领域，并且具体而言，涉及在管芯底侧上具有光接口的光子管芯(photonics die)。
背景技术
虚拟机和云计算的持续增长将增大对包括光学封装在内的可靠制造的半导体封装的需求。
附图说明
图1示出了包括具有与片上系统(SOC)电耦合的光耦合器的光子集成电路的光子封装的传统实施方式的图。
图2示出了根据各种实施例的光子管芯的图，其中，光互连在管芯的底侧上，并且电连接器在管芯的顶侧处。
图3示出了根据各种实施例的光子管芯的图，其中，光互连在管芯的底侧上，并且光引擎在管芯的顶侧处。
图4示出了根据各种实施例的在衬底上的光子管芯的透视图，其中，一个或多个管芯与光子管芯的顶部耦合，并且光耦合器在光子管芯的底侧处。
图5示出了根据各种实施例的要被安置在插座中的光子管芯封装的图，其中，光连接器与光子管芯的底侧处的光耦合器光耦合。
图6示出了根据各种实施例的光子管芯封装的图，其中，光连接器要与光耦合器光耦合，并且其中，光通路穿过主板。
图7示出了根据各种实施例的光子管芯封装的图，其中，光连接器要与光耦合器光耦合，并且其中，光通路在插座内。
图8示出了根据各种实施例的光子管芯封装的图，其中，光连接器光耦合并物理附接到光子管芯封装。
图9是根据各种实施例的用于制造光子管芯封装的过程。
图10是根据本发明的实施例的计算机系统1000的示意图。
具体实施方式
本文描述的实施例可以涉及与将光子集成电路并入基础管芯中相关的装置、过程、系统和技术，基础管芯包括在基础管芯的底部处的光互连以发送和接收来自基础管芯外部的光信号。基础管芯的顶部包括与光子集成电路电耦合的一个或多个电连接器。在实施例中，基础管芯可以被称为光子管芯。在实施例中，片上系统(SOC)可以与光子管芯的顶部电耦合并堆叠在光子管芯的顶部上，并且与光子管芯电耦合。
在传统实施方式中，SOC和光子管芯使用诸如嵌入式多管芯互连桥(EMIB)或硅中介层、衬底上的有机布线或衬底上的再分布层(RDL)之类的互连桥电耦合。这些实施方式通常导致与垂直或水平地定位在封装顶部处的光子管芯的光耦合。这些传统互连桥实施方式的一个挑战是它们创建了复杂的封装系统，包括与互连桥管芯的复杂对准。另一个缺点是光子光连接(photonics optical connection)通常在封装顶部处，这使得散热解决方案和插座装载机制(socket loading mechanism)复杂化。当光子光连接(或插头)脱离封装的顶表面时，它处于非常拥挤的区域中。封装顶部通常具有向下压靠在封装上的热冷却特征，并且在该区域中几乎没有用于任何物体的空间。将连接器和热解决方案装配在同一空间中是更大的挑战。另一个缺点是具有集成插头或尾光纤连接器(pigtail connector)的传统实施方式使封装组装和测试复杂化。虽然具有集成插头的封装有助于解决上述空间布线问题，但是集成插头向下悬垂并且增大了整体封装尺寸和复杂性。尾光纤及其连接器使得测试更加复杂，因为它们必须被约束或定位以在测试板上留出空间。
将SOC和光子管芯进行堆叠可以使得光子封装占用较少的XY空间，从而通过使用穿过管芯堆叠体的较低功率输入输出(I/O)连接来提供更好的功率输送和性能。另外，将SOC和光子管芯进行堆叠可以使得电到达距离更短，更短的电到达距离不仅具有更小的电损耗，而且还具有更小的电噪声。另外，实施例提供了机械上更坚固和紧凑的光子封装。另外，实施例提供了SOC与光纤线缆之间的最少数量的互连。
在实施例中，管芯底部处具有光互连的光子管芯也可以得到更好的光布线。例如，对于传统实施方式，光纤与传统光子管芯的顶部或侧面耦合。当传统光子管芯需要光通路与主板底部耦合而与主板耦合时，需要光纤从传统光子管芯的顶部或侧面绕主板的边缘到主板底部进行布线。
与之相比，对于本文描述的在光子管芯的底部处具有光互连的实施例而言，光信号可以从光子管芯的光互连直接向下穿过主板到达主板的底部来进行光连接。在实施例中，光互连可以包括光栅耦合器、透镜阵列或正交光连接器。在实施例中，光互连可以与光纤线缆光耦合和直接物理耦合，以将光学信号引导到光子管芯外部。
光子管芯的底部处具有光互连的这一管芯堆叠结构的实施例可以得到SOC与到其他设备的光子连接之间的直接连接。可以减小制造成本和封装尺寸，另外，这种堆叠结构可以便于自动化制造以及现场的客户系统组装。
在以下具体实施方式中，参考形成具体实施方式一部分的附图，其中相同的附图标记始终标示相同的部分，并且在附图中通过说明的方式示出了其中可以实践本公开内容的主题的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下具体实施方式不应被理解为是限制性的，并且实施例的范围由所附权利要求及其等同方案限定。
对于本公开内容，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用基于透视图的描述词，例如顶/底、入/出、上方/下方等。这些描述词仅仅用于便于论述，并非旨在将文本所述实施例的应用限定为任何特定取向。
本说明书可以使用短语“在一个实施例中”或“在实施例中”，每一个短语都可以指代相同或不同实施例中的一个或多个。而且，如相对于本公开内容的实施例所使用的，术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或多个元件直接物理或电接触。然而，“耦合”也可以表示两个或多个元件彼此间接接触，但仍彼此协作或交互，并且可以表示一个或多个其他元件耦合或连接在被表述为彼此耦合在一起的元件之间。术语“直接耦合”可以表示两个或多个元件直接接触。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
如本文所使用的，术语“模块”可以指ASIC、电子电路、执行一个或多个软件或固件程序的(共享的、专用的或组)处理器和/或(共享的、专用的或组)存储器、组合逻辑电路和/或提供所描述的功能的其他合适的部件，或者是它们的一部分，或者包括它们。
本文的各图可以示出一个或多个封装组件的一个或多个层。本文示出的层被示出为不同封装组件的层的相对位置的示例。这些层是为了解释的目的而示出的，并且未按比例绘制。因此，不应从图中假定层的相对大小，并且仅对于具体指示或讨论的一些实施例，可以假定大小、厚度或尺寸。
图1示出了光子封装的传统实施方式的图，该光子封装包括具有与SOC电耦合的光耦合器的光子集成电路。传统光子封装100示出了通过互连桥106与SOC 104耦合的传统光子集成电路(PIC)102。SOC 104、传统PIC102和互连桥106可以物理耦合和/或电耦合到衬底108。
在传统实施方式中，互连桥106可以是EMIB、硅中介层、衬底108上的有机布线或衬底108上的RDL、或某种其他电耦合。SOC 104和传统PIC102的配置可以被称为共面管芯配置。在传统实施方式中，传统PIC 102可以与光纤110光耦合。在实施例中，光纤110的部分可以装配在位于传统PIC 102上的凹槽112内。在其他传统实施方式(未示出)中，光纤110可以在PIC 102的顶部处与传统PIC 102耦合。在实施例中，光纤110可以包括多条光纤或其他光纤相关部件。
在传统实施方式中，吸热部件114可以与衬底108物理耦合和/或热耦合，并且还可以与SOC 104和传统PIC 102物理耦合和/或热耦合。在其他实施方式中，衬底108的底部可以与主板(未示出)耦合，光纤110可以光耦合到主板。
图2示出了根据各种实施例的光子管芯的图，其中，光互连在管芯的底侧上，并且电连接器在管芯的顶侧处。光子封装200包括衬底208，其可以类似于图1的衬底108。光子管芯202可以与衬底208物理耦合和/或电耦合。光子管芯202可以包括在光子管芯202的底侧处的光互连216。在实施例中，光互连216可以在与光子管芯202的底侧垂直的方向上发送或接收光信号。在其他实施例中，光互连216可以在相对于光子管芯202的底侧的其他方向上发送或接收光信号。在实施例中，光互连216可以包括光栅耦合器、透镜阵列或正交光连接器。
在实施例中，光子管芯202还可以包括与光互连216光耦合的光子集成电路218(PIC)。在实施例中，光子管芯202的顶侧可以包括电连接(未示出)以与一个或多个管芯220、222、224电耦合，管芯220、222、224中的一个管芯可以是SOC。在实施例中，PIC 218可以与一个或多个管芯220、222、224电耦合。在实施例中，管芯220、222、224可以是XPU、中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)或加速器芯片。在实施例中，管芯220、222、224中的一个可以是与光子管芯202内的PIC 218和/或光互连216光耦合的外部光引擎。
在实施例中，光子管芯202可以包括一个或多个铜柱226以在衬底208与管芯220之间提供电力或提供电信号通信。在实施例中，穿硅过孔(TSV)228可以用于在衬底208与管芯220之间提供电信号通信。TSV 228还可以提供电力、接地或用于低速信号的连接。
在实施例中，散热器230可以与衬底208、光子管芯202和/或管芯220、222、224热耦合和/或物理耦合。在实施例中，衬底208可以包括穿过衬底208的衬底开口209，以允许在光互连216与光子封装200外部的位置之间传输光。在下面进一步描述的实施例中，衬底开口209可以允许外部光连接器与光互连216耦合。在实施例中，将光互连216定位在光子管芯202的底侧处可以具有为光子封装200的包括散热器230的热系统提供物理间隙的附加优点。
图3示出了根据各种实施例的光子管芯的图，其中，光互连在管芯的底侧上，并且光引擎在管芯的顶侧处。光子封装300(其可以类似于图2的光子封装200)示出了光子管芯302(其可以类似于图2的光子管芯202)的不同实施例。此处，将PIC 318(其可以类似于图2的PIC 218)定位在光子管芯302内的不同位置。将光互连316(其可以类似于图2的光互连216)朝向光子管芯302的一端定位。光互连和PIC 318光耦合。
光引擎334可以包括在光子管芯302内。在实施例中，光引擎334使用例如激光器、激光源阵列或发光二极管(LED)来产生光。光引擎334可以与光互连316和/或与PIC 318光耦合。在实施例中，散热器330(其可以类似于图2的散热器230)可以与光引擎334热耦合。在实施例中，光引擎334可以在操作期间产生相当大的热。在其他实施例(未示出)中，光引擎334可以放置在PIC 318内。在其他实施例(未示出)中，光子管芯302所使用的光可以来自光子管芯302外部的源，例如来自管芯324(类似于图2的管芯224)中的光引擎，其可以与光子管芯302光耦合。
在实施例中，衬底308中的衬底开口309(其可以类似于图2的衬底208中的衬底开口209)将允许在光互连316和光子封装300外部之间传输光。在以下进一步描述的实施例中，衬底开口309可以允许外部光连接器与光互连316耦合。
图4示出了根据各种实施例的在衬底上的光子管芯的透视图，其中，一个或多个管芯与光子管芯的顶部耦合，并且光耦合器在光子管芯的底侧处。光子封装400可以类似于图3的光子封装300。光子封装400可以包括衬底408和光子管芯402。光子管芯402的底部与衬底408电耦合和/或物理耦合，并且一个或多个管芯420、422、424与光子管芯402的顶部电耦合。这些可以类似于图2的衬底208、光子管芯202和管芯220、222、224。
光互连416(其可以类似于图2的光互连216)定位在光子管芯402内。衬底408内的衬底开口409(其可以类似于图2的衬底208内的衬底开口209)提供光互连416与光子封装400外部的位置之间的光通路。在实施例中，外部光耦合器可以插入到衬底开口409中以与光互连416物理耦合和/或光耦合。
如图所示，管芯420、422、424可以位于光子管芯402的顶表面的XY平面内的任何位置。在实施例中，可以关于管芯420、422、424与光子管芯402内的PIC(未示出，但是可以类似于图2的PIC 218)的电导率、管芯420、422、424的热需求而定位管芯420、422、424，例如将管芯420、422、424放置成远离光子管芯402中的热点(未示出)。在实施例中，一个管芯424可以是类似于图3的光引擎334的光引擎，其被设置在光子管芯402的顶部上并且与光子管芯402内的光互连416和/或PIC(未示出)光耦合。
在实施例中，散热器(未示出，但是可以类似于图2的散热器230)可以与衬底408的表面的部分或全部区域、光子管芯402和/或管芯420、422、424热耦合和/或物理耦合，以在操作期间将热从光子封装400内的热点传送出去。
图5示出了根据各种实施例的要被安置在插座中的光子管芯封装的图，其中，光连接器与光子管芯的底侧处的光耦合器光耦合。图5示出了光子封装500，其可以类似于图4的光子封装400。光子管芯502的底侧的一部分可以与衬底508的顶侧耦合，它们可以类似于图3的光子管芯302和衬底308。光互连516(其可以类似于图3的光互连316)可以设置在光学管芯502的底侧处，并且可以靠近衬底开口509(其可以类似于图3的衬底开口309)。管芯520(其可以类似于图3的管芯320)可以电耦合到光子管芯502的顶表面。在实施例中，散热器530(其可以类似于图3的散热器330)可以与管芯520和光子管芯502热耦合。
对准特征540、542可以物理地耦合在光互连516内。在实施例中，对准特征540可以是沉积在光子管芯502的底侧上的焊球。在实施例中，对准特征542可以是附接到或生长在光子管芯502的底侧上的铜柱。在实施例中，对准特征540、542可以装配到外部光耦合器550的对准特征552和554中。在实施例中，当外部光耦合器550与光互连516物理耦合和光耦合时，对准特征540将插入对准特征552中，并且对准特征542将插入对准特征554中。
这些对准特征可以被设计成使得在物理耦合之后，它们将外部光耦合器550的光通路556与光互连516内的光连接精确对准。在实施例中，这些对准特征540、542、552和554可以采取若干不同形式，并且可以包括铜柱、焊球、V形槽或可耦合到外部光耦合器550的支撑结构558或从其移除的其他物理对准特征。在实施例中，光通路556可以与通向外部光耦合器550的一侧551的另一光路560耦合。在实施例中，这些光路可以是用于传导光信号的光纤、波导或开放空气通道。
在实施例中，光子封装500可以与插座570物理耦合。在实施例中，插座570可以包括一个或多个引脚572，其可以用于将光子封装500的衬底508电耦合和物理耦合到插座570。如图所示，插座570连接到主板580。在实施例中，外部耦合器550还可以耦合到主板580的顶部(未示出)。在实施例中，在主板580顶部和外部光耦合器550下面可以存在弹簧(未示出)，以施加机械压力，从而将外部光耦合器550的光通路556光学固定到光学封装500的光互连516。在实施例中，当施加该机械压力时，对准特征540、542、552和554可以确保用于高质量光连接的良好对准。
图6示出了根据各种实施例的光子管芯封装的图，其中，光连接器要与光耦合器光耦合，并且其中，光通路穿过主板。光子封装600可以类似于图5的光子封装500，插座670可以类似于图5的插座570，并且外部光耦合器650可以类似于图5的外部光耦合器550。
在该实施例中，外部光耦合器650与主板680(其可以类似于图5的主板580)光耦合和物理耦合。在实施例中，外部光耦合器650的光通路656(其可以类似于图5的外部光耦合器550的光通路556)可以光耦合到光通路684。在实施例中，光通路684可以是主板680的光学层的一部分。
在实施例中，光通路656可以包括在光通路656的靠近光互连616(其可以类似于图5的光互连516)的端部处的光学特征657。这些光学特征657可以便于与光互连616的面对面光耦合。在其他实施例中，光学特征657可以是透镜，其可以用于分别对来自光互连616的每个相应透镜的光进行发送和接收。
图7示出了根据各种实施例的光子管芯封装的图，其中，光连接器要与光耦合器光耦合，并且其中，光通路在插座内。光子封装700(其可以类似于图6的光子封装600)定位在插座770(其可以类似于图6的插座670)上方。外部光耦合器750(其可以类似于图6的外部光耦合器650)可以集成到插座770中。插座770可以与主板780(其可以类似于图6的主板680)物理耦合和电耦合。
如图所示，光接口716可以与光通路756光耦合，它们可以类似于图6的光接口616和光通路656。光通路756可以光耦合到光通路784(其可以类似于图6的光通路684)。光通路784可以延伸穿过插座770的层而到插座的一侧771。在实施例中，光通路784可以是能够通过其传导光信号的一条或多条光纤、一个或多个波导、或开放空气通道。
图8示出了根据各种实施例的光子管芯封装的图，其中，光连接器光耦合并物理附接到光子管芯封装。光子封装800(其可以类似于图7的光子封装700)包括光互连816(其可以类似于图7的光互连716)。外部光耦合器850(其可以类似于图7的外部光耦合器750)与光互连816物理耦合和光耦合。
在实施例中，可以存在对准特征(未示出，但类似于图5的对准特征540、542、552、554)，其中，对准特征设置在外部光耦合器850和/或光互连816中，以实现与光通路856的优质光耦合。在实施例中，环氧树脂或其他粘合剂可以用于将外部光耦合器850与光互连816物理耦合。在实施例中，插座870和/或衬底880可以具有如图所示的开口，以允许所附接的外部光耦合器850适当地安置在插座870中。
图9是根据各种实施例的用于制造光子管芯封装的过程。在实施例中，可以使用本文并且具体地关于图1-8描述的装置、系统、技术和/或过程来实施过程900。
在框902，该过程可以包括识别光子管芯，光子管芯包括具有一个或多个电连接器的第一侧和具有光互连的第二侧，第一侧与第二侧相对，光子管芯包括与光互连光耦合的PIC。在实施例中，光子管芯可以至少类似于图2的光子管芯202、图3的302、图4的402、图5的502、图6的602或图8的802。光互连可以至少类似于图2的光互连216、图3的316、图4的416、图5的516、图6的616、图7的716或图8的816。PIC可以被并入光子管芯内，并且可以至少类似于图2的PIC 218或图3的PIC 318。
在框904，该过程还可以包括识别SOC管芯。在实施例中，SOC管芯可以类似于图2的管芯220、222、224中的至少一个，图4的管芯420、422、424中的至少一个，或图5的管芯520。在实施例中，SOC管芯可以是XPU、SOC、CPU、GPU、FPGA、ASIC、加速器或硅中介层。
在框906，该过程还可以包括将SOC管芯与光子管芯的第一侧的一个或多个电连接器电耦合。在实施例中，至少关于与图2的光子管芯202电耦合的管芯220、222、224、与图4的光子管芯402电耦合的管芯420、422、424、与图5的光子管芯502电耦合的管芯520示出了这一点。在实施例中，可以通过光子管芯的第一侧上的焊料凸块或RDL来执行电耦合。
图10是根据本发明的实施例的计算机系统1000的示意图。所示的计算机系统1000(也称为电子系统1000)可以包括根据本公开内容中阐述的若干公开实施例及其等同方案中的任何一个的具有直接光互连的可堆叠光子管芯。计算机系统1000可以是诸如上网本计算机之类的移动设备。计算机系统1000可以是诸如无线智能电话之类的移动设备。计算机系统1000可以是台式计算机。计算机系统1000可以是手持式读取器。计算机系统1000可以是服务器系统。计算机系统1000可以是超级计算机或高性能计算系统。
在实施例中，电子系统1000是计算机系统，其包括系统总线1020以电耦合电子系统1000的各种部件。根据各种实施例，系统总线1020是单条总线或总线的任何组合。电子系统1000包括向集成电路1010提供电力的电压源1030。在一些实施例中，电压源1030通过系统总线1020向集成电路1010供应电流。
集成电路1010电耦合到系统总线1020，并且包括根据实施例的任何电路或电路的组合。在实施例中，集成电路1010包括可以是任何类型的处理器1012。如本文所使用的，处理器1012可以表示任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一处理器。在实施例中，处理器1012包括或耦合到部件，该部件包括如本文所公开的具有直接光互连的可堆叠光子管芯。在实施例中，在处理器的存储器高速缓存中发现了SRAM实施例。可包括在集成电路1010中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电和类似电子系统之类的无线设备中的通信电路1014，或用于服务器的通信电路。在实施例中，集成电路1010包括诸如静态随机存取存储器(SRAM)之类的管芯上存储器1016。在实施例中，集成电路1010包括嵌入式管芯上存储器1016，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路1010由后续的集成电路1011进行补充。有用的实施例包括双处理器1013和双通信电路1015以及诸如SRAM之类的双管芯上存储器1017。在实施例中，双集成电路1010包括诸如eDRAM之类的嵌入式管芯上存储器1017。
在实施例中，电子系统1000还包括外部存储器1040，外部存储器1040进而可以包括适合于特定应用的一个或多个存储器元件，例如RAM形式的主存储器1042、一个或多个硬盘驱动器1044、和/或处理可移除介质1046的一个或多个驱动器，可移除介质1046例如是磁盘、光盘(CD)、数字多用途盘(DVD)、闪存驱动器、以及本领域中已知的其他可移除介质。根据实施例，外部存储器1040也可以是嵌入式存储器1048，例如管芯堆叠体中的第一管芯。
在实施例中，电子系统1000还包括显示设备1050、音频输出1060。在实施例中，电子系统1000包括输入设备，例如控制器1070，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备、或将信息输入到电子系统1000中的任何其他输入设备。在实施例中，输入设备1070是相机。在实施例中，输入设备1070是数字录音机。在实施例中，输入设备1070是相机和数字录音机。
如本文所示，可以以多个不同实施例来实施集成电路1010，这些多个不同实施例包括根据若干公开的实施例及其等同方案中的任何一个的具有可堆叠光子管芯(可堆叠光子管芯具有直接光互连)的封装衬底、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造电子组件的一种或多种方法，该电子组件包括根据如本文在各种实施例中阐述的若干公开的实施例及本领域公认的其等同方案中的任何一个的具有可堆叠光子管芯(可堆叠光子管芯具有直接光互连)的封装衬底。元件、材料、几何形状、尺寸和操作顺序都可以改变以适应特定的I/O耦合要求，包括用于嵌入在根据若干公开实施例及其等同方案中的任何一个的具有可堆叠光子管芯(可堆叠光子管芯具有直接光互连)的封装衬底的处理器安装衬底中的微电子管芯的阵列触点数、阵列触点配置。可以包括基础衬底，如图10的虚线所示。也可以包括无源设备，同样如图10中所示。
各种实施例可以包括上述实施例的任何合适组合，包括以上以结合形式(和)描述的实施例的备选(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，当所述指令被执行时，进行上述实施例中的任何实施例的操作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适模块的装置或系统。
以上对所示实施例的描述(包括摘要中所描述的内容)并不是要详尽无遗的或将实施例限制为所公开的精确形式。虽然为了说明的目的，本文描述了具体实施例，但是如相关领域的技术人员将认识到的，在实施例的范围内各种等同修改是可能的。
根据以上详细描述，可以对实施例进行这些修改。所附权利要求中使用的术语不应被解释为将实施例限制于在说明书和权利要求中公开的具体实施方式。相反，本发明的范围完全由所附权利要求确定，权利要求将根据权利要求解释的既定原则来进行解释。
以下段落描述各种实施例的示例。
示例
示例1是一种光子管芯，包括：光子管芯的第一侧和光子管芯的第二侧，光子管芯的第二侧与光子管芯的第一侧相对；光互连，在光子管芯的第二侧处，用于将光信号发送到光子管芯的外部或从光子管芯的外部接收光信号；光子集成电路(PIC)，与光互连光耦合；以及一个或多个电连接器，在光子管芯的第一侧上，其中，一个或多个电连接器与PIC电耦合。
示例2可以包括示例1的光子管芯，还包括与PIC耦合的电路，用于基于接收的光信号处理数据。
示例3可以包括示例1的光子管芯，还包括用于将光子管芯的第一侧的第一位置与PIC电耦合的电路。
示例4可以包括示例3的光子管芯，其中，芯片被设置在光子管芯的第一侧的第一位置并且与第一位置电耦合。
示例5可以包括示例1的光子管芯，还包括用于将光子管芯的第一侧上的第二位置与光子管芯的第一侧上的第三位置电耦合的电路。
示例6可以包括示例5的光子管芯，其中，第一芯片被设置在光子管芯的第一侧上的第二位置并且与第二位置电耦合，并且其中，第二芯片被设置在光子管芯的第一侧上的第三位置并且与第三位置电耦合。
示例7可以包括示例1的光子管芯，还包括与光互连光耦合的光引擎。
示例8可以包括示例7的光子管芯，其中，光引擎设置在光子管芯的第一侧处。
示例9可以包括示例1的光子管芯，其中，光互连是从以下选择的一个：光栅耦合器、透镜阵列或正交光连接器。
示例10可以包括示例1-9中任一项的光子管芯，还包括在光子管芯的第二侧上靠近光互连的一个或多个对准特征，用于将外部光耦合器对准到光接口。
示例11是一种系统，包括：光子管芯，包括：光子管芯的第一侧和光子管芯的第二侧，光子管芯的第二侧与光子管芯的第一侧相对；光互连，在光子管芯的第二侧处，用于将光信号发送到光子管芯的外部或从光子管芯的外部接收光信号；光子集成电路(PIC)，与光互连光耦合；以及一个或多个电连接器，在光子管芯的第一侧上，其中，一个或多个电连接器与PIC电耦合；以及XPU，与光子管芯的第一侧上的一个或多个电连接器电耦合。
示例12可以包括示例11的系统，其中，XPU是从以下选择的一个：片上系统(SOC)、中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、加速器或硅中介层。
示例13可以包括示例11的系统，其中，XPU与电耦合到光子管芯的第一侧的另一管芯电耦合。
示例14可以包括示例11的系统，其中，光子管芯还包括与光互连光耦合的光引擎。
示例15可以包括示例11的系统，还包括与光子管芯的第一侧耦合并且与光互连光耦合的光引擎。
示例16可以包括示例11的系统，其中，光互连是从以下选择的一个：光栅耦合器、透镜阵列或正交光连接器。
示例17可以包括示例11的系统，还包括衬底，具有第一侧和与第一侧相对的第二侧，其中，衬底的第一侧与光子管芯的第二侧耦合，其中，衬底包括靠近光子管芯的光互连的开口，该开口允许光信号在光互连与衬底的第二侧之间传递。
示例18可以包括示例17的系统，还包括光连接器，被插入穿过衬底中的开口并且与光子管芯的光互连光耦合。
示例19可以包括示例17的系统，其中，光连接器包括一个或多个对准特征，用于与光子管芯的光互连的一个或多个对准特征对准。
示例20可以包括示例18的系统，还包括与衬底物理耦合的印刷电路板；并且其中，印刷电路板包括与衬底物理耦合的弹簧机构，用于向光连接器施加压力，以便于与光子管芯的光互连进行光耦合。
示例21可以包括示例20的系统，其中，印刷电路板包括通向印刷电路板的一侧的光路；并且其中，光连接器与印刷电路板的光路光耦合。
示例22可以包括示例18的系统，其中，光连接器是尾光纤。
示例23可以包括示例17的系统，其中，衬底的第二侧与插座直接物理耦合。
示例24可以包括示例11的系统，其中，光子管芯的第一侧上的一个或多个电连接器包括电凸块或再分布层(RDL)中所选择的一个
示例25示例11-24中任一项的系统，其中，XPU与吸热部件热耦合。
示例26是一种方法，包括：识别光子管芯，光子管芯包括具有一个或多个电连接器的第一侧和具有光互连的第二侧，第一侧与第二侧相对，光子管芯包括与光互连光耦合的光子集成电路(PIC)；识别片上系统(SOC)管芯；以及将SOC管芯与光子管芯的第一侧的一个或多个电连接器电耦合。
示例27可以包括示例26的方法，还包括将第二管芯与光子管芯的第一侧耦合。
示例28可以包括示例27的方法，其中，第二管芯是与光子管芯的光互连光耦合的光引擎。
示例29可以包括示例26的方法，其中，光互连包括一个或多个对准特征，用于与光耦合器对准。
示例30可以包括示例29的方法，还包括将光耦合器与光接口耦合。
示例31可以包括示例26的方法，其中，光互连包括一个或多个光通道。
示例32可以包括示例29的方法，其中，光耦合器是光纤带。

Claims (25)

1.一种光子管芯，包括：
所述光子管芯的第一侧和所述光子管芯的第二侧，所述光子管芯的第二侧与所述光子管芯的第一侧相对；
光互连，在所述光子管芯的第二侧，用于将光信号发送到所述光子管芯的外部或从所述光子管芯的外部接收光信号；
光子集成电路(PIC)，与所述光互连光耦合；以及
一个或多个电连接器，在所述光子管芯的第一侧上，其中，所述一个或多个电连接器与所述PIC电耦合。
2.根据权利要求1所述的光子管芯，还包括与所述PIC耦合的电路，用于基于所接收的光信号来处理数据。
3.根据权利要求1所述的光子管芯，还包括用于将所述光子管芯的第一侧的第一位置与所述PIC电耦合的电路。
4.根据权利要求3所述的光子管芯，其中，芯片被设置在所述光子管芯的第一侧的所述第一位置并且与所述第一位置电耦合。
5.根据权利要求1所述的光子管芯，还包括用于将所述光子管芯的第一侧上的第二位置与所述光子管芯的第一侧上的第三位置电耦合的电路。
6.根据权利要求5所述的光子管芯，其中，第一芯片被设置在所述光子管芯的第一侧上的所述第二位置并且与所述第二位置电耦合，并且其中，第二芯片被设置在所述光子管芯的第一侧上的所述第三位置并且与所述第三位置电耦合。
7.根据权利要求1所述的光子管芯，还包括与所述光互连光耦合的光引擎。
8.根据权利要求7所述的光子管芯，其中，所述光引擎设置在所述光子管芯的第一侧处。
9.根据权利要求1所述的光子管芯，其中，所述光互连是从以下选择的一个：光栅耦合器、透镜阵列或正交光连接器。
10.根据权利要求1、2、3、4、5、6、7、8或9所述的光子管芯，还包括在所述光子管芯的第二侧上靠近所述光互连的一个或多个对准特征，用于将外部光耦合器对准到所述光接口。
11.一种系统，包括：
光子管芯，包括：
所述光子管芯的第一侧和所述光子管芯的第二侧，所述光子管芯的第二侧与所述光子管芯的第一侧相对；
光互连，在所述光子管芯的第二侧，用于将光信号发送到所述光子管芯的外部或从所述光子管芯的外部接收光信号；
光子集成电路(PIC)，与所述光互连光耦合；以及
一个或多个电连接器，在所述光子管芯的第一侧上，其中，所述一个或多个电连接器与所述PIC电耦合；以及
XPU，与所述光子管芯的第一侧上的所述一个或多个电连接器电耦合。
12.根据权利要求11所述的系统，其中，所述XPU是从以下选择的一个：片上系统(SOC)、中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、加速器或硅中介层。
13.根据权利要求11所述的系统，其中，所述XPU与电耦合到所述光子管芯的第一侧的另一管芯电耦合。
14.根据权利要求11所述的系统，其中，所述光子管芯还包括与所述光互连光耦合的光引擎。
15.根据权利要求11所述的系统，还包括与所述光子管芯的第一侧耦合并且与所述光互连光耦合的光引擎。
16.根据权利要求11所述的系统，其中，所述光互连是从以下选择的一个：光栅耦合器、透镜阵列或正交光连接器。
17.根据权利要求11所述的系统，还包括衬底，具有第一侧和与所述第一侧相对的第二侧，其中，所述衬底的第一侧与所述光子管芯的第二侧耦合，其中，所述衬底包括靠近所述光子管芯的所述光互连的开口，所述开口允许光信号在所述光互连与所述衬底的第二侧之间传递。
18.根据权利要求17所述的系统，还包括光连接器，被插入穿过所述衬底中的所述开口并且与所述光子管芯的所述光互连光耦合。
19.根据权利要求17所述的系统，其中，所述光连接器包括一个或多个对准特征，用于与所述光子管芯的所述光互连的一个或多个对准特征对准。
20.根据权利要求18所述的系统，还包括与所述衬底物理耦合的印刷电路板；并且
其中，所述印刷电路板包括与所述衬底物理耦合的弹簧机构，用于向所述光连接器施加压力，以便于与所述光子管芯的所述光互连进行光耦合。
21.根据权利要求20所述的系统，其中，所述印刷电路板包括通向所述印刷电路板的一侧的光路；并且其中，所述光连接器与所述印刷电路板的所述光路光耦合。
22.一种方法，包括：
识别光子管芯，所述光子管芯包括具有一个或多个电连接器的第一侧和具有光互连的第二侧，所述第一侧与所述第二侧相对，所述光子管芯包括与所述光互连光耦合的光子集成电路(PIC)；
识别片上系统(SOC)管芯；以及
将所述SOC管芯与所述光子管芯的第一侧的所述一个或多个电连接器电耦合。
23.根据权利要求22所述的方法，还包括将第二管芯与所述光子管芯的第一侧耦合。
24.根据权利要求23所述的方法，其中，所述第二管芯是与所述光子管芯的所述光互连光耦合的光引擎。
25.根据权利要求22所述的方法，其中，所述光互连包括一个或多个对准特征，用于与光耦合器对准。
CN202111390937.0A 2020-12-23 2021-11-23 具有直接光互连的可堆叠光子管芯 Pending CN114664806A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/132,912 2020-12-23
US17/132,912 US20220196915A1 (en) 2020-12-23 2020-12-23 Stackable photonics die with direct optical interconnect

Publications (1)

Publication Number Publication Date
CN114664806A true CN114664806A (zh) 2022-06-24

Family

ID=77710659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111390937.0A Pending CN114664806A (zh) 2020-12-23 2021-11-23 具有直接光互连的可堆叠光子管芯

Country Status (4)

Country Link
US (1) US20220196915A1 (zh)
EP (1) EP4020028A1 (zh)
KR (1) KR20220091353A (zh)
CN (1) CN114664806A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960002A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US11249260B2 (en) * 2016-07-14 2022-02-15 Ayar Labs, Inc. Chip-to-chip optical data communication system
FR3077652B1 (fr) * 2018-02-05 2022-05-27 Commissariat Energie Atomique Puce photonique a structure de collimation integree
US10678112B2 (en) * 2018-09-10 2020-06-09 Ciena Corporation Fully differential traveling wave series push-pull mach-zehnder modulator
US10852476B2 (en) * 2019-02-26 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, integrated optical communication system and manufacturing method of integrated optical communication system
US11063013B2 (en) * 2019-05-15 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960002A (zh) * 2023-09-21 2023-10-27 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法
CN116960002B (zh) * 2023-09-21 2023-11-24 盛合晶微半导体(江阴)有限公司 光电集成式半导体封装结构及其制备方法

Also Published As

Publication number Publication date
US20220196915A1 (en) 2022-06-23
EP4020028A1 (en) 2022-06-29
KR20220091353A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
KR101831275B1 (ko) 램프-스택 칩 패키지의 광 통신
US8971676B1 (en) Hybrid-integrated photonic chip package
US9678271B2 (en) Packaged opto-electronic module
US10591689B2 (en) Reflow-compatible optical I/O assembly adapter
US9250403B2 (en) Hybrid-integrated photonic chip package with an interposer
US8559474B2 (en) Silicon carrier optoelectronic packaging
US9297971B2 (en) Hybrid-integrated photonic chip package with an interposer
US8283766B2 (en) Ramp-stack chip package with static bends
US8373280B2 (en) Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
TW201335653A (zh) 光學連接技術及組態
CN113851471A (zh) 具有再分布层和emib连接器的集成光子器件和处理器封装
EP4020037A1 (en) Micro-lens array optically coupled with a photonics die
US20130330033A1 (en) Tsv substrate with mirror and its application in high-speed optoelectronic packaging
CN114664806A (zh) 具有直接光互连的可堆叠光子管芯
EP4020030A1 (en) Active optical coupler
EP4020038A1 (en) Micro socket electrical couplings for dies
US20230204879A1 (en) Optical packaging using embedded-in-mold (eim) optical module integration
CN115524802A (zh) 具有用以对准光学连接器的对准特征的衬底腔穴
CN116057690A (zh) 具有高热效率的高密度光学/电气互连布置
JP2009218395A (ja) 集積回路パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination