CN116057690A - 具有高热效率的高密度光学/电气互连布置 - Google Patents

具有高热效率的高密度光学/电气互连布置 Download PDF

Info

Publication number
CN116057690A
CN116057690A CN202180056574.9A CN202180056574A CN116057690A CN 116057690 A CN116057690 A CN 116057690A CN 202180056574 A CN202180056574 A CN 202180056574A CN 116057690 A CN116057690 A CN 116057690A
Authority
CN
China
Prior art keywords
substrate
eic
oic
array
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180056574.9A
Other languages
English (en)
Inventor
卡尔彭杜·夏斯特里
索哈姆·帕塔克
比平·D·达玛
斯里兰·特亚加拉詹
阿努吉特·夏斯特里
拉奥·耶拉马蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ayuna
Original Assignee
Ayuna
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ayuna filed Critical Ayuna
Publication of CN116057690A publication Critical patent/CN116057690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

光学以及电子集成电路的布置以并排排列的形式形成在单个基板上，只需最少的中介元件即可将电子信号流从一个IC引导到另一个IC。各种光学连接组(通常是连接到互连之外的组件的光纤阵列)以允许有效访问的方式设置在互连的外周围。以基板为堆叠的顶层，散热器可以直接耦合到暴露的基板表面，并提供从互连组件导出的热传递的有效路径。

Description

具有高热效率的高密度光学/电气互连布置
相关申请的交叉引用
本申请要求2020年8月14日提交的美国临时申请号63/065,848的优先权，该临时申请通过引用并入本文。
技术领域
本发明涉及在光学以及电子集成电路之间提供可靠、经济的互连，特别是用于提供具有高热效率的高密度互连的布置。
背景技术
连接技术的增加以及处理负载的增长等技术进步正在对带宽以及传输速度产生不断增长的需求。例如，数据中心可以在服务器、机架以及板卡之间使用基于光学的互连。这种基于光子学的连接的广泛采用对提高电学到光学连接的效率以及可靠性提出了需求，并且需要继续努力降低功耗以及增加带宽吞吐量(这两个目标显然相互矛盾)。
在硅上光子集成以及用于标准IC封装的中介层上集成芯片方面取得了进展。展望未来，高度集成的光学模块与必要的电子设备(调制驱动器、跨阻放大器、时钟/数据恢复电路等)相结合，将需要促进热能传导，同时提供低功耗、高带宽性能。
发明内容
本发明解决了本领域中存在的局限性，本发明涉及在光学以及电子集成电路之间提供可靠、经济的互连，特别是用于提供具有高热效率的高密度互连的布置。
根据本发明的原理，光学以及电子集成电路的配置以并排布置的形式形成在单个基板上，以所需最少的中介层元件来将电子信号流从一个IC引导到其他IC。各种光学连接组(通常是连接到互连之外的组件的光纤阵列)以允许有效访问的方式布置在互连的外周围。
以基板为堆叠的顶层，散热器可以直接耦合到暴露的基板表面，并提供从互连组件传出的热传递的有效路径。
在示例性实施例中，本发明采用高密度光电互连布置的形式，包括由表现出高CTE的材料(通常是硅)形成的基板，以加速热传递，具有至少一电子集成电路(EIC)设置于基板上且位于基板的中央区域。多个光学集成电路(OIC)也设置在基板上并且定位成围绕EIC以形成并排配置，每个OIC包括光学连接阵列以及电连接阵列。优选地，每个OIC被设置使得光学连接阵列布置在基板的边缘附近并且电连接阵列布置成与至少一EIC相邻。互连还包括多个桥接电连接模块，每个桥接电连接模块设置为跨接OIC以及EIC以便接触OIC的电连接阵列以及至少一EIC上的关联电连接阵列。散热器附接到基板的相对表面，提供远离互连布置的有效热传递。
在下面的讨论过程中并参考附图，本发明的其他以及进一步的实施例以及面相将会变得明确。
附图说明
现在参考附图，其中在几个视图中相同的数字表示相同的部分：
图1是根据本发明形成的示例性互连布置的简化方块图；
图2是所述互连布置的基板部分的俯视图，并示出了可以使用的示例性对准基准组；
图3是基板的替代配置，并示出了可用于基于视觉的对准方法中的视觉标记；
图4示出了可以根据本发明的原理使用的另一种基于视觉的对准布置；
图5示出了与一对EIC对齐的OIC的示例性布置，且所有集成电路都设置并附着在公共基板上；
图6示出了根据本发明原理组装高密度互连布置的过程中的起点；
图7示出了将EIC放置在所述基板上的后续步骤(在适当的对齐位置)；
图8接着示出了将多个OIC放置在所述EIC周围的步骤(以并排布置)；
图9示出了将电连接中介层定位在所述EIC的暴露区域上的步骤，其中选择所述中介层的厚度以与所述OIC形成平坦表面是很明显的；
图10示出了桥接EIC的放置以“跨接”所述OIC电连接区域以及所述中介层的相关部分；
图11示出了基于图10的完整互连组件，其包括散热器(位于“反向”的所述互连布置的顶表面上)以及通过接口与外部组件的附加电连接；
图12示出了使用“薄”OIC的替代布置，避免了需要包括所述中介层以形成平面配置；
图13示出了所述桥接EIC的布置以便直接连接所述薄OIC与所述EIC；
图14示出了基于图13的完整互连组件，其包括散热器(位于“反向”的所述互连布置的顶表面上)以及通过接口与外部组件的附加电连接；
图15示出了图14的组件的替代实施例，在这种情况下，包括基板，且所述基板足够宽以“悬垂”在所述OIC上的光信号阵列连接器的位置；
图16示出了图14的组件的又一替代方案，在这种情况下，陶瓷基板包括在外部电连接接口(BGA)以及主机通信板之间；以及
图17示出了图16的布置的替代方案，在这种情况下，使用插座组件将所述陶瓷基板可释放地连接至主机板。
具体实施方式
光子链路的广泛采用取决于通过互连系统将光学器件可靠地连接到电子器件，所述互连系统提供低功耗以及高带宽吞吐量，并且可以使用大批量以及低成本的制造技术进行制造。串行链路性能受通道电气带宽以及电子元件的限制。为了解决由带宽限制引起的符号间干扰(ISI)问题，需要将所有电子元件尽可能靠近在一起。此外，避免需要导线接合连接的配置是较佳的。如图1所示，EIC以及OIC的基本排列可以以解决所有这些问题的方式对齐以及互连。
图1是本发明的示例性互连布置的简化方块图，其包括在单个基板上并排布置中支持的多个光学集成电路(OIC)以及电子集成电路(EIC)。特别地，图。图1图示了用于支撑位于基板10的顶表面10T的中心区域上的一对EIC12-1以及EIC12-2的公共硅基板10。在图1的俯视图中，一组OIC14-1至OIC14-8被示为设置在基板10的周边周围，使得每个OIC14与EIC12-1或EIC12-2的暴露边缘相邻。OIC14以提供有效、低成本以及高速互连的下文详细描述的方式电连接到EIC12-1、EIC12-2。所述2个EIC以及所述8个OIC的如图2所示的具体排列仅被认为是示范性的；一般而言，本发明的原理可用于以平面(并排)方式被相关联的一组OIC包围的任何数量的EIC，以允许有效互连，以及用于从组件将热量导出的相对较短的路径(如下文详细讨论)。
每个OIC14被示为包括光纤连接区域16，其用于使用本领域已知的几种技术之一将光纤阵列(或其他类型的光波支持介质)耦合到OIC14。应当理解，虽然OIC14被示为包括光纤阵列互连，但这只是示例性的，并且在其他布置中，这些OIC可以提供“自由空间”光输出，或者耦合到各种类型的光波导。每个OIC14还包括电信号连接区域17。如下文将详细讨论的，“桥接”电连接IC提供OIC14上的连接区域17与EIC12上的成对电连接区域之间的连接。
虽然在EIC12的给定边缘(在图1中显示为E1)以及OIC14的给定边缘(在图1中显示为E2)之间示出了间隙，但应当理解的是，一旦EIC12被适当定位，OIC14可以设置为邻接相应EIC的边缘。由于已知EIC12的边缘是直的且均匀的(因为它们是由标准集成电路“切割”操作创建的)，这些边缘可以用作OIC14正确定位的对齐特征。一旦OIC14被定位在基板10上，EIC12以及OIC14的集合可以基于使用光输入以及输出信号，以及内部使用的电子器件有效地互连所需的输入以及输出光信号路径的方式互连。EIC12通常包括“串行器/解串器”(SERDES)组件，用于交织或去交织个别的电信号路径，并在光输入以及输出之间引导信号。
在大多数情况下，OIC14还包括将施加的电信号(来自相关联的EIC12)转换为光输出信号的有源光电组件，以及/或将接收到的光信号(例如从连接的光纤)转换成电输出(例如，数据或通信信号)，然后将其传递给相关联的EIC12。OIC14还可以包括无源光学组件(例如，波导、透镜、隔离器等)，以及其他有源组件，例如调制器或可调谐滤波器。OIC14中包含的特定元件可能因应用而异，并且不被认为与本发明的主题密切相关。
如图1所示的视图借此示出了互连系统中处理光输入/输出以及光/电转换的示例性“层”，并且被认为是在光学以及电子之间提供高密度类型的互连并产生最少热量的主干层。
形成这种高密度、低热互连布置的一个标准是确保各种IC之间的对齐，以保持适当的性能如上所述相关联的电信号路径以及光信号路径之间的耦合，以及将光信号耦合进出布置在连接区域16内的光纤(或其他波导元件)。图2-5示出了对准技术的各种示例，这些对准技术可用于首先将EIC定位以及“配准”在基板表面上的给定位置，接着将OIC定位在基板上，使得OIC以及EIC之间的电互连将是自动对齐的。
图2是在填充有EIC12以及OIC14之前的基板10的上视图，并且示出了形成在基板10的顶表面10T中的对准基准20。对准基准20可以用于确保EIC12在基板10的表面10T上的正确定位。且如图2所示，一组经蚀刻的“口袋”22(例如，使用深RIE形成)，创建到顶面10T以下的特定深度，并用于描绘每个OIC14的正确对齐位置。除了(或除此之外的)这些特征，蚀刻/激光写入的接合线24、26可以形成在顶表面10T上并且在将EIC12以及OIC14放置在它们的限定位置之前用合适的接合材料填充。接合线(槽)24、26形成为“零微米”接合线，以便为要定位在填充槽的接合材料上的EIC12以及OIC14保持给定的集成电路高度。在一实施例中，接合线26可以布置在DRIE口袋22的底表面内以物理地固定OIC14的位置。
可选地，视觉系统可用于对准形成在EIC12以及OIC14的顶表面上的电接触元件。这些接触元件可采用例如凸块下金属化(UBM)或铜柱的形式，并且，举例来说，示为OIC14-7上的接触元件30(形成在限定的电信号连接区域17内)以及相关联的EIC12-1上的接触元件32。在为此目的使用视觉系统的过程中，可能可以去除基板10的角C，以使用额外的配准，如图3所示。
图4示出了根据本发明的原理的可用于提供EIC12以及OIC14之间的精确对准的另一种基于视觉的对准布置。具体地，如图4所示的配置特别适用于各种IC在这些元件上包含高计数焊盘位置的布置。
转而面向图4的细节，在EIC12-1上形成第一多个对准特征40并且在EIC12-2上形成第二多个对准特征42。视觉系统(未示出)可以因此被用来确保特征40以及42在x轴以及y轴方向上对齐，如图所示。假定首先将EIC12-1放置在基板10上的适当位置，并定位EIC12-2(例如，使用现有的视觉系统)使得对准特征42与其在EIC12-1上的各自对准特征共线。也就是说，对于图4的这个特定配置，EIC12-2上的对齐特征42-1与EIC12-1上的对齐特征40-1对齐(在x轴方向以及y轴方向)，以及EIC12-2上的对齐特征42-2与EIC12-1上的对齐特征40-2对齐。
一旦EIC12-1以及EIC12-2被正确定位并相对于彼此对齐，各种OIC14定位在基板10上与其相关联的EIC12对齐，这里使用形成在OIC14的顶表面上的对齐特征。如图5所示，关于OIC14-7，对齐特征44用于正确定位OIC14-7及其关联的EIC12-1。在此，在OIC14-7上形成的一对对准特征44-1以及对准特征44-2在x-y平面中与在EIC12-1上形成的对准特征40-3以及对准特征40-4对准。虽然没有具体列举，但每个OIC14都类似地与围绕EIC12-1或EIC12-2外围的指定位置对齐。
图6-8以截面图示出对应于将EIC12以及OIC14放置在基板10上的一组步骤。可以利用图2中所示的机械型基准，图3所示的接触元件对齐，图4及图5所示的视觉对准特征，或任何其他适用于确保跨基板的电以及光信号路径的完整性的系统，将这些IC附接到基板10。
图6显示了组装过程的起点，从基板10开始。在大多数情况下，基板10由硅或类似材料形成，可以使用公知的CMOS制造技术对其进行处理以产生支持对准所需的任何表面特征。此外，正如下面将要讨论的，硅具有相对较高的CTE，并且可以有效地将热量从附带的集成电路。图7示出了将EIC12-1以及EIC12-2放置在基板10的顶表面10T上的如下步骤(例如，使用任何所描述的对准技术)，且图8示出了随后将OIC14放置在EIC12的暴露侧周围，其中OIC与其关联的EIC对准。图8的视图是沿图1的线8-8截取的，因此特别示出了与EIC12-1对齐定位的OIC14-8，以及与EIC12-2对齐定位的OIC14-3。
根据本发明的原理，“桥接EIC”被定位以跨接一对相邻的EIC12以及OIC14，提供电连接而无需引线接合(或额外的基板处理以形成具有内部结构的多层基板连接线以及过孔)。图9以及图10示出了根据本发明原理的用于定位桥接EIC的示例性处理步骤。进一步参阅图8所示，典型的OIC比对应的EIC更“厚”。在所述图示中，与EIC12的高度h相比，OIC14被示为具有高度H。
因此，为了保持互连系统内的平面性，图5中示出了中介层50。如图9所示，中介层50是位于EIC12上，其中中介层50形成为具有设计厚度t，使得EIC12以及中介层50的“堆叠”组合与OIC14的高度H相同。换句话说，中介层50形成为提供与OIC14的顶表面的平面参考的厚度。中介层50可以由硅、玻璃或任何其他合适的绝缘(电介质)材料形成。任何上述对准系统都可以用来确保中介层50在EIC12上的准确放置。例如，图5示出了一对对准特征49，其与中介层50上的特征对准，使得中介层50上的通孔与EIC12的顶表面上的电接触焊盘(未示出)对准。
一旦实现了这种平面性，桥接EIC就如图10所示定位以重叠配合OIC以及EIC的电信号连接区域。在图10这个侧视剖面图中，桥接EIC52被示为提供OIC14-8以及EIC12-1之间的电连接，而桥接EIC54提供OIC14-3以及EIC12-2之间的电连接。虽然在所述侧视剖面图中未明确示出，但应理解的是，桥接EIC设置为与每个OIC14及其相关联的EIC12的电连接区域重叠。桥接EIC可包括有源电子电路(例如调制器，TIA等)，或可选地，这些元件可以形成在EIC12内。中介层50被示为包括一组导电过孔56，其设置以穿过中介层50的厚度并用于提供EIC12以及桥接EIC之间的电信号路径。
有利地，可以根据本发明的教示使用相对高密度的连接配置来提供高数据速率应用所需的EIC12以及OIC14之间的电信号互连。如图10所示为一具体实施例，其中铜柱51用于通过中介层50(通孔56)以及桥接EIC52、54的组合以形成电信号路径。铜柱连接阵列可被形成以呈现尽可能接近的间隔(节距)至80微米，从而提供所需的高密度连接。铜柱只是可以在本发明的组件中以这种方式使用的一种示例性类型的高密度连接，微凸块阵列以及UMB也是非常适合这种互连的选择。
图11示出了根据本发明的原理并且基于如图10所示的元件的初始组装而形成的示例性互连组件100。在此最终组件的视图中，基板10与EIC12以及OIC14的组合相对于上面讨论的各种图被示为“倒置”的设置，其中基板10定位为组件中最顶部的元件。互连组件100中还包括球栅阵列(BGA)60(或类似的互连元件，例如插座)，其设置在中介层50上并用作接口以提供互连组件100与外部通信之间的电信号连接系统。在大多数情况下，BGA60用于为互连组件100提供“电源”以及“接地”电连接，以及为低速信号提供路径。BGA60被示出为在“主机”印刷电路板(PCB)62上端接，所述印刷电路板用作BGA60的电源/接地以及低速输入的源。
根据这些操作，BGA60通常在上述各种EIC以及OIC的互连中显示所使用的连接密度低于铜柱(或UMB或微凸块)的连接51。实际上，示例性BGA60的间距可能约为800微米。BGA60通常由硅元件组成，所述硅元件被制造成包括多个硅通孔(TSV)64，多个高密度(例如，铜柱)连接51形成在BGA60的上端的顶表面60T上TSV64的位置，用于提供与EIC12-1以及EIC12-2的电连接。其他合适的材料，例如玻璃或其他电介质，可以用于BGA60的实施方案。
多个焊球68在TSV64的终端跨过BGA60的下表面60L布置，并且用作BGA60的下表面60L以及主PCB62之间的电连接机构。同样地，这被认为是这只是用作BGA60以及PCB62之间的电信号接口的多种不同触点配置的一个示例。可以基于互连密度、热要求等来选择触点的类型。
如上所述，薄型、倒置设置的互连组件100的优点在于OIC以及EIC的操作产生的热量可以沿着相对短的热传递路径被快速且有效地移除。特别地，互连组件100被示为包括散热器70，其直接定位在基板10的暴露的底表面10B之上并附接到基板10的暴露的底表面10B。散热器70可以包括气冷或液冷组件，两者均为本领域的公知常识。有利地，互连组件100的这种“倒置”设置(相对于传统的现有技术布置)提供了直接通过基板10并进入散热器70的有效热传递。可以设想，如果基板10的最终形式相对较薄(与现有技术布置相比)，热量从互连组件传递出去甚至更有效。
在图11中以虚线显示为附加的散热元件72、74，其可以设置在桥接EIC52、54以及主PCB62之间。此时，散热元件72设置在桥接EIC52以及主PCB62之间，而散热元件74设置在桥接EIC54以及主PCB62之间。在某些应用中(例如，非常高的密度、非常高的速度或两者皆是)，这些桥接EIC可能会产生大量的热量，而包含散热器元件72、74则进一步确保EIC12以及OIC14在高功率条件下的可靠运行。
本发明的另一实施例基于相对“薄”的OIC14的使用，其被形成为表现出与EIC12基本上相同的厚度，因此不需要包括中介层(例如图11所示的中介层50)为电气互连提供平坦表面。图12示出了组装过程中的一个步骤，其中薄的OIC14A与EIC12结合使用以创建EIC12以及OIC14的薄型平面并排布置。类似于图6-11，图12为侧视剖面图，在这种情况下，其示出了与EIC12-1相邻的薄OIC14A-8以及与EIC12-2相邻的薄OIC14A-3的定位。应当理解的是，在所述实施例中使用的所有OIC都表现出相同的薄型，因此与EIC12-1以及EIC12-2结合形成平面连接表面。
在不需要中介层的情况下，桥接EIC52、54可以直接连接在OIC14A以及EIC12之间。图13示出了桥接EIC被定位的组装过程中的步骤，并且在这种情况下图示了在元件之间使用铜柱互连51。与上述实施例一样，包括桥接EIC52、54消除了在EIC12以及OIC14A之间使用导线接合连接的需要，其中已知导线接合会影响电子器件的操作速度。
图14示出了本发明的另一实施例，显示为互连组件200，其基于使用图13的配置，以利用与EIC12共平面的相对“薄”的OIC14A。基于所呈现的EIC12以及OIC14A的平面性，互连组件200被认为与图11的组件100相比有所简化。参见图14所示的细节，BGA60直接放置在EIC12上并电连接到EIC12(使用铜柱51)。由于消除了所述实施例中的中介层，减少了EIC12以及主PCB62之间的电信号路径(通过BGA60内的TSV64)，这允许了传输速率(相对于互连组件的布置100)的提高。
图15的布置是图14的组件200(也被称为互连组件200A)的一轻微变化。在这种情况下，基板(这里称为基板10A)的尺寸被设计成悬垂在OIC14A上的光学I/O连接区域16之上。可能存在希望确保附接到区域16的纤维阵列保持被基底10A保护(覆盖)的情况，并且图15中所示的布置满足了这个需求。互连组件200A的其余元件基本上与上面结合图14所讨论的相同，并且以相同方式起作用以形成高速、低功率互连结构。
图16示出了本发明的又一实施例。在这种情况下，形成互连组件300以包括设置在BGA60以及主PCB62之间的陶瓷基板80。在此，陶瓷基板80(其表现出类似于硅的热膨胀系数(CTE))被用于提供组件300的热机械特性一定程度的灵活性。特别是与图14的互连组件200相比，互连组件300可以在BGA60以及PCB62的连接上使用更短以及更高密度的微凸块，从而允许芯片堆叠非常紧密地结合在一起。根据本发明的原理，陶瓷基板80形成包括大量的过孔82，相邻过孔之间的间距在几十微米左右(约160微米左右)，从而形成相对“高密度”的互连结构。例如，间距约为160微米的“受控塌陷芯片连接”凸点(称为C4凸点)阵列81可能适用于此连接(其功能类似于公知的“覆晶”类型的互连)。
图17示出了图16的互连组件(在此示为互连组件300A)的另一实施例。在此布置中，插座组件84用于提供陶瓷基板80以及主PCB62之间的连接。如本领域的公知常识，插座组件84可被配置为提供组件之间的可释放连接，从而允许不同的互连组件连接到PCB62，因为实际应用会不时地发生变化。应当理解的是，互连组件300、300A通常包括散热器元件，类似于上述互连组件100、200的散热器70，以及必要时可能的其他热传导元件。
如前所述，参考了本公开中呈现的实施例。然而，本发明的范围不限于具体描述的实施例。相反，所描述的特征以及元素的任何组合，无论是否与不同的实施例相关，都被预期实施以及实践预期的实施例。此外，尽管在此公开的实施例可以实现优于其他可能解决方案或优于现有技术的优点，但是给定实施例是否实现了特定优点并不限制本发明的范围。因此，前述方面、特征、实施例以及优点仅仅是说明性的并且不被认为是所附权利要求的要素或限制，除非在权利要求中明确记载。

Claims (11)

1.一种高密度光电互连布置，包括：
基板，具有顶部主表面以及相对的底部主表面，所述基板由表现出高CTE以加速热传递的材料形成；
至少一集成电路(EIC)设置于所述基板上且位于所述顶部主表面的中央区域；
多个光学集成电路(OIC)设置在所述基板上以围绕所述至少一EIC以形成并排配置，每个所述OIC包括光学连接阵列以及电连接阵列，每个所述OIC设置使所述光学连接阵列设置于所述基的板所述顶部主表面的周边且使所述电连接阵列设置为邻近所述至少一EIC；
多个桥接电连接模块，每个所述桥接电连接模块设置为跨接OIC以及EIC，以接触所述OIC的所述电连接阵列以及所述至少一EIC上的关联电连接阵列；以及
散热器，设置为横跨所述基板的所述底部主表面的至少一部分，用于将热能引导离开所述互连布置。
2.如权利要求1所述的高密度光电互连布置，其特征在于，所述多个OIC表现出大于所述至少一EIC的高度H2的高度H1，所述高密度光电互连布置进一步包括：
中介层元件，设置在所述至少一EIC的暴露顶表面上，且具有基本等于所述多个OIC以及所述至少一EIC之间的高度差的厚度t，所述中介层包括多个穿过其形成的电连接，使得多个桥接元件被设置成接触所述多个OIC的所述电连接阵列部分以及所述中介层的所述顶表面上的关联触点，从而保持平面结构。
3.如权利要求1所述的高密度光电互连布置，其特征在于，所述布置进一步包括外部电信号接口元件，其设置以提供与所述至少一EIC以及外部主机元件的电信号通信。
4.如权利要求3所述的高密度光电互连布置，其特征在于，所述外部主机元件是外部PCB。
5.如权利要求3所述的高密度光电互连布置，其特征在于，所述接口元件包括球栅阵列连接器。
6.如权利要求1所述的高密度光电互连布置，其特征在于，每个所述光学连接阵列部分包括光纤阵列连接器。
7.如权利要求6所述的高密度光电互连布置，其特征在于，所述基板形成为延伸超过所述多个OIC的外围，使得所述多个光纤阵列连接器位从所述基板的边缘以凹陷配置。
8.如权利要求1所述的高密度光电互连布置，其特征在于，所述基板包括硅。
9.如权利要求1所述的高密度光电互连布置，其特征在于，
第一组无源对准基准用于将所述至少一EIC与所述基板的所述顶部主表面对准；
第二组无源对准基准用于将所述多个OIC与所述至少一EIC以及所述基板对准；以及
第三组无源对准基准用于将所述多个OIC的所述电连接阵列与所述至少一EIC的所述电接触位置对准。
10.如权利要求9所述的高密度光电互连布置，其特征在于，至少所述第一组对准基准以及所述第二组对准基准包括蚀刻到硅基板的所述顶部主表面中的基准。
11.如权利要求1所述的高密度光电互连布置，其特征在于，所述装置还包括：至少一散热元件，设置在桥接电连接模块的相对暴露表面上。
CN202180056574.9A 2020-08-14 2021-08-12 具有高热效率的高密度光学/电气互连布置 Pending CN116057690A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063065848P 2020-08-14 2020-08-14
US63/065,848 2020-08-14
PCT/US2021/045693 WO2022036062A1 (en) 2020-08-14 2021-08-12 High density optical/electrical interconnection arrangement with high thermal efficiency

Publications (1)

Publication Number Publication Date
CN116057690A true CN116057690A (zh) 2023-05-02

Family

ID=80247366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180056574.9A Pending CN116057690A (zh) 2020-08-14 2021-08-12 具有高热效率的高密度光学/电气互连布置

Country Status (4)

Country Link
US (1) US20230305244A1 (zh)
EP (1) EP4197036A1 (zh)
CN (1) CN116057690A (zh)
WO (1) WO2022036062A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335500B2 (en) * 2012-01-31 2016-05-10 Hewlett Packard Enterprise Development Lp Hybrid electro-optical package for an opto-electronic engine
JP6264832B2 (ja) * 2013-10-24 2018-01-24 富士通株式会社 光コネクタ、これを用いた電子機器、及び光コネクタの実装方法
CN107732651B (zh) * 2016-08-12 2020-08-04 美国亚德诺半导体公司 光发射器封装件
US10447407B2 (en) * 2017-07-31 2019-10-15 Dust Photonics Ltd. High-frequency optoelectronic module
US10725254B2 (en) * 2017-09-20 2020-07-28 Aayuna Inc. High density opto-electronic interconnection configuration utilizing passive alignment

Also Published As

Publication number Publication date
US20230305244A1 (en) 2023-09-28
EP4197036A1 (en) 2023-06-21
WO2022036062A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US9256026B2 (en) Hybrid integrated photonic chip package
US9678271B2 (en) Packaged opto-electronic module
US9250403B2 (en) Hybrid-integrated photonic chip package with an interposer
US9297971B2 (en) Hybrid-integrated photonic chip package with an interposer
US10962728B2 (en) Co-packaged optics and transceiver
EP2208226B1 (en) Arrangement for proximity communication between processor and cache memory
KR100758396B1 (ko) Ｌｓｉ 패키지 및 그 어셈블링 방법
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
JP6000952B2 (ja) 静的屈曲部を有する傾斜スタックチップパッケージ
JP5882326B2 (ja) 傾斜スタックチップパッケージにおける光通信
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
WO2018127531A1 (en) Copackaging of asic and silicon photonics
US8164917B2 (en) Base plate for use in a multi-chip module
US7622700B2 (en) Photo-electric conversion apparatus with alternating photoelectric conversion elements
US7249896B2 (en) Array optical sub-assembly
US20230305244A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
Chen et al. An overview of electrical and mechanical aspects of electronic packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination