JP6264832B2 - 光コネクタ、これを用いた電子機器、及び光コネクタの実装方法 - Google Patents

Description

本発明は、光コネクタとこれを用いた電子機器、及び光コネクタの実装方法に関する。

近年、サーバやスーパーコンピュータ等での広帯域化に伴い、低損失かつ低消費電力を実現できる光インタコネクションが注目されている。たとえば、光インターコネクト用高速パッケージでは、ボード上に複数のＬＳＩパッケージが配置され、パッケージ内のＬＳＩの周囲にインターコネクト用の光トランシーバが配置されている。光トランシーバからパッケージ端に向かって光導波路が形成されている。これは、高速駆動のために電気信号配線を短くするためである。インターコネクトの接続先は他のＬＳＩやメモリ、ストレージ等であり、超高速、大容量の伝送を可能にする。

スーパーコンピュータやサーバ等の大規模な計算機においては、ある確率でパッケージ基板上のＬＳＩや光素子に故障が発生する。一枚のボード上に複数のＬＳＩパッケージが搭載される構成では、パッケージ単位でリフローによる交換やメンテナンスが行われる。このような取り外しの観点やコストの観点から、パッケージ上で光コネクタと、導波路や光ファイバなどの光伝送路を接続できる形態が望ましい。また、性能と信頼性の観点から低損失の光接続が求められる。

パッケージ実装では、反り等の影響によりパッケージ基板のサイズが制限され、ＬＳＩのサイズとの関係で光コネクタの搭載領域は外周部の狭範囲に限定される。したがって、小型で低損失の光コネクタが望まれる。

パッケージ基板上にＭＴ（Mechanical Transfer）と接続可能なアダプタを搭載し、市販のＭＴフェルールと接続する技術が報告されている（たとえば、非特許文献１参照）。しかし、前記アダプタでは基板への高精度の搭載に工数を要する。さらに、基板に搭載するフェルールやファイバを導波路に対して押圧する機構が別途必要になるため、コストが高くなる。

一方、基板上にファイバガイド部品を配置し、ファイバガイド部品のＶ溝で光ファイバを整列させる構成が知られている（たとえば、特許文献１参照）。このファイバガイド部品は溝構造により光ファイバを配列させる部品であるが、着脱コネクタとしては用いられていない。

特開平１１−１０９１８６号公報

T. Lamprecht, et al., "Passive Alignment of Optical Elements in a Printed Circuit Board", Electronic Components and Technology Conference (ECTC) Proc. 761, (2006)

着脱コネクタで光インタコネクションを実現する場合、Ｖ溝付きのファイバガイドをそのまま適用することはできない。着脱コネクタに保持された光ファイバを基板上の溝構造に沿わせて実装するために斜め方向の動きが必要になるからである。この場合、コネクタ搭載時の静電気や接触で隣接する光ファイバの先端が近づき合い、絡み合うという問題が生じる。また、光パッケージ等の光電子部品に形成された導波路端面に対して光ファイバを押圧するための所定の力を光ファイバに印加する構造が必要になる。

そこで、基板への実装が容易かつ確実な光コネクタと、これを用いた電子機器を提供することを課題とする。

ひとつの態様では、光コネクタは、
１以上の光ファイバと、
前記光ファイバを保持するフェルールと、
を有し、
前記フェルールは、接続方向の前部底面に形成されたフック及び押え部と、後部底面に形成された突起とを有し、
前記光ファイバは、前記フェルールの後端から前記押え部に向かって下方に傾斜して保持されている。

別の態様では、光コネクタの実装方法を提供する。この方法は、
光コネクタの接続方向の前部底面にフック及び押え部を有し後部底面に突起を有するフェルールに、１以上の光ファイバを前記光コネクタの後端から前記押え部に向かって下方に傾斜させて実装し、
前記光コネクタが搭載される基板に、前記フックを受け取る第１の穴と、前記突起を受け取る第２の穴と、前記光ファイバを受け取る溝と、前記溝と前記基板の端部の間に位置する空間とを配置しておき、
前記フックと前記第１の穴、及び前記突起と前記第２の穴を嵌合させて前記光ファイバを前記溝内に斜めに導いて、前記光ファイバを前記基板上の導波路に接続し、
前記導波路に接続された前記光ファイバが前記空間内で座屈することで生じる力により前記光ファイバを前記導波路に対して密着させる
ことを特徴とする。

上記構成により、光コネクタの基板への実装が容易かつ確実になる。

実施形態の光コネクタが適用される電子機器の一例としてシステムボードを示す図である。 ボード上のパッケージＬＳＩに光コネクタで伝送路を接続した状態を示す図である。 パッケージ基板の外周部の構成を示す図である。 パッケージ外周部で光コネクタを接続した状態を示す図である。 光コネクタのフェルールの構成と、パッケージ基板に形成された溝及び穴との位置関係を示す図である。 パッケージ基板上の導波路と、光コネクタの光ファイバとの接続面の位置関係を示す図である。 フェルールに光ファイバが実装された状態の光コネクタの四面図である。 光コネクタとパッケージ基板の嵌合シーケンスを示す図である。 光ファイバをピグテイル実装した光トランシーバとの接続例を示す図である。 シリコンフォトニクス光導波路との接続例を示す図である。

図面を参照して良好な実施形態を説明する。図１は、実施形態の光コネクタが適用される電子機器の一例として、システムボード１Ａを示す。図１（Ａ）は平面図、図１（Ｂ）はＡ−Ａ'断面図である。ボード２上に複数のＬＳＩパッケージ３₁、３₂、…（以下、「ＬＳＩパッケージ３」と総称する）が配置されている。各ＬＳＩパッケージ３は、はんだバンプ１６によりボード２に実装されている。ＬＳＩパッケージ３の上面に冷却用のヒートシンク１８あるいは水冷用のクーリングプレートが配置される。

ＬＳＩパッケージ３において、パッケージ基板１０上のＬＳＩチップ１１の周囲に、インターコネクト用の光トランシーバ１３が配置されている。各光トランシーバ１３からパッケージ基板１０の端部に向けて、導波路１４が形成されている。電気信号配線をできるだけ短くして、光信号による高速駆動を実現するためである。実施形態では、後述するように、パッケージ基板１０の端部にあらかじめ光コネクタ固定用の穴および空間と、光ファイバ保持用の溝を形成しておく。

図２は、ＬＳＩパッケージ３に光コネクタ２０を搭載した状態を示す。光コネクタ２０は、パッケージ基板１０の外周部でパッケージ基板１０上の導波路１４と光接続される。光コネクタ２０を介して、ＬＳＩパッケージ３とＬＳＩパッケージ３の間、あるいはその他の電子部品との間が、光伝送路３１で接続される。実施形態では、光伝送路３１はたとえば多心のファイバ配線である。

図３は、図１のパッケージ基板１０の外周部領域Ｃの構成を示す図である。図３（Ａ）は平面図、図３（Ｂ）はＡ−Ａ'断面図、図３（Ｃ）はＢ−Ｂ'断面から見た側面図である。光トランシーバ１３は、詳細は図示しないが、送信側にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の光源と駆動回路を有し、受信側にフォトダイオード（ＰＤ）等の光検出器とトランスインピーダンスアンプ等の電流電圧変換器を有する。

光トランシーバ１３からパッケージ基板１０の端部に向かって延びる導波路１４は複数の導波路コア６１を有する。導波路１４には図示しないミラーが形成されており、光トランシーバ１３のＶＣＳＥＬやＰＤとレンズ１９を介して低損失で光結合される。

導波路１４の端部に対向するパッケージ基板１０のエッジ領域に、空間４５が形成されている。空間４５は、光コネクタがパッケージ基板１０に実装されたときに光ファイバのたわみを吸収する空間である。導波路１４の端部と空間４５の間に、光ファイバを保持するための溝４１が形成されている。溝４１の中心は、導波路コア６１の中心と位置合わせされている。導波路１４の断面の位置合わせの際に溝４１と導波路１４の間に空間４２が生じるが、導波路コア６１と光コネクタの光ファイバとを光結合には影響しない。

空間４５の両側に穴４３が形成され、空間４２及び光伝送路１４の両側に穴４４が形成されている。穴４３は、後述するように光コネクタ２０に形成された突起を受け取り、穴４４は光コネクタ２０に形成されたフックを受け取る。穴４４は、フックと係合するように係合部４４ａを有し断面形状がＬ字型である。

溝４１はダイシングや射出成形で形成される。穴４３、４４及び空間４５は、一例としてレーザ加工で形成される。導波路１４は、溝４１に合わせて露光プロセスで形成されるポリマー導波路であってもよい。

図４は、パッケージ基板１０の外周部で導波路１４に光コネクタ２０を接続した状態を示す図である。図４（Ａ）は平面図、図４（Ｂ）は光軸に沿ったＡ−Ａ'断面図、図４（Ｃ）は、Ｂ−Ｂ'断面から見た側面図である。図４の例では、光伝送路３１は複数の光ファイバ３１ａを面内に配列して被覆テープ３１ｂでまとめたテープファイバ３１である。光コネクタ２０内で、光ファイバ（ファイバ素線）３１ａがテープファイバ３１から露出して導波路１４の端面まで延びる。

テープファイバ３１の一部あるいは露出した光ファイバ３１ａの一部は、光ファイバ３１ａがフェルール２１の後端から前側に向かって下方に傾斜するように、接着剤２６等によりフェルール２１に固定される。光ファイバ３１ａは、パッケージ基板１０の溝４１（図３参照）に沿って保持され、先端で導波路１４と光接続している。このとき、図４（Ｂ）に示すように、光ファイバ３１ａはフェルール２１の押え部２４によって溝内に押圧保持され、導波路１４と安定して光結合する。

また、図４（Ｃ）に示すように、フェルール２１のフック２３と突起２２が、パッケージ基板１０の穴４４及び４３にそれぞれ嵌合し、光コネクタ２０はパッケージ基板１０に固定されている。

図５は、光コネクタ２０のフェルール２１の構成を示す。図５（Ａ）はフェルール２１の三面図（上面図、前面図及び側面図）、図５（Ｂ）はＡ−Ａ'断面図である。フェルール２１は、たとえばプラスチック製であり、射出成型等で形成される。一例として、光軸方向（接続方向）のフェルールの寸法は８ｍｍ、ファイバ配列方向（幅方向）の寸法は４ｍｍ、高さ（厚さ）方向の寸法は２ｍｍである。

フェルール２１は、接続方向の前側にフック２３を有し、後側に突起２２を有する。フック２３は、パッケージ基板１０に形成された穴４４に対応する位置に配置され、突起２２は、パッケージ基板１０に形成された穴４３に対応する位置に配置されている。フック２３と突起２２の付け根部分での中心間の距離は、パッケージ基板１０の上面での穴４４と４３の間の中心間距離よりもわずかに広い。この構成により、後述するように光コネクタ２０を実装する際に、摩擦あるいは当接力により光コネクタ２０をパッケージ基板１０に固定することができる。

さらに、フック２３のＬ字形状でパッケージ基板１０を挟み込む。フック２３の挟み込み部分の高さを、パッケージ基板１０の厚さよりも小さく設定することで、フェルール２１を高さ方向に弾性変形させ、押え部２４と協働して、光コネクタ２０をパッケージ基板１０に対して安定保持することができる。図５の例ではフック２３はＬ字型フックであるが、各コーナーが面取りされた形状であってもよい。

フェルール２１のフェルール２１の前側、たとえば２つのフック２３の間に光ファイバ３１ａをパッケージ基板１０に対して押圧する押え部２４が配置される。図４（Ｂ）を参照して述べたように、光ファイバ３１ａは、導波路１４との接続部で押え部２４によって安定して保持される。

フェルール２１の後ろ側、たとえば２つの突起２２の間に光ファイバ３１ａを一定のピッチで保持する傾斜部２５が配置される。傾斜部２５には、光ファイバ３１ａを保持する溝（あるいは突起）２７が形成されている。溝（あるいは突起）２７により、光ファイバ３１ａを固定部２６から導波路１４との接続位置まで所定のピッチに維持することができる。光ファイバ３１ａは、傾斜部２５に形成された溝２７に沿って斜め下方に実装されることになる。傾斜部２５とパッケージ基板１０の間でなす角度は、一例として１５°である。この傾斜角度は任意であるが、光ファイバ３１ａが溝２７から、パッケージ基板１０に形成された溝４１内へとスムーズにスライドできる角度である。

図６は、パッケージ基板１０上の導波路１４と、光コネクタ２０の光ファイバ３１ａとの接続断面を示す図である。パッケージ基板１０に形成された溝は、図６（Ａ）のようにＶ溝４１Ａであってもよいし、図６（Ｂ）のようにＵ溝４１Ｂであってもよい。光ファイバ３１ａは、Ｖ溝４１ＡあるいはＵ溝４１Ｂ内に保持され、導波路１４との接続領域で押え板２４により固定される。

光ファイバ３１ａは、断面円形のファイバコア５１とファイバクラッド５２を有する。導波路１４は、導波路クラッド６２内に所定のピッチで配列される断面が矩形の導波路コア６１を有する。Ｖ溝４１Ａ又はＵ溝４１Ｂにより、光ファイバ３１ａはファイバコア５１の中心と導波路コア６１の中心が一致するように保持される。したがって、Ｖ溝４１ＡあるいはＵ溝４１Ｂの深さは、光ファイバ３１ａと導波路１４が押え部２４で押さえられた状態で、ファイバコア５１の高さ位置と導波路コア６１の高さ位置が一致する深さに設定される。

図７は、テープファイバ３１が実装された光コネクタ２０を示す。テープファイバ３１の先端で被覆テープ３１ｂが剥離され、各光ファイバ３１ａは独立した状態となる。光ファイバ３１ａは、テープファイバ３１の被覆テープ３１ｂで保持された部分もしくは露出して独立状態になった部分で、フェルール２１の後端部（基部）にエポキシ等の接着剤による固定部２６で固定される。

光ファイバ３１ａは、フェルール２１の傾斜部２５に形成された溝２７（図５参照）に沿って配置され、光ファイバ３１ａの先端は、押え部２４の下方まで延びる。光コネクタ２０がパッケージ基板１０に実装される際に、光ファイバ３１ａの先端が押え部２４に押圧され、光ファイバ３１ａがパッケージ基板１０の平面に対して垂直方向（振幅方向）に座屈する。この座屈は、後述するように、パッケージ基板１０に形成された空間４５内に収容される。

光ファイバ３１ａは、精度に応じてマルチモードファイバやシングルモードファイバである。細径ファイバを用いる場合は、ポリマークラッドファイバ、プラスチックファイバ等でもよい。光ファイバ３１ａの先端は、クリーバもしくはレーザによりカットされており、カット後の光ファイバ３１ａの先端部は長さばらつきを含む。長さばらつきは１００ミクロン程度、あるいはそれ以下である。上述のように、光コネクタ２０の実装時に光ファイバ３１ａを座屈させることにより、このばらつきを吸収することができる。また、光ファイバ３１ａの座屈に応じた座屈荷重が導波路１４に印加されるので、光ファイバ３１ａと導波路１４とを安定して接続することができる。被覆テープ３１ｂから露出した各光ファイバ３１ａの独立部分の長さは、光ファイバ３１ａが座屈したときの曲げ損失が無視できる長さであり、一例として７ｍｍである。

図８は、光コネクタ２０のパッケージ基板１０に対する嵌合シーケンスを示す。各工程において、左側の図は図３のＡ−Ａ'断面（導波路コア６１に沿った断面）、右側の図は図３のＢ−Ｂ'断面から見た側面図を示す。

図８（Ａ）に示すように、光コネクタ２０をパッケージ基板１０に対して斜め上方から近付け、フェルール２１のフック２３をパッケージ基板１０の穴４４に挿入する。このとき、フェルール２１の後部の突起２２は、穴４３にまだ嵌合していない。被覆テープから露出した光ファイバ３１ａは、フェルール２１の傾斜部２５の溝２７内でピッチが一定に保たれたままパッケージ基板１０に接近する。

図８（Ｂ）に示すように、フック２３の先端をパッケージ基板１０の穴４４の係合部４４ａに押し入れてフェルール２１をパッケージ基板１０に引っ掛ける。光ファイバ３１ａの先端は、押え部２４の存在によりパッケージ基板１０に形成された溝４１に乗り、そのまま導波路コア６１との接続位置まで案内される。

図８（Ｃ）に示すように、光ファイバ３１ａの先端が導波路コア６１に突き当たった状態で、光コネクタ２０をパッケージ基板１０に向けて下方に押す。これにより、フェルール２１の後部の突起２２が穴４３に挿入される。上述したように、フェルール２１のフック２１と突起２２の付け根部分での距離は、パッケージ基板１０上面での穴４４と４３の間の距離よりもわずかに広く形成されている。突起２２が穴３２に挿入されると、フェルール２１は応力を残しながらわずかに変形し、突起２２の側面と穴４３の側面との摩擦力により、光コネクタ２０が固定される。

このとき、光ファイバ３１ａは導波路コア６１に当接しているため、フェルール２１の傾斜部２５の溝２７からその一部が外れて、空間４５内で座屈する。座屈振幅が多少大きくなっても、パッケージ基板１０に形成された空間４５内に光ファイバの撓み部分を逃がすことができる。光ファイバ３１ａが空間４５で座屈することで、光ファイバ３１ａから導波路コア６１へ対応する座屈荷重が印加され、押圧力として働く。また、各光ファイバ３１ａの一部はフェルール２１の傾斜部２５の溝２７内に案内されているため、座屈の方向は基板面に対して垂直な上下方向となり、隣接する光ファイバ３１ａ同士の接触を防止できる。

配線変更やＬＳＩチップ３の交換のために光コネクタ２０を外す場合は、図８（Ａ）〜図８（Ｃ）と逆のシーケンスとたどる。すなわち、フェルール２１の後部で突起２２を穴４３から外し、その後、光コネクタ２０全体を斜め上方に引き上げてフック２３を穴４４の係合部４４ａから外し、さらに光コネクタ２０をピボットさせてパッケージ基板１０から引き抜く。

この構成によるとパッケージ基板１０に対する光コネクタ２０の着脱が容易かつ確実になる。

図９は、電子機器の別の例としてシステムボード１Ｂを示す。図９（Ａ）は平面図、図９（Ｂ）はＡ−Ａ'断面図、図９（Ｃ）はＢ−Ｂ'断面から見た側面図、図９（Ｄ）はパッケージ基板１０上で用いられるＶ溝部品図９０Ａの断面図である。図９では、光ファイバ７４ａをピグテイル実装した光トランシーバ７３との光接続を実現する。

光ファイバ７４ａは光トランシーバ７３内のレーザおよびＰＤとチップ内部で光接続されている。光トランシーバ７３の外部で、光ファイバ７４ａは被覆テープでまとめられたテープファイバ７４として伝送路を形成する。光ファイバ７４ａの先端は被覆テープが剥離されて素線の状態になり、個々の光ファイバ７４ａが、Ｖ溝部品９０Ａの溝９１内に収容される。

Ｖ溝部品９０Ａは、別体としてパッケージ基板１０の空間４５内に配置されている。Ｖ溝部品９０Ａがリフロー耐熱性を有する場合、たとえばシリコン（Ｓｉ）やセラミックで作製されている場合は、あらかじめパッケージ基板１０の空間４５内に接着剤等を用いて導波路の位置に合わせて搭載しておいてもよい。Ｖ溝部品９０Ａがプラスチック等で耐熱性がない場合は、パッケージ基板１０をバンプ１６によりボード２上に搭載した後に、接着剤等で導波路の位置に合わせて空間４５に固定する。

前者の場合、すなわち、リフロー前にＶ溝部品９０Ａをパッケージ基板１０に配置する場合は、ピグテイル接続される光ファイバ７４ａは耐熱被覆されている。

図９の構成でも、光コネクタ２０の光ファイバ３１ａは、斜め上方からフェルール２１内の傾斜部２５の溝内に配置されており、光コネクタ２０の搭載時に、傾斜部２５と押え部２４により、各光ファイバ３１ａがＶ溝部品９０Ａの溝９１内へと案内される。光ファイバ３１ａとピグテイルファイバ７４ａが溝９１上で光接続されると、接続部は押え部２４によって安定保持される。光コネクタ２０の接続シーケンスは図８と同様である。

ビグテイルファイバ７４ａの素線部の先端はレーザカットされているのが望ましい。光コネクタ２０の光ファイバ３１ａの先端もレーザカットされている。先端の長さばらつきをパッケージ基板１０の空間４５内で吸収しつつ、光ファイバ３１ａの座屈荷重により光ファイバ３１ａをビクテイルファイバ７４ａに安定して接続することができる。

図１０は電子機器の別の例としてシステムボード１Ｃを示す。図１０（Ａ）は平面図、図１０（Ｂ）はＡ−Ａ'断面図、図１０（Ｃ）はＢ−Ｂ'断面から見た側面図、図１０（Ｄ）はパッケージ基板１０上で用いられるＶ溝部品９０Ｂの断面図である。図１０の光トランシーバ８３では、シリコンフォトニクスのようにチップ内に光導波路が形成されている。光コネクタ２０の光ファイバ３１ａと、光トランシーバ８３内の導波路の端面とが突き当て接続される。光トランシーバ８３の光ファイバ３１ａとの接続端面には、図示しないスポットサイズコンバータ（モード変換構造）が形成されている。従って、シリコンフォトニクス内の細線導波路とシングルモードファイバ３１ａを高効率でバッドジョイントにより接続できる。

Ｖ溝部品９０Ｂは、光トランシーバ８３内の導波路に合わせて高精度にパッケージ基板１０上に搭載されている。Ｖ溝部品９０Ｂの溝９１の面内方向のピッチと高さ方向の位置は図示しないシリコンフォトニクス導波路に対して精密に位置決めされている。

光コネクタ２０のフェルール２１に保持された光ファイバ３１ａは、光コネクタの搭載時に、フェルール２１の傾斜部２５と押え部２４によって、Ｖ溝部品９０Ｂの溝９１上に案内される。Ｖ溝部品９０Ｂが光トランシーバ８３内部のシリコンフォトニクス導波路に対して精密に位置決めされているので、溝９１に案内された光ファイバ３１ａのコア位置は、スポットサイズコンバータの位置に一致する。

光コネクタ２０の接続シーケンスは、図８と同様である。光コネクタ２０がパッケージ基板１０に固定されたときに、光ファイバ３１ａはパッケージ基板１０上の空間９５内で座屈可能である。座屈荷重により光ファイバ３１ａを光トランシーバ８３のシリコンフォトニクス導波路の端面に押圧することができる。

図１０の例では、光トランシーバ８３としてシリコンフォトニクスが搭載された基板を想定しているが、これに限定されず、たとえばシリコン等の基板上に形成されたポリマー導波路のインタフェースを持つチップや、石英基板上に形成された石英導波路でもよい。さらには、光コネクタ２０とＶ溝部品９０Ｂの組合せを、ＧａＡｓ、ＩｎＰ等の化合物半導体基板に形成されたレーザ等の光素子との結合に用いてもよい。また、図９、図１０の溝部品９０は、Ｖ溝部品に限定されず、Ｕ溝部品であってもよい。

実施形態のフェルール２１は、テープファイバ３１の両側に一対のフック２３と、一対の突起２２を有するが、これに限定されず、フック２３と突起２２を一つずつ対角上に配置してもよい。

以上のように、実施形態の構成によると、パッケージ基板１０上に光コネクタ２０を固定するための穴４３，４４を設け、光コネクタ２０に突起２２とフック２３を設けることで、光コネクタ２０をパッケージ基板１０に固定することができ、パッケージ基板１０に別途アダプタを配置する必要がない。

光コネクタ２０に傾斜２５を設けることで、光ファイバ３１ａを斜め方向からパッケージ基板１０の溝４１に実装することができる。光コネクタ２０のパッケージ基板１０への搭載時に、フェルールの一部（押え部２４）が光ファイバ３１ａを基板側導波路との接続位置へ案内する機能を果たすとともに、パッケージ基板１０に形成された空間４５内で光ファイバ３１ａの座屈を許容する。光ファイバ３１ａに生じる座屈荷重により光ファイバ３１ａの先端を導波路に押圧することができるので低損失の光接続が実現する。この構成により、薄型形状でありながら低損失の光コネクタ２０とすることができる。

光コネクタ２０の傾斜部２５に光ファイバ３１ａを保持する溝２７が形成され、光ファイバ３１ａを先端部まで適正なピッチで保持することができる。導波路１４、７４と光ファイバ３１ａとの光結合位置がフェルール２１の内部にあるため、破損や汚損から保護することができる。

このような光コネクタを用いた電子機器は、安定した光結合が維持され破損しにくく、電子部品の交換時にもコネクタの着脱が容易である。

以下の説明に対し、以下の付記を提示する。
（付記１）
１以上の光ファイバと、
前記光ファイバを保持するフェルールと、
を有し、
前記フェルールは、接続方向の前部底面に形成されたフック及び押え部と、後部底面に形成された突起とを有し、
前記光ファイバは、前記フェルールの後端から前記押え部に向かって下方に傾斜して保持されていることを特徴とする光コネクタ。
（付記２）
前記フェルールは傾斜部を有し、
前記傾斜部には前記光ファイバを保持する溝が形成されていることを特徴とする付記１に記載の光コネクタ。
（付記３）
前記光ファイバは、前記光コネクタが基板に実装されたときに前記傾斜部の下方で座屈可能であることを特徴とする付記１に記載の光コネクタ。
（付記４）
前記フックは、前記前部底面の両側に形成された一対のフックであり、
前記押え部は、前記一対のフックの間に位置することを特徴とする付記１に記載の光コネクタ。
（付記５）
前記突起は、前記後部底面の両側に形成された一対の突起であり、
前記傾斜部は、前記一対の突起の間に位置することを特徴とする付記２に記載の光コネクタ。
（付記６）
電子部品を搭載する基板と、
前記基板側の導波路に接続される光コネクタと、
を有し、
前記光コネクタは、接続方向の前部底面に形成されたフック及び押え部と、後部底面に形成された突起を有し、１以上の光ファイバが前記光コネクタの後端から前記押え部に向かって下方に傾斜して実装されており、
前記基板は、前記フックを受け取る第１の穴と、前記突起を受け取る第２の穴と、前記光ファイバを受け取る溝を有する
ことを特徴とする電子機器。
（付記７）
前記基板は、前記光コネクタが配置される位置に空間を有し、
前記光ファイバは、前記光コネクタが前記フック及び前記突起により前記基板に固定されたときに前記空間内で座屈し、前記座屈により生じる力によって前記光ファイバが前記導波路に押圧されることを特徴とする付記６に記載の電子機器。
（付記８）
前記導波路の中心と、前記溝の中心が位置合わせされており、
前記光ファイバは、前記光コネクタが前記基板に固定されたときに、前記溝に沿って前記導波路に対して押圧されることを特徴とする付記７に記載の電子機器。
（付記９）
前記導波路は、前記基板上の光素子から延びるビグテイルファイバであり、
前記ピグテイルファイバの先端は前記溝内に保持され、
前記光ファイバは、前記光コネクタが前記基板に固定されたときに、前記溝内で前記ピグテイルファイバに対して押圧されることを特徴とする付記７に記載の電子機器。
（付記１０）
前記導波路は、前記基板上の光素子の内部に形成されたシリコンフォトニクス導波路であり、
前記光ファイバは、前記光コネクタが前記基板に固定されたときに、前記溝に沿って前記光素子の端面で前記シリコンフォトニクス導波路に対して押圧されることを特徴とする付記７に記載の電子機器。
（付記１１）
前記溝は、前記基板上に配置される溝部品に形成された溝であることを特徴とする付記９又は１０に記載の電子機器。
（付記１２）
前記基板上で、前記電子部品と前記光コネクタの間に配置される光素子、
をさらに有し、
前記導波路は、前記光素子の内部に位置する導波路、または前記基板上で前記光素子と前記光コネクタの間に延びる導波路であることを特徴とする付記６に記載の電子機器。
（付記１３）
光コネクタの接続方向の前部底面にフック及び押え部を有し後部底面に突起を有するフェルールに、１以上の光ファイバを前記光コネクタの後端から前記押え部に向かって下方に傾斜させて実装し、
前記光コネクタが搭載される基板に、前記フックを受け取る第１の穴と、前記突起を受け取る第２の穴と、前記光ファイバを受け取る溝と、前記溝と前記基板の端部の間に位置する空間とを配置しておき、
前記フックと前記第１の穴、及び前記突起と前記第２の穴を嵌合させて前記光ファイバを前記溝内に斜めに導いて、前記光ファイバを前記基板上の導波路に接続し、
前記導波路に接続された前記光ファイバが前記空間内で座屈することで生じる力により前記光ファイバを前記導波路に対して密着させる
ことを特徴とする光コネクタの実装方法。

１Ａ、１Ｂ、１Ｃ システムボード（電子機器）
２ ボード
３ ＬＳＩチップ
１０ パッケージ基板（基板）
１１ ＬＳＩチップ（電子部品）
１３、７３、８３ 光トランシーバ
１４、７４ 導波路
２０ 光コネクタ
２１ フェルール
２２ 突起
２３ フック
２４ 押え部
２５ 傾斜部
２７ 傾斜部の溝
３１ 伝送路（テープファイバ９
３１ａ 光ファイバ
４１ パッケージ基板の溝
４５、９５ 空間
４３、４４ 穴
５１ ファイバコア
５２ ファイバクラッド
６１、７４ａ 導波路コア
６２ 導波路クラッド
２１ａ、６１ａ、７１ａ
９０Ａ、９０Ｂ Ｖ溝部品

Claims (6)

1. １以上の光ファイバと、
   前記光ファイバを保持するフェルールと、
   を有し、
   前記フェルールは、前記光ファイバを保持する溝が形成された傾斜部と、接続方向の前部底面に形成されたフック及び押え部と、後部底面に形成された突起とを有し、
   前記光ファイバは、前記傾斜部により前記フェルールの後端から前記押え部に向かって下方に傾斜して保持されており、
   前記フックは、前記前部底面の両側に形成された一対のフックであり、前記押え部は前記一対のフックの間に位置し、
   前記突起は、前記後部底面の両側に形成された一対の突起であり、前記傾斜部は前記一対の突起の間に位置する
   ことを特徴とする光コネクタ。
2. 前記光ファイバは、前記光コネクタが基板に実装されたときに前記傾斜部の下方で座屈可能であることを特徴とする請求項１に記載の光コネクタ。
3. 電子部品を搭載する基板と、
   前記基板側の導波路に接続される光コネクタと、
   を有し、
   前記光コネクタは、１以上の光ファイバを保持する溝が形成された傾斜部と、接続方向の前部底面に形成されたフック及び押え部と、後部底面に形成された突起を有し、前記光ファイバが前記傾斜部により前記光コネクタの後端から前記押え部に向かって下方に傾斜して実装されており、前記フックは、前記前部底面の両側に形成された一対のフックであり、前記押え部は前記一対のフックの間に位置し、前記突起は、前記後部底面の両側に形成された一対の突起であり、前記傾斜部は前記一対の突起の間に位置し、
   前記基板は、前記フックを受け取る一対の第１の穴と、前記突起を受け取る一対の第２の穴と、前記光ファイバを受け取る溝を有する
   ことを特徴とする電子機器。
4. 前記基板は、前記光コネクタが配置される位置に空間を有し、
   前記光ファイバは、前記光コネクタが前記フック及び前記突起により前記基板に固定されたときに前記空間内で座屈し、前記座屈により生じる力によって前記光ファイバが前記導波路に押圧されることを特徴とする請求項３に記載の電子機器。
5. 前記導波路の中心と、前記溝の中心が位置合わせされており、
   前記光ファイバは、前記光コネクタが前記基板に固定されたときに、前記溝に沿って前記導波路に対して押圧されることを特徴とする請求項４に記載の電子機器。
6. 光コネクタの接続方向の前部底面の両側に形成された一対のフック及び前記一対のフックの間に位置する押え部と、後部底面の両側に形成された一対の突起と、前記突起の間に位置し光ファイバを保持する溝が形成された傾斜部とを有するフェルールを準備し、
   前記フェルールの傾斜部により、１以上の光ファイバを前記光コネクタの後端から前記押え部に向かって下方に傾斜させて実装し、
   前記光コネクタが搭載される基板に、前記フックを受け取る一対の第１の穴と、前記突起を受け取る一対の第２の穴と、前記光ファイバを受け取る溝と、前記溝と前記基板の端部の間に位置する空間とを配置しておき、
   前記フックと前記第１の穴、及び前記突起と前記第２の穴を嵌合させて前記光ファイバを前記溝内に斜めに導いて、前記光ファイバを前記基板上の導波路に接続し、
   前記導波路に接続された前記光ファイバが前記空間内で座屈することで生じる力により前記光ファイバを前記導波路に対して密着させる
   ことを特徴とする光コネクタの実装方法。

Images