KR101552366B1 - 개선된 ｌｅｄ 구조 - Google Patents

개선된 ｌｅｄ 구조 Download PDF

Info

Publication number
KR101552366B1
KR101552366B1 KR1020107012090A KR20107012090A KR101552366B1 KR 101552366 B1 KR101552366 B1 KR 101552366B1 KR 1020107012090 A KR1020107012090 A KR 1020107012090A KR 20107012090 A KR20107012090 A KR 20107012090A KR 101552366 B1 KR101552366 B1 KR 101552366B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric
dielectric material
mirror
overlying
Prior art date
Application number
KR1020107012090A
Other languages
English (en)
Other versions
KR20100091207A (ko
Inventor
굴람 하스나인
스티븐 디 레스터
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20100091207A publication Critical patent/KR20100091207A/ko
Application granted granted Critical
Publication of KR101552366B1 publication Critical patent/KR101552366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 장치, 이를 제조하기 위한 웨이퍼, 및 이의 제조 방법이 개시되어 있다. 상기 장치 및 웨이퍼는 제 1 전도성 타입의 제 1 층, 활성층, 제 2 전도성 타입의 제 2 층을 포함한다. 활성층은 제 1 층 위에 놓여 있다. 제 2 층은 활성층 위에 놓여 있고, 제 2 층은 활성 층에 인접하여 접촉하는 제 1 표면 및 제 2 표면을 타격하는 광을 산란시키는 피처를 포함하는 표면을 가지는 제 2 표면을 구비한다. 투명한 전도성 물질의 층은 제 2 표면에 인접하고 활성 층에 의해 발생된 광에 투명한 유전 물질의 제 1 층에 의해 덮여 있다. 90 퍼센트보다 큰 반사율을 가지는 미러층은 유전 물질의 제 1 층 위에 증착된다.

Description

개선된 ＬＥＤ 구조{Improved LED structure}
본 발명은 개선된 LED 구조에 관한 것이다.
LED(light emitting diodes)는 전기 에너지를 광으로 변환하는 중요한 종류의 고체-상태 장치이다. 이들 장치에서의 개선은 통상적인 백열 광원 및 형광원을 대체하도록 설계된 조명 기구(light fixture)에서 이들 장치를 사용하게 하였다. LED는 전기 에너지를 광으로 변환하기 위해, 상당히 더 긴 수명, 및 어떤 경우에는, 상당히 더 높은 효율성을 가진다.
LED의 비용 및 변환 효율성은 이 새로운 기술이 통상적 광원을 대체할 것이며 고전력 응용들에 활용될 비율을 결정하는 데 있어 중요한 요인이다. 개별 LED가 약간의 와트로 제한되어 있기 때문에, 많은 고 전력 응용은 필요한 전력 레벨을 달성하기 위해 다수의 LED를 요구한다. 또한, LED는 비교적 좁은 스펙트럼 대역에서 광을 발생한다. 그러므로, 특정 색의 광원을 요구하는 응용에서, 다른 광학 대역에서 스펙트럼 방출을 가지는 다수의 LED로부터의 광이 결합된다. 따라서, LED에 기초한 많은 광원의 비용은 개별 LED의 비용의 몇 배이다.
LED의 비용은 인쇄 회로 기판 상의 다이를 설치하기 전에 다이를 포함하는 LED 및 최종 제품에서의 동종의 것을 패킹하기 위해 필요에 의해 증가된다. 밑에 있는 회로 캐리어에 다이를 연결하기 위해 와이어 결합에 좌우되는 통상적 패키징의 비용은 최종 LED의 비용의 중요 부분을 나타낸다. 그러므로, LED에 전력을 공급하기 위한 패드가 광을 방출하는 표면으로부터 다이의 대향하는 측면 상에 있도록 LED 다이가 수정되는 "플립-칩(flip-chip)" 패키지가 개발되어 왔다. 다이가 인쇄 회로 기판상에 한 쌍의 대응하는 패드에 집적적으로 용접될 수 있도록 패드를 구성한다. 불행하게도, LED의 변환 효율성을 증가시키는데 사용된 기술은 플립-칩 구조에서 쉽게 이행되지 않는다.
개별 LED의 변환 효율성은 고전력 LED 광원의 비용을 다루는데 있어 중요한 요인이다. LED에서의 광으로 변환되지 않는 전력은 LED의 온도를 높이는 열로 변환된다. 열 방산은 LED가 동작하는 전력 레벨 상의 한계이다. 또한, LED는 열 방산을 제공하는 구조상에 장착되어야 하고, 광원의 비용을 더 증가시킨다. 그러므로, LED의 변환 효율성이 증가될 수 있다면, 하나의 LED에 의해 제공될 수 있는 최대량의 광은 증가될 수 있어, 주어진 광원에 필요한 LED의 개수를 감소시킨다. 또한, LED의 동작의 비용은 변환 효율성에 반비례한다. 그러므로, LED의 변환 효율성을 개선하도록 지향된 많은 작업이 존재한다.
일반적으로 LED에 의해 발생된 스펙트럼 대역은 LED를 만드는 물질에 좌우된다. LED는 주로 추가 층들 사이에 껴있는 반도체 물질의 활성층을 포함한다. 이 설명을 위해, LED는 3개의 층을 가지는 것으로 도시될 수 있고, 활성층은 2 개의 다른 층들 사이에 끼어있다. 이들 층은 사파이어와 같은 기판 상에 전형적으로 증착된다. 이들 각각의 층은 다수의 서브-층을 포함함을 유의해야 한다.
물질의 개선은 활성층에서 발생된 광의 효율성에서의 개선을 가져온다. 그러나, 활성층에서 발생된 광의 상당 부분이 손실된다. 광의 대부분은 LED를 구성하는데 사용된 다양한 층들에서 흡수를 통해 손실된다. 이 모드의 광 손실은 LED 구조 내에서 광의 대부분을 가둠으로써 악화된다. 활성층에서 발생된 광은 LED를 나가기 전에 기판 또는 상부 층을 관통해야 한다. 활성층이 모든 방향에서 광을 방출하기 때문에, 활성 영역으로부터의 광은 경계에서 법선 방향에 대해 0에서 90도로 모든 각도에서 LED의 외부 층들 사이의 경계를 타격한다. 임계 각보다 더 큰 각도로 경계를 타격하는 광은 경계에서 전체적으로 반사된다. 이 광은 다른 외부 경계를 향해 재방향 설정되며 마찬가지로 LED로 다시 반사된다. 그 결과, LED의 끝을 타격할때까지 LED 내에서 광은 가둬지거나 또는 LED의 물질에 의해 흡수된다. 사파이어 기판 상의 통상적인 GaN-기반 LED의 경우에, 활성층에 의해 방출된 광의 대략 70%는 사파이어 기판과 GaN의 외부 표면 사이에 가둬진다.
LED로부터 광 추출을 개선하기 위해 몇 가지의 기술을 설명하였고, 그러므로 이들 장치의 광 변환 효율성을 개선한다. 한 종류의 기술에서, LED의 외부 표면 중 하나는 매끄러운 평면 표면으로부터 거친 표면으로 변환된다. 다른 표면에서 반사된 광의 일부는 광이 임계각 내에 있는 위치에서 거친 표면으로 돌아갈 것이며, 그러므로 다시 반사된 것보다 차라리 탈출한다. 광의 나머지는 매끄러운 표면을 향해 거꾸로 반사되고 새 위치의 그리고 일정 범위의 각의 거친 표면으로 돌아가, 이 광의 일부가 또한 탈출한다.
전형적인 플립-칩 LED에서, 광은 LED의 하부 표면을 통해, 즉 LED 층이 증착되어 있는 기판을 통해 방출된다. 기판 공기 경계(air boundary)에서 거친 표면을 제공하는 것은 공기와 사파이어 사이에 끼인 높은 지수 GaN 층내에 광을 가두는 것을 감소시키는데 효율적이지 않다. 따라서, 표면-패터닝된 사파이어 기판 위의 GaN을 성장시킴으로써 GaN의 하부 표면에 인가되지 않는 한, 거친 표면은 LED의 상부 표면 상에 정상적으로 제공된다. 그러나, 플립-칩 설계에서, LED의 상부 표면은 반사기여야 한다. 거친 표면을 반사기로 변환하기 위해, 은과 같은 금속의 층은 표면에 인가된다. 불행하게도, 이와 같은 층의 반사율은 밑에 있는 거칠어진 층에 의해 야기된 표면 플라스몬(plasmon) 효과 때문에 100 퍼센트 미만이다.
이 문제를 예방하기 위해, 기판이 에피텍셜 성장된 GaN의 하부 층을 노출시키기 위해 제거되어 있는 종래 기술의 장치를 활용한다. LED는 새로운 기판에 결합되고, 사파이어 기판은 제거되며, 하부 표면은 거칠게 된다. 그러나, 이 기술은 문제점을 가지고 있다. 먼저, 기판 제거 공정은 LED를 제조하는 데 사용된 다른 유형의 공정만큼 잘 발전되지 않았다. 두 번째로, 공정은 LED의 비용을 증가시키는 다수의 추가 단계를 포함한다. 마지막으로, 임의 시간 동안 LED 웨이퍼가 기판 없이 존재한다면, 웨이퍼는 매우 약해져, 손상을 입기 쉽다.
본 발명의 내용에 포함되어 있음.
본 발명은 발광 장치, 이를 제조하기 위한 웨이퍼, 및 이의 제조 방법을 포함한다. 상기 장치 및 웨이퍼는 제 1 전도성 타입의 물질을 포함하는 제 1 층, 활성층, 및 제 2 전도성 타입의 물질을 포함하는 제 2 층을 포함한다. 활성층은 제 1 층 위에 놓여 있고, 정공 및 전자가 활성층 안에서 재결합하는 경우 광을 발생시킨다. 제 2 층은 활성층 위에 놓여 있고, 활성층에 인접하여 접촉하는 제 1 표면 및 제 2 표면을 타격하는 광을 산란시키는 피처를 포함하는 표면을 가지는 제 2 표면을 구비한다. 투명한 전도성 물질의 층은 제 2 표면에 인접하고 활성층에 의해 발생된 광에 투명한 유전 물질의 제 1 층으로 덮여 있다. 90 퍼센트보다 큰 반사율을 가지는 미러층은 유전 물질의 제 1 층 위에 증착된다. 본 발명의 일 태양에서, 미러층은 전도성 비아에 의해 제 1 층 및 제 2 층 중 하나에 연결되고 콘택층은 미러 층 위에 위치하며, 콘택층은 전도성 비아에 의해 제 1 층 및 제 2 층 중 다른 하나에 연결된다. 본 발명의 또다른 태양에서, 미러층 및 콘택층은 인쇄 회로 기판 등에 장치를 연결하기 위해 활용되는 장치의 상부 표면 위의 패드들에 연결되어 있다.
본 발명의 내용에 포함되어 있음.
도 1은 본 발명의 일 실시예에 따른 LED의 단면도이다.
도 2는 본 발명에 따른 LED의 또다른 실시예의 단면도이다.
도 3은 본 발명에 따른 LED의 또다른 실시예의 단면도이다.
도 4는 도 3에 도시된 선 4-4를 통한 LED(40)의 단면의 상부도이다.
도 5-10은 본 발명의 일 실시예에 따른 LED의 제조에서 다양한 단계의 웨이퍼(80)의 일부에 관한 단면도이다.
도 11은 웨이퍼를 다이싱(dicing)함으로써 도시된 바와 같이 2 개의 다이(die)로 분할되는 웨이퍼의 영역을 설명한다.
도 12는 본 발명의 일 실시예에 따른 웨이퍼(200)를 설명한다.
도 13은 본 발명의 또다른 실시예에 따른 웨이퍼의 일부의 단면도이다.
도 14는 본 발명의 또다른 실시예에 따른 LED의 단면도이다.
본 발명이 이점을 제공하는 방식은 도 1을 참고로 하여 더 쉽게 이해될 수 있으며, 도 1은 본 발명의 일 실시예에 따른 LED에 관한 단면도이다. LED(20)는 GaN 계 물질의 다수의 층을 에피텍셜(epitaxial) 성장함으로써 사파이어 기판(21) 위에 구성된다. 다음의 설명을 간단히 하기 위해, 층들은 3 개의 층, 즉 n-형 층(22), 활성 층(23) 및 p-형 층(24)으로 그룹화될 수 있다. 그러나, 이들 각각의 층이 서로에 대해 조성면에서 다양한 다수의 서브-층을 포함할 수 있음을 이해해야 한다. 추가로, 층들이 일정한 비율로 그려져 있지 않음을 유의해야 한다.
활성 층(23)은 인접한 층들로부터 정공 및 전자가 그 안에서 결합하는 경우 광을 발생한다. 활성층(23)은 GaN 층에 의해 분리된 다수의 InGaN 층으로부터 구성될 수 있다. 활성 영역의 정확한 설명은 당해 기술에 공지되어 있고, 그러므로, 이하 상세히 설명되어 있지 않다.
p-층(24)의 상부 표면은 층이 성장의 마지막 부분 동안 결정 성장 조건에서의 적당한 변경 또는 층이 증착된 후 적절한 에칭 절차에 의해 거칠게 된다. p-층을 거칠게 하는 방법은 또한 당해 기술에 공지되어 있어, 이하 상세히 설명되지 않을 것이다. 이미 거칠게 된 층(24)을 가지는 기판(21) 상의 층(22-24)을 구비한 웨이퍼는 다양한 반도체 공장에 의해 제공될 수 있다.
투명한 전도층(25)은 p-층(24)의 거친 표면 위에 증착된다. ITO(Indium tin oxide)는 층(25)을 구성하는데 사용될 수 있다. 층(25)은 전류 확산 층으로 동작한다. 전위가 p-층(24)의 한 측면에 적용되는 경우, 전류가 활성층 상에 균등하게 분배되도록 하기에는 p-층(24)의 저항은 너무 크다. 그러므로, 층(25)은 p-층(24)의 표면을 덮는 광학적으로 투명한 콘택을 제공하도록 도입되어 있다.
층(24)의 거칠어진 표면의 광 타격(light striking)은 기판(21)을 향해 거꾸로 확산되거나 또는 표면에 의해 투과(transmit)된다. 표면에 의해 투과되는 광은 유전층(26) 안에 캡슐화되어 있는 미러(mirror)층(27)에 의해 층(24)를 통해 거꾸로 반사된다. 미러층은 가장 넓은 범위의 입사각 상의 청색에서 가장 높은 반사율을 가지는 은 또는 알루미늄으로부터 구성될 수 있다. 유전체 봉지재(encapsulant)는 SOG(spin-on glass) 또는 SiOx 또는 SiNx와 같은 다른 보통의 유전체의 2 개의 층으로부터 구성될 수 있다. 제 1 층은 웨이퍼 위에 증착되고 은이 증착되어 있는 매끄러운 상부 표면을 제공한다. 미러가 증착되어 있는 표면의 평활도(smoothness)는 미러의 성능에 중요하다. 표면이 거칠다면, 미러의 반사율은 청색에서(~450 nm) 90% 보다 상당히 적을 것이다. 충분히 매끄러운 표면을 제공하고 활성 영역에서 발생된 청색 광에 광학적으로 투명하기 때문에, SOG는 제 1 표면에 대해 선택된다. SOG 표면을 가지는 달성된 미러층은 90% 보다 더 큰 반사율을 가진다. ITO 층은 미러가 ITO 상에 증착되고 요구된 반사율을 가지도록 충분히 매끄럽지 않음을 유의해야 한다. 미러가 ITO 층에 직접 증착된다면, 미러는 70 퍼센트보다 적은 반사율을 가질 것이다. 다른 유전층이 사용된다면, 층들은 90% 보다 큰 반사율을 제공하도록 평면화되어야 한다. 이 실시예에서, 금속 미러층은 SOG 또는 다른 유전체의 제 2 층이 금속 미러를 캡슐화하도록 패터닝된다.
캡슐화된 미러가 구성된 후, 웨이퍼는 층(22, 24)으로 확장하는 비아를 제공하도록 에칭된다. 금속 전극(28, 29)은 LED에 전력을 공급하기 위한 연결 패드를 제공하기 위해 이들 비아 상에 증착된다. 전극(28, 29)의 상부 표면은 대략 동일 평면 상에 있으므로, LED(20)는 인쇄 회로 기판 위에 대응하는 패드로 직접적으로 전극을 용접(soldering)하는 것에 의해 인쇄 회로 기판 상에 장착될 수 있다.
전술한 캡슐화는 2 개의 기능을 제공한다. 먼저, 미러가 구성되어 있는 물질이 이동하는 것을 방지한다. 금속 이동(metal migration)은 은이 미러 물질로 사용된다면 중요한 문제점이다. 두 번째로, 봉지재는 금속 미러 층이 전극(28) 및 전극(29)을 연결하는 것을 방지하여, 이들 전극의 단락을 예방한다.
전술한 실시예들은 ITO 및 n-GaN 층의 단부에서 구동 전압을 인가함으로써 LED에 전력을 공급한다. 그러나, 큰 영역 장치에서, ITO 및 n-GaN 층의 저항성은 높은 전류에서 문제가 생긴다. 그러므로, 전류 확산의 몇 추가 형태는 큰 영역 LED에 바람직하다. 몇 가지의 종래 기술 장치에서, 상대적으로 두껍거나 또는 길이가 길지만 좁은 금속 핑거(finger)는 ITO 층 위에 그리고 전류 확산을 용이하게 하기 위해 n-GaN 층을 노출하는 트렌치(trench)에 증착된다. 이와 같은 전극 핑거는 다이 조절 동안 기계적으로 부서지기 쉬우며, 때때로 손상되어 비용이 든다. 본 발명의 일 실시예에서, 미러층은 또한 전류 확산 층으로 사용된다. 본 발명에 따른 LED의 또다른 실시예의 단면도인 도 2를 참고한다. LED(30)는 미러(37)가 ITO 층35) 상에 증착되어 있는 유전층(38)의 평면의 표면상에 형성되어 있다는 점에서 전술한 LED(20)와 유사하다. LED(20)와 달리, 미러층(37)은 ITO 층(35)의 표면 상의 복수의 지점에서 ITO 층(35) 및 전극(39)에 전기 연결되어 있다. 미러층(37)과 ITO 층(35) 사이의 연결은 다수의 금속 충전 비아(41)에 의해 제공된다. 그러므로, 미러층(37)은 미러와 마찬가지로 전류 확산 전극으로 동작한다. 금속 충전 비아의 밀도는 밑에 있는 ITO 층의 저항성 및 이 층의 두께에 좌우된다. 비아의 간격은 ITO 층을 따라 전압 강하가 특정 LED 설계에 필요한 균일성의 정도에 좌우되는 기결정된 값 보다 적도록 선택된다. 본 발명의 일 실시예에서, 비아의 간격은 100에서 200 ㎛ 사이이다.
n-GaN 물질의 저항성이 p-형 GaN 물질의 저항성보다 상당히 적은 반면, 전류 확산 문제는 또한 장치가 충분히 크다면 n-GaN 층에서 일어난다. n-GaN 층에서 확산하는 전류는 복수의 금속 충전 비아에 의해 n-GaN 층에 연결되어 있는 제 2 금속 층을 활용함으로써 개선될 수 있다. 본 발명에 따른 LED의 또다른 실시예의 단면도인, 도 3을 참고한다. LED(40)는 복수의 지점에서 n-층에 콘택을 제공하는 제 2 전류 확산 층을 포함한다. 전류 확산 층은 미러층(37) 위에 놓여 있는 금속층(42)을 포함한다. 금속층(42)은 n-전극(45)에 연결된다. 금속 코어(44) 및 절연 외부층(43)을 가지는 복수의 절연 비아는 n-층(47)의 다양한 위치에 층(42)을 연결하여, 전위원에서 n-층(41)에서의 임의 지점까지의 거리가 LED(40)의 설계에 좌우되는 기결정된 거리 보다 적다.
도 3에 도시된 선 4-4를 통한 LED(40)의 단면의 상부도인 도 4를 참고한다. 참고를 위해, 도 3은 도 4에 도시된 선 3-3을 통한 단면도이다. 금속 충전 비아의 직경은 각각의 비아를 통과해야 하는 전류의 양, 비아의 길이, 및 비아를 충전하는데 사용된 금속의 저항성에 의해 결정된다.
본 발명의 일 실시예에 따른 LED의 제조에서 다양한 단계의 웨이퍼(80)의 일부의 단면도인 도 5-10을 참고한다. 공정은 n-형 층(82), 활성 영역(83), 및 p-형 층(84)이 도 5에 도시된 바와 같이 기판(81) 상에 이미 성장되어 있는 웨이퍼로 시작한다. 시작 웨이퍼는 또한 ITO 층(85) 및 거칠어진 p-형 표면을 포함한다. n-형 전류 확산 콘택을 위한 비아는 86으로 도시된 바와 같이 웨이퍼를 통해 에칭된다. 절연층(87)은 웨이퍼 및 비아(86)의 측면 상에 증착되고, 비아의 바닥의 유리는 에칭에 의해 제거된다. 마지막으로, 금속층(88)은 비아(86)에 증착된다. 절연층(87)은 SOG(spin on glass) 또는 임의 다른 적합한 절연체로부터 구성될 수 있다. 이 실시예에서, 금속층(88)은 Cr/Au이다; 그러나, Ti/Au, Cr/Pt/Au와 같은 다른 컨덕터를 이용할 수 있다.
도 6을 참고하면, n-비아가 충전된 후, 미러층(92)은 절연층(87)의 표면 상에 증착된다. 미러층(92)은 ITO 층(85)에 p-형 전류 확산 콘택을 제공하는 p-형 비아를 위해 그 안에 개구부(91)를 남기도록 패터닝된다. 이 실시예에서, 미러층(92)은 Cr/Au층(88)에 미러 층을 결합하는 것을 개선하기 위해 Ag/Ti 합금으로부터 구성된다.
도 7을 참고하면, 미러층이 증착되고 패터닝된 후, 절연층(94)은 미러층 상에 증착된다. 비아(93)와 같은 비아들은 밑에 있는 ITO 층(85)을 노출시키기 위해 절연층(94, 87)에서 개구되어 있다. 다음으로, 제 2 금속층(95)은 도 8에 도시된 바와 같이 절연층(94) 상에 증착된다. 금속 충전 비아(93)는 ITO층(85)에 콘택을 제공한다.
도 8을 참고하면, 금속층(95)은 최종 웨이퍼의 상부 표면상에 콘택에 금속층(92)을 연결하는 절연 금속 충전 비아를 제공하는 데 사용되는 개구부(96)를 포함하도록 패터닝된다. 다음으로, 절연층(97)은 도 9에 도시된 바와 같이, 금속층(95)상에 증착되고 비아(98, 99)는 각각, 금속층(92, 95)에 접근을 제공하기 위해 개구된다. 마지막으로, 금속 층은 절연층(97) 상에 증착되고 도 10에 도시된 바와 같이, 전극(101, 102)을 제공하도록 패터닝된다. 전극(101)은 n-층에 전력을 공급하기 위해 외부 콘택을 제공하며, 전극(102)은 p-층에 전력을 제공하기 위한 외부 콘택을 제공한다.
전술한 도면들은 단일 다이의 부분에 대응하는 웨이퍼의 일부의 단면도를 제공하였다. 웨이퍼 레벨 구조를 더 명확하게 하기 위해, 도 5-10과 관련하여 위에서 설명된 단계가 완료된 후 2 개의 다이를 포함하는 웨이퍼의 일부에 관한 단면도인 도 11 및 12를 참고한다. 도 11에 도시된 웨이 퍼(200)의 일부는 선(210-212)을 통해 웨이퍼를 다이싱함으로써 220 및 230으로 도시된 2 개의 다이로 분할되는 웨이퍼의 영역을 포함한다. 웨이퍼에서의 다양한 층은 상부 콘택 및 전술한 다양한 비아를 제외하고 웨이퍼 전체에 연속한다. p-콘택 지점들에 연결하는 상부 금속층은 207로 도시되고, n-콘택 지점에 연결을 또한 제공하는 미러층은 206으로 도시된다. 도면을 간단히 하기 위해, p-층(204)과 ITO 층(205) 사이의 거친 표면은 생략되어 있다. 활성 층은 203으로 도시되고, n-층은 202로 도시된다.
도 12를 참고하면, 웨이퍼(200)를 다이싱하기 전에, 트렌치는 241-243으로 도시된 바와 같이 다이싱 점에서 잘려진다. 각각의 트렌치는 웨이퍼(200)의 상부 표면에서 활성층 아래 지점으로 확장한다. 절연 물질은 245로 도시된 바와 같이 트렌치의 벽 상에 증착된다. 절연 물질은 본 발명의 일 실시예에서 SiOx 또는 SiNx이다. 절연층은 또다른 패키징 없이 인쇄 회로 기판에 다이가 바로 결합될 수 있도록 습기로부터 p-층 및 활성층을 보호하기 위해 다이의 가장자리를 밀봉한다. 패드(221, 222)는 다이(220)에 플립-칩 결합 패드를 제공하며, 패드(231, 232)는 다이(230)에 플립-칩 결합 패드를 제공한다.
동일한 웨이퍼가 전술한 다이싱 지점 중 하나를 생략함으로써 더 큰 다이로 다이싱될 수 있음을 유의해야 한다. 예를 들어, 트렌치(242)가 생략되고 패드(222, 231)가 이 단계에서 다른 마스크를 사용하는 것에 의해 제거되는 경우를 고려한다. 웨이퍼가 트렌치(241, 243)를 통해 다이싱되는 경우, 2 배의 너비를 가지는 다이는 다이(220, 230)을 제공하기 위해 원래 다이싱되어 있었던 웨이퍼의 일부로부터 형성될 것이다. 이 새로운 다이를 위한 n-콘택은 패드(221)일 것이며 새로운 다이를 위한 p-콘택은 패드(232)일 것이다. 그러므로, 동일한 웨이퍼가 트렌칭 동작에 사용된 마스크를 변경함으로써 다양한 크기의 다이를 만드는데 사용될 수 있다. 따라서, 제조업자는 하나의 웨이퍼 스탁(stock)만을 필요로 하여, 다이 크기를 변경하는데 필요한 시간이 실질적으로 감소된다.
열 방산은 높은 전력의 LED에서 상당한 문제점이다. LED의 하나의 분류에서, LED에서 발생된 열은 LED가 부착되어 있는 인쇄 회로 기판의 코어에 전달된다. 열은 LED에 접촉하고 있지만 전력 단자로부터 절연되어 있는 패드로 또는 LED의 전력 단자 중 하나에 연결되어 있는 패드 중 하나의 패드를 통해 전달된다. 코어에 연결되어 있는 패드의 영역은 패드를 통해 열 저항이 LED로부터 인쇄 회로 기판의 코어로 열을 이동하는데 있어 제한 요인이 아님을 보장하기에 충분해야 한다. 본 발명의 일 실시예에서, 제 3 패드는 인쇄 회로 기판 위에 대응하는 패드로 열 전달을 제공하기 위해 다이의 상부 표면에 추가된다. 전술한 웨이퍼(200)와 유사한 웨이퍼(250)의 일부의 단면도인 도 13을 참고한다. 웨이퍼(250) 상의 다이는 인쇄 회로 기판에 열을 전달하는데 사용될 수 있는 절연 콘택을 제공하는 패드(251)를 포함한다. 열 전도 패드가 전기 절연된 패드 대신에 전기 전력 패드 중 하나라면, 이 패드는 크기에 있어 증가될 수 있다.
본 발명의 전술한 실시예들은 n-형 층이 기판 상에 증착되어 있고 p-형 층이 마지막에 증착되는 LED 구성을 이용한다. 그러나, p-형 층이 기판 상에 증착되고 마지막에 n-형 층이 증착되는 구성이 또한 형성될 수 있다.
전술한 실시예들은 GaN 계 물질을 이용한다. 이 설명을 위해, GaN 계 물질은 GaN, InN 및 AlN의 모든 합금 조성으로 정의된다. 그러나, 본 발명이 다른 물질 시스템으로 실현될 수 있음을 유의해야 한다.
전술한 실시예들은 미러로서 금속층을 활용한다. 그러나, 다른 형태의 미러를 활용하는 실시예들이 또한 구성될 수 있다. 본 발명의 또다른 실시예에 따른 LED를 설명하는 도 14를 참고한다. LED(300)는 도 1을 참고로 하여 전술한 LED(20)와 유사하며, 그러므로 전술한 기능과 유사한 기능을 수행하는 구조는 동일한 숫자로 주어져 있고 이하 상세히 설명되지 않을 것이다. 미러층이 굴절률들을 교번하여 유전층(301)의 하나의 스택에 의해 교체되어 있다는 점에서 LED(30)은 LED(20)와 다르다. 층의 두께 및 물질은 활성층(23)에서 발생된 파장의 광이 분산 브라그 반사기(Bragg relector)와 같은, VCSEL에서 사용된 미러와 유사한 미러를 형성하기 위해 다양한 층들의 경계로부터 구조적으로 반사된다. 금속층(302)은 상당히 축에서 벗어난 스택(301)을 타격하는 광에 대한 미러의 반사율을 더 증가시키기 위해 선택적으로 포함될 수 있다. 금속층은 전극(28, 29)이 단락되는 것을 방지하기 위해 스택의 유전층(301)과 하나의 유전층(303) 사이에서 캡슐화될 수 있다.
본 발명의 전술한 실시예는 또다른 층 위에 놓여있는 층들을 이용한다. 이를 위해, 제 2 층 위에 놓여있는 제 1 층이 제 2 층과 집적 접촉할 수 있거나 또는 할 수 없음을 이해해야 한다. 마찬가지로, 전술한 실시예들은 투명 물질로 된 층을 이용한다. 이를 위해, 층이 90% 보다 큰 투과성을 가지는 활성 층에서 발생된 파장의 광을 투과한다면 이 층은 투명한 것으로 정의될 것이다. 미러층은 90% 보다 큰 반사율을 가지는 활성 층에 의해 발생된 파장의 광을 반사하는 층으로 정의된다.
전술한 실시예는 장치의 제조 동안 다양한 층이 증착되어 있는 기판을 포함한다. 그러나, 기판은 캐리어에 완성된 부품을 가지는 웨이퍼를 결합하고, 적당한 파장의 광에 GaN-사파이어 경계를 노출함으로써 기판을 제거하여 완성된 부품으로부터 제거될 수 있다. 기판을 제거하는 것은 몇 실시예에서 이점을 제공한다.
본 발명에 대한 다양한 변경은 앞선 설명 및 수반하는 도면으로부터 당업자로부터 명백하게 될 것이다. 따라서, 본 발명은 다음의 청구항들의 범위에 의해 오직 제어되어야 한다.
본 발명의 내용에 포함되어 있음.

Claims (29)

  1. 제 1 전도성 타입의 물질을 포함하는 제 1 층;
    상기 제 1 층 위에 놓여 있는 활성층;
    제 2 전도성 타입의 물질을 포함하며, 상기 활성층 위에 놓여 있는 제 1 표면 및 제 2 표면을 타격하는 광을 산란시키는 피처(feature)를 포함하는 상기 제 1 표면의 맞은 편에 위치한 제 2 표면을 가지는 제 2 층;
    상기 제 2 층의 상기 제 2 표면 위에 놓여 있는 투명한 전도성 물질의 층;
    상기 투명한 전도성 물질의 층과 접촉하는 제 1 유전체 표면 및 상기 제 1 유전체 표면 맞은 편에 위치한 제 2 유전체 표면을 가지며, 상기 투명한 전도성 물질의 층 위에 놓여 있는 상기 활성층에 의해 발생된 상기 광에 투명한 유전 물질의 제 1 층;
    상기 유전 물질의 제 1 층 위에 놓여 있는 금속 미러층;
    상기 금속 미러층과 상기 투명한 전도성 물질의 층을 연결하는 다수의 전도성 비아; 및
    상기 투명한 전도성 물질의 층 및 상기 금속 미러층에 전기적으로 연결되는 제 1 전극을 포함하며,
    상기 활성층은 정공 및 전자가 활성층 안에서 재결합하는 경우 광을 발생시키고, 상기 제 2 유전체 표면은 상기 제 1 유전체 표면보다 더 매끄러운 장치.
  2. 제 1 항에 있어서,
    상기 금속 미러층 위에 놓여 있는 유전 물질의 제 2 층을 더 포함하고, 상기 금속 미러층은 상기 유전 물질의 제 1 층 및 제 2 층에 의해 캡슐화되어 있는 장치.
  3. 제 1 항에 있어서,
    상기 금속 미러층은 90 퍼센트보다 큰 반사율을 가지는 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 유전 물질의 제 1 층은 SOG(spin-on-glass)를 포함하는 장치.
  6. 제 1 항에 있어서,
    상기 금속 미러층은 은을 포함하는 장치.
  7. 제 1 항에 있어서,
    상기 투명한 전도성 물질의 층은 ITO(indium tin oxide)를 포함하는 장치.
  8. 제 1 항에 있어서,
    상기 제 1 층, 상기 제 2 층 및 상기 활성층은 GaN 계 물질로부터의 물질을 포함하는 장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 금속 미러층 위에 배치된 유전 물질의 제 2 층 및 상기 유전 물질의 제 2 층 위의 콘택층을 더 포함하고, 상기 콘택층은 다수의 전도성 비아에 의해 상기 제 1 층에 연결되는 장치.
  11. 제 10 항에 있어서,
    상기 전도성 비아가 상기 금속 미러층에서의 개구부를 관통하는 장치.
  12. 제 10 항에 있어서,
    상기 콘택층 위에 배치된 유전 물질의 제 3 층을 더 포함하고, 상기 제 1 전극이 상기 유전 물질의 제 3 층 위에 배치되는 장치.
  13. 제 12 항에 있어서,
    상기 콘택층에 전기적으로 연결되고 상기 유전 물질의 제 3 층 위에 배치되는 제 2 전극을 더 포함하는 장치.
  14. 삭제
  15. 삭제
  16. 제 13 항에 있어서,
    상기 제 1 및 제 2 전극은 외부 장치에 용접되어 있도록 형성되며 동일 평면상에 있는 외부 표면들을 가지는 장치.
  17. 제 13 항에 있어서,
    상기 장치의 상부 표면 위에 열 전도 구조를 더 포함하고, 상기 열 전도 구조는 상기 제 1 및 제 2 전극과 동일 평면인 외부 표면을 가지는 장치.
  18. 제 1 전도성 타입의 물질을 포함하는 제 1 층;
    상기 제 1 층 위에 놓여 있는 활성층;
    제 2 전도성 타입의 물질을 포함하며, 상기 활성층 위에 놓여 있는 제 1 표면 및 제 2 표면을 타격하는 광을 산란시키는 피처(feature)를 포함하는 상기 제 1 표면의 맞은 편에 위치한 제 2 표면을 가지는 제 2 층;
    상기 제 2 표면 위에 놓여 있는 투명한 전도성 물질의 층;
    상기 투명한 전도성 물질의 층과 접촉하는 제 1 유전체 표면 및 상기 제 1 유전체 표면 맞은 편에 위치한 제 2 유전체 표면을 가지며, 상기 투명한 전도성 물질의 층 위에 놓여 있는 상기 활성층에 의해 발생된 상기 광에 투명한 유전 물질의 제 1 층;
    상기 유전 물질의 제 1 층 위에 놓이고 상기 제 2 유전체 표면과 직접 접촉하는 미러층;
    상기 미러층 위에 놓여 있는 유전 물질의 제 2 층;
    상기 미러층과 상기 투명한 전도성 물질의 층을 연결하는 다수의 전도성 비아; 및
    상기 투명한 전도성 물질의 층 및 상기 미러층에 전기적으로 연결되는 제 1 전극을 포함하며,
    상기 활성층은 정공 및 전자가 활성층 안에서 재결합하는 경우 광을 발생시키고, 상기 미러층은 상기 유전 물질의 제 1 층 및 제 2 층에 의해 캡슐화되며, 상기 제 2 유전체 표면은 상기 미러층이 90 퍼센트보다 큰 반사율을 가지도록 충분히 매끄럽고, 상기 미러층은 금속을 포함하는 장치.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 전도성 비아가 상기 미러층에서의 개구부를 관통하는 장치.
  21. 제 20 항에 있어서,
    상기 미러층 위에 배치된 유전 물질의 제 2 층 및 상기 유전 물질의 제 2 층 위의 콘택층을 더 포함하고, 상기 콘택층은 다수의 전도성 비아에 의해 상기 제 1 층에 연결되는 장치.
  22. 제 21 항에 있어서,
    상기 콘택층 위에 배치된 유전 물질의 제 3 층 및 상기 유전 물질의 제 3 층 위에 배치되고 상기 미러층에 전기적으로 연결되는 제 1 전극을 더 포함하는 장치.
  23. 제 22 항에 있어서,
    상기 콘택층에 전기적으로 연결되고 상기 유전 물질의 제 3 층 위에 배치되는 제 2 전극을 더 포함하는 장치.
  24. 제 23 항에 있어서,
    상기 제 1 및 제 2 전극은 외부 장치에 용접되어 있도록 형성되며 동일 평면상에 있는 외부 표면들을 가지는 장치.
  25. 제 24 항에 있어서,
    상기 장치의 상부 표면 위에 열 전도 구조를 더 포함하고, 상기 열 전도 구조는 상기 제 1 및 제 2 전극과 동일 평면인 외부 표면을 가지는 장치.
  26. 제 25 항에 있어서,
    상기 미러층은 은을 포함하는 장치.
  27. 제 26 항에 있어서,
    상기 투명한 전도성 물질의 층은 ITO(indium tin oxide)를 포함하는 장치.
  28. 제 27 항에 있어서,
    상기 제 1 층, 상기 제 2 층 및 상기 활성층은 GaN 계 물질로부터의 물질을 포함하는 장치.
  29. 제 28 항에 있어서,
    상기 유전 물질의 제 1 층은 SOG(spin-on-glass)를 포함하는 장치.
KR1020107012090A 2007-12-06 2008-11-04 개선된 ｌｅｄ 구조 KR101552366B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/952,048 2007-12-06
US11/952,048 US8026527B2 (en) 2007-12-06 2007-12-06 LED structure

Publications (2)

Publication Number Publication Date
KR20100091207A KR20100091207A (ko) 2010-08-18
KR101552366B1 true KR101552366B1 (ko) 2015-09-10

Family

ID=40720694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107012090A KR101552366B1 (ko) 2007-12-06 2008-11-04 개선된 ｌｅｄ 구조

Country Status (7)

Country Link
US (2) US8026527B2 (ko)
EP (1) EP2225780A2 (ko)
JP (1) JP2011507234A (ko)
KR (1) KR101552366B1 (ko)
CN (1) CN101868866A (ko)
TW (1) TW200926461A (ko)
WO (1) WO2009075968A2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008024517A1 (de) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
KR100992749B1 (ko) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014136B1 (ko) * 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
CN105226151A (zh) * 2009-08-25 2016-01-06 元芯光电股份有限公司 发光二极管装置及其形成方法
KR101072193B1 (ko) * 2010-04-01 2011-10-10 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 및 발광소자 패키지
JP5414627B2 (ja) 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
JP5823674B2 (ja) * 2010-07-30 2015-11-25 株式会社ブリヂストン 共役ジエン化合物と非共役オレフィンとの共重合体
JP5557642B2 (ja) * 2010-07-30 2014-07-23 株式会社ブリヂストン 共役ジエン化合物と非共役オレフィンとの共重合体
TWI446578B (zh) 2010-09-23 2014-07-21 Epistar Corp 發光元件及其製法
KR101103639B1 (ko) * 2010-12-06 2012-01-11 광주과학기술원 분산브라그반사소자를 이용한 자외선 발광다이오드 및 그 제조방법
JP2012124306A (ja) * 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
KR101762324B1 (ko) * 2011-01-27 2017-07-27 엘지이노텍 주식회사 발광 소자
JP5541260B2 (ja) * 2011-03-21 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
US9419182B2 (en) * 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
US9496458B2 (en) * 2012-06-08 2016-11-15 Cree, Inc. Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
US8963121B2 (en) * 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
CN103915530A (zh) * 2013-01-05 2014-07-09 海立尔股份有限公司 高压覆晶led结构及其制造方法
DE102013100470A1 (de) * 2013-01-17 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013103216A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip
DE102013105227A1 (de) * 2013-05-22 2014-11-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips
CN104993031B (zh) * 2015-06-12 2018-03-06 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
CN113345988A (zh) * 2015-10-01 2021-09-03 克利公司 包括倒装芯片发光二极管的发光设备
DE102016100317A1 (de) * 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016106831A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
WO2020097792A1 (zh) * 2018-11-13 2020-05-22 厦门市三安光电科技有限公司 发光二极管
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
JPWO2020184148A1 (ko) 2019-03-12 2020-09-17
US10985294B2 (en) 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
US11094848B2 (en) 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
JP2022044493A (ja) * 2020-09-07 2022-03-17 日亜化学工業株式会社 発光素子
US11322649B2 (en) * 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
US20050279990A1 (en) * 2004-06-17 2005-12-22 Yu-Chuan Liu High brightness light-emitting device and manufacturing process of the light-emitting device
JP2006108161A (ja) * 2004-09-30 2006-04-20 Toyoda Gosei Co Ltd 半導体発光素子
US20060081869A1 (en) * 2004-10-20 2006-04-20 Chi-Wei Lu Flip-chip electrode light-emitting element formed by multilayer coatings

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR101127314B1 (ko) * 2003-11-19 2012-03-29 니치아 카가쿠 고교 가부시키가이샤 반도체소자
TWI224877B (en) * 2003-12-25 2004-12-01 Super Nova Optoelectronics Cor Gallium nitride series light-emitting diode structure and its manufacturing method
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP3994287B2 (ja) * 2004-07-07 2007-10-17 サンケン電気株式会社 半導体発光素子
US7375380B2 (en) * 2004-07-12 2008-05-20 Rohm Co., Ltd. Semiconductor light emitting device
JP5030398B2 (ja) * 2005-07-04 2012-09-19 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
CN1921156A (zh) * 2005-08-26 2007-02-28 鸿富锦精密工业（深圳）有限公司 发光二极体光源模组及其制造方法
US20070272930A1 (en) * 2006-05-26 2007-11-29 Huan-Che Tseng Light-emitting diode package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
US20050279990A1 (en) * 2004-06-17 2005-12-22 Yu-Chuan Liu High brightness light-emitting device and manufacturing process of the light-emitting device
JP2006108161A (ja) * 2004-09-30 2006-04-20 Toyoda Gosei Co Ltd 半導体発光素子
US20060081869A1 (en) * 2004-10-20 2006-04-20 Chi-Wei Lu Flip-chip electrode light-emitting element formed by multilayer coatings

Also Published As

Publication number Publication date
JP2011507234A (ja) 2011-03-03
US20090146165A1 (en) 2009-06-11
WO2009075968A3 (en) 2009-08-27
WO2009075968A2 (en) 2009-06-18
EP2225780A2 (en) 2010-09-08
KR20100091207A (ko) 2010-08-18
US8338848B2 (en) 2012-12-25
US8026527B2 (en) 2011-09-27
US20110303942A1 (en) 2011-12-15
CN101868866A (zh) 2010-10-20
TW200926461A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR101552366B1 (ko) 개선된 ｌｅｄ 구조
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
JP7118427B2 (ja) 半導体素子
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
KR102543183B1 (ko) 반도체 발광소자
US20170288088A1 (en) Uv light emitting diode package and light emitting diode module having the same
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US20140239319A1 (en) Light Emitting Device
KR102075655B1 (ko) 발광 소자 및 발광 소자 패키지
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
US20210280743A1 (en) Light-emitting diode, light-emitting diode packaged module and display device including the same
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR101203138B1 (ko) 발광소자와 그 제조방법
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
KR20110136111A (ko) 발광 소자 및 그것을 제조하는 방법
KR102673667B1 (ko) 발광 다이오드 칩
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
TW202230831A (zh) 半導體裝置
KR100647814B1 (ko) 고휘도 발광 다이오드 소자
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
US20240186468A1 (en) Light emitting diode package
KR101115538B1 (ko) 발광소자와 그 제조방법
KR20180000973A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee