JP3460638B2 - 窒化物半導体発光チップの製造方法 - Google Patents

窒化物半導体発光チップの製造方法

Info

Publication number
JP3460638B2
JP3460638B2 JP26193899A JP26193899A JP3460638B2 JP 3460638 B2 JP3460638 B2 JP 3460638B2 JP 26193899 A JP26193899 A JP 26193899A JP 26193899 A JP26193899 A JP 26193899A JP 3460638 B2 JP3460638 B2 JP 3460638B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
negative electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26193899A
Other languages
English (en)
Other versions
JP2001085750A (ja
Inventor
達憲 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP26193899A priority Critical patent/JP3460638B2/ja
Publication of JP2001085750A publication Critical patent/JP2001085750A/ja
Application granted granted Critical
Publication of JP3460638B2 publication Critical patent/JP3460638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は窒化物半導体発光チ
ップに係り、より詳しくは基板がリードフレーム等の金
属製支持体に導電性材料を介して接合される実装方法に
用いられる窒化物半導体発光チップに関する。
【0002】
【従来の技術】近年、窒化物半導体を用いた発光チップ
が青色系の発光が可能な発光チップとして注目されてい
る。例えば、特開平9−298313号公報において、
リードフレーム等の支持体に窒化物半導体からなる発光
チップを固定したLEDが提案されている。従来のLE
Dでは、例えば、図22に示すように、窒化物半導体発
光チップ101が、サファイヤ基板102上に順次形成
されたn型窒化物半導体層103とp型窒化物半導体層
104と、一端が露出したn型窒化物半導体層103の
上面に形成された負電極108と、p型窒化物半導体層
104の上面に形成された透明な第1正電極105と、
第1正電極105の上面の一部に形成されたボンディン
グ用の透明な第2正電極106と、ボンディング面以外
の第1正電極105、第2正電極106そして負電極1
08の上面に連続して形成され、第1正電極と負電極1
08とを分離する絶縁層107とからなっている。
【0003】さらに、上記の窒化物半導体発光チップ1
01は、図23に示すように、基板102の裏面がマウ
ントリード111の上部に設けられた支持部111a上
に導電性材料113を介して接合され、マウントリード
111と負電極108、そしてインナーリード112と
第2正電極106とがワイヤボンディングにより接続さ
れている。p型窒化物半導体層104とn型窒化物半導
体層103との接合部の発光層から発光した光は半導体
層側から出力される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
窒化物半導体発光チップでは、p型窒化物半導体の抵抗
がn型窒化物半導体に比べ大きいため、第1正電極10
5の面積を負電極108より大きくする必要がある。さ
らに、半導体層側からの光の出力を大きくするために第
1正電極105の面積をより大きくする必要があるた
め、負電極108の面積は小さくならざるを得ず、負電
極108の面積の確保が困難であった。そのため、発光
層全体に均一に電流を注入することが困難となり、窒化
物半導体発光チップの高い発光効率を十分に引き出すこ
とができないという問題があった。
【0005】そこで、本発明は上記の課題を解決し、発
光層に均一に電流を注入することができ、発光効率を向
上させることの可能な窒化物半導体発光チップを提供す
ることを目的とした。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明の窒化物半導体発光チップは、基板上にn型
窒化物半導体層とp型窒化物半導体層とを積層して形成
される窒化物半導体発光チップを、基板側を下側にし導
電性材料を介してリード電極上部の支持部に接合する実
装方法に用いる窒化物半導体発光チップにおいて、上記
窒化物半導体発光チップが、上記n型窒化物半導体層の
外周側壁のヘキ開面から上記基板の裏面に渡って囲むよ
うに連続して形成され、上記n型窒化物半導体層とオー
ミック接触する第1負電極を有し、上記リード電極から
上記n型窒化物半導体層に通電可能なことを特徴とす
る。
【0007】本発明の窒化物半導体発光チップは、n型
窒化物半導体層の外周側壁のヘキ開面から基板の裏面に
渡って囲むように連続して形成され、n型窒化物半導体
層とオーミック接触する第1負電極を有しているため、
従来の比べn型窒化物半導体層と負電極との接触面積を
増大させることができる。そのため、発光層に均一に電
流を注入することが可能となり、発光効率が向上する。
【0008】また、本発明の窒化物半導体発光チップ
は、p型窒化物半導体層の周囲に露出させた所定幅のn
型窒化物半導体層の上面に形成された第2負電極を有す
ることが好ましい。露出させたn型窒化物半導体層の上
面にも負電極を設けることにより、n型窒化物半導体層
と負電極との接触面積をより増大させることができ、発
光効率の一層の向上が可能となる。
【0009】また、本発明の窒化物半導体発光チップ
は、p型窒化物半導体層の周囲に露出させた所定幅のn
型窒化物半導体層の上面端部及びn型窒化物半導体層の
周囲に露出させた所定幅の基板上面に形成された第2負
電極を有することが好ましい。n型窒化物半導体層と負
電極との接触面積をさらに増大させることができ、発光
効率の一層の向上が可能となる。
【0010】また、本発明の窒化物半導体発光チップ
は、第2負電極が第1負電極に接触するように形成され
ていることが好ましい。第2負電極と第1負電極とを分
離する絶縁層が不要となり、n型窒化物半導体層と負電
極との接触面積をさらに増大させることができ、発光効
率の一層の向上が可能となる。
【0011】また、本発明の窒化物半導体発光チップ
は、第2負電極がリード電極に接続されていることが好
ましい。リード電極からn型窒化物半導体層へ直接通電
することが可能なため、第2負電極とリード電極間の抵
抗を低減でき、順方向電圧Vfを下げることができる。
【0012】
【発明の実施の形態】以下、図面を参照して、本発明に
係る実施の形態について説明する。 実施の形態1.図1は、実施の形態1に係る窒化物半導
体発光チップ1の構造を示す模式断面図、そして図2は
電極形状を示す模式平面図である。窒化物半導体発光チ
ップ1は、基板11の表面に順次形成されたn型窒化物
半導体層12とp型窒化物半導体層13と、p型窒化物
半導体層13の上面に形成された透明な第1正電極14
と、第1正電極の上面の一部に形成されたボンディング
用の第2正電極15と、絶縁層16と、n型窒化物半導
体層12の外周側壁から上記基板11の裏面に渡って囲
むように連続して形成された第1負電極17とを有して
いる。ここで、絶縁層16は、ボンディング面以外の第
2正電極15の上面と、第1正電極14の上面と、露出
したp型窒化物半導体層13の上面と露出したn型窒化
物半導体層12の上面とに渡って連続して形成され、第
1負電極17と第1正電極14とを分離している。
【0013】次に、図3は、リードに実装した窒化物半
導体発光チップ1の構造を示す模式断面図であり、リー
ド電極としてはマウントリードを用いている。窒化物半
導体発光チップ1は、基板11を下側にし、導電性材料
33を介して、マウントリード31の上部の支持部31
aに接合されている。そのため、マウントリード31と
n型窒化物半導体層12とが、導電性材料33と第1負
電極17を介して電気的に接続されているため、マウン
トリード31から支持部31aを介してn型窒化物半導
体層12に通電することが可能となっている。一方、第
2正電極15は、インナーリード32とワイヤボンディ
ングにより接続されている。
【0014】本実施の形態1では、第1負電極17がn
型窒化物半導体層12の外周側壁から上記基板11の裏
面に渡って囲むように連続して形成されているため、従
来の発光チップに比べn型窒化物半導体層と負電極との
接触面積を大きくすることができる。そのため、発光層
により均一に電流を注入することが可能となり、発光効
率が向上する。また、第1負電極17が第1正電極15
の周囲に設けられているため、第1正電極15の周囲か
ら電流を注入でき、このことも発光層への均一な電流の
注入に寄与する。
【0015】また、n型窒化物半導体層との接触面積の
増加に伴い、接触抵抗が低減され、Vfが低下する効果
も得られる。また、従来の発光チップのように露出させ
たn型窒化物半導体層の上面にマウントリードとの接続
用のボンディング用電極を設ける必要がないため、発光
チップをより小型化することできる。
【0016】ここで、第1負電極には、n型窒化物半導
体層とオーミック接触可能な電極材料を用いる必要があ
る。例えば、Ti,Al,Ni,Au,W,V等の金属
材料の1種以上を用いることができるが、Ti,W,V
をそれぞれベースとするTi/Al,W/Al/W/A
u,W/Al/W/Pt/Au,V/Al等の多層構造
とすることが好ましい。n型窒化物半導体層3とオーミ
ック接触可能な電極材料を用いることによりVfを低減
することができる。また、電極に金属材料を用いること
により、発光層から基板の裏面方向に進んだ光を第1負
電極で反射させることができる。そのため、基板の裏面
及び側壁からの光の漏れを防止でき、半導体層側からの
光の出力を大きくすることができ、発光効率を向上させ
ることが可能となる。
【0017】また、n型窒化物半導体層の端面はヘキ開
面であることが好ましい。第1負電極層との良好なオー
ミック接触が得られる。
【0018】また、導電性材料には、導電性ペーストや
金属ろう材等の従来公知の金属含有の接合材料を用いる
ことが好ましい。熱伝導率が高いため、発光チップから
の発熱を効率良くマウントリードに伝えることができ、
発光チップの放熱性を向上させることができる効果が得
られる。
【0019】本実施の形態1に係る窒化物半導体発光チ
ップは、例えば、以下に述べる方法で製造することがで
きる。図4,5は、窒化物半導体発光チップ1の製造工
程を示す模式断面図であり、基板上に順次形成されたn
型窒化物半導体層とp型窒化物半導体層を備えた半導体
ウエハーに対する分割溝形成工程(図4(a)〜
(f))と、正電極形成工程(図4(g),(h))
と、絶縁層形成工程(図5(a))と、半導体ウエハー
の分割工程(図5(b))と、負電極形成工程(図5
(c),(d))と転写工程(図5(e))とからな
る。
【0020】以下、各工程について説明する。半導体ウ
エハー40は、例えばサファイヤ等からなる基板11上
に、例えば、SiがドープされたGaNからなるn型窒
化物半導体層12と例えばMgがドープされたGaNか
らなるp型窒化物半導体層13とが順次形成されている
(図4(a))。半導体ウエハー40に対する分割溝形
成工程では、例えばSiOからなる絶縁層41を形成し
(図4(b))、所定パターンのレジスト膜42を絶縁
層41上に形成し(図4(c))、絶縁層41を所定パ
ターンにエッチングする(図4(d))。さらにエッチ
ングしてn型窒化物半導体層12に達する分割溝43と
基板11の両端部にn型窒化物半導体層12を露出させ
た第1段部44を形成し(図4(e))、次いで、絶縁
層41をエッチングにより除去する(図4(f))。
【0021】正電極形成工程では、まず、露出したp型
窒化物半導体層13上に第1正電極14を例えばスパッ
タリングにより形成する(図4(g))。次いで、第1
正電極14の上面の一部に第2正電極15を例えば蒸着
により形成する(図4(h))。ここで、第2正電極の
厚さは10μm以上であることが好ましい。第2正電極
をチップ表面から突出させることにより、チップ表面を
粘着シートに接着し易くできる。
【0022】絶縁層形成工程では、ボンディング面以外
の第2正電極15の上面と、第1正電極14の上面と、
露出したp型窒化物半導体層13の上面と、分割溝43
及び第1段部44の表面とを連続して覆う電極分離用の
絶縁層16を形成する(図5(a))。
【0023】分割工程では、半導体ウエハー40を絶縁
層16側を下側にし、粘着シート62に接着させる。次
いで、基板11の裏面側から分割溝43の中央を例えば
スクライバー61によりスクライブラインを形成し(図
5(b))、ローラ等により外力を加えて半導体ウエハ
ー40を分割する。スクライバーを用いるこの方法によ
れば、n型窒化物半導体層12の端面がヘキ開面となる
ため、次工程で形成される第1負電極との間に良好なオ
ーミック接触が得られる。
【0024】負電極形成工程では、粘着シート62を各
チップが離間する方向に伸張させ(図5(c))、次い
で、第1負電極17を、例えばスパッタリングにより基
板11の裏面からn型窒化物半導体層12の外周側壁に
渡って囲むように連続して形成する(図5(d))。次
いで、転写工程により、基板11の裏面側に別の粘着シ
ート63を接着させ、発光チップの向きを反転させて、
粘着シートに固定し、発光チップ1を製造する(図5
(e))。
【0025】実施の形態2.図6は、本実施の形態2に
係る窒化物半導体発光チップ2の構造を示す模式断面図
である。p型窒化物半導体層13の周囲に所定幅で露出
させたn型窒化物半導体層12の上面端部に第1負電極
17と接触する第2負電極18を設けた以外は、実施の
形態1の窒化物半導体発光チップ1の構造と同様であ
る。
【0026】図7は、リードに実装した窒化物半導体発
光チップ2の構造を示す模式断面図である。実施の形態
1の場合と同様に、発光チップ2は、基板11の裏面側
を下側にして導電性材料33を介して支持部31aに接
合され、第2正電極15は、インナーリード32にワイ
ヤボンディングにより接続されている。
【0027】ここで、第2負電極18は第1負電極17
と接触し、さらに、いずれの負電極もn型窒化物半導体
層12と接触している。したがって、第2負電極18及
び第1負電極17の少なくとも一方が、n型窒化物半導
体層12とオーミック接触可能な電極材料であれば良
く、実施の形態1で述べた電極材料を用いることができ
る。
【0028】図8,9は、本実施の形態2に係る窒化物
半導体発光素子11の製造工程を示す模式図である。正
電極形成工程(図8(g),(h))と絶縁層形成工程
(図9(b))との間に、第2負電極形成工程を設けた
(図9(a))以外は、実施の形態1における製造工程
と同様である。分割溝の中央部のn型窒化物半導体層上
面に第2負電極45を形成し、露出したn型窒化物半導
体層上面端部には所定幅の第2負電極18を形成する。
分割溝43の中央付近に設けられた第2負電極45は、
分割工程において、発光チップの分割時に均等に分割さ
れる。
【0029】本実施の形態2によれば、露出したn型窒
化物半導体層の上面に第1負電極と接触するように第2
負電極が設けられているため、第1負電極と第2負電極
とを分離する絶縁層が不要となり、n型窒化物半導体層
と負電極との接触面積をより増加させることができる。
そのため、発光層により均一に電流を注入することが可
能となり、発光効率をより向上させることができる。
【0030】実施の形態3.図10は、本実施の形態3
に係る窒化物半導体発光チップ3の構造を示す模式断面
図である。窒化物半導体発光チップ3は、p型窒化物半
導体層13の周囲に露出させた所定幅のn型窒化物半導
体層12の上面端部及びn型窒化物半導体層12の周囲
に露出させた所定幅の基板11の上面に連続して形成さ
れ、第1負電極17と接触した第2負電極19を設けた
以外は、実施の形態1と同様の構造を有する。
【0031】図11は、リードに実装した窒化物半導体
発光チップ3の構造を示す模式断面図である。実施の形
態1の場合と同様に、発光チップ3は、基板11の裏面
側を下側にして導電性材料33を介して支持部31aに
接合され、第2正電極15は、インナーリード32にワ
イヤボンディングにより接続されている。
【0032】ここで、第2負電極19は第1負電極17
と接触しているが、第2負電極19のみがn型窒化物半
導体層12と接触している。したがって、第2負電極1
9は、実施の形態1で述べたn型窒化物半導体層12と
オーミック接触可能な電極材料で形成されている必要が
ある。
【0033】図12,13,14は、本実施の形態3に係
る窒化物半導体発光チップ3の製造工程の一例を示す模
式断面図である。分割溝形成工程において(図12
(a)〜(f))、基板11に達する分割溝46と、n
型窒化物半導体層12の周囲に露出させた所定幅の基板
11の端部からなる第1段部47を形成し(図12
(e))、次いで、p型窒化物半導体層13の周囲に所
定幅のn型窒化物半導体層を露出させ、第2段部50を
形成する工程を設け(図12(g),(h)〜図13
(a),(b),(c))、さらに正電極形成工程後、
第2負電極19,51を形成する第2負極形成工程を設
けた以外は実施の形態1における製造工程と同様であ
る。ここで、第2負電極51は分割溝46の内面からn
型窒化物半導体層12の露出した端部上面に渡って連続
して形成され、第2負電極19は基板11の露出した端
部の上面からn型窒化物半導体層12の露出した上面の
端部に渡って連続して形成されている。第2負電極51
は、分割工程において、発光チップの分割時に均等に分
割される。
【0034】本実施の形態3によれば、n型窒化物半導
体層の周囲に所定幅の基板上面を露出させ、露出した基
板上面から露出したn型窒化物半導体層上面の端部に渡
って連続して形成され、第1負電極と接触した第2負電
極が設けられているため、n型窒化物半導体層と負電極
との接触面積をさらに増加させることができる。そのた
め、発光層により均一に電流を注入することが可能とな
り、発光効率をさらに向上させることができる。
【0035】実施の形態4.図15は実施の形態4に係
る窒化物半導体発光チップ1の構造を示す模式断面図、
そして図16は電極形状を示す模式平面図である。窒化
物半導体発光チップ4では、露出させたn型窒化物半導
体層12の上面の一部にマウントリードとの接続用のボ
ンディング面を有する第2負電極20が第2正電極15
より所定距離離間して形成され、第2負電極20が第1
負電極層17と絶縁層16で分離されている。
【0036】図17は、リードに実装した窒化物半導体
発光チップ4の構造を示す模式断面図である。発光チッ
プ4は、基板11の裏面側を下側にして導電性材料33
を介して支持部31aに接合され、第2正電極15は、
インナーリード32にワイヤボンディングにより接続さ
れている。さらに、第2負電極20はマウントリード3
1にワイヤボンディングにより接続されており、マウン
トリードからn型窒化物半導体層12へ直接通電するこ
とが可能となっている。
【0037】ここで、第1負電極17と第2負電極20
は、それぞれn型窒化物半導体層12と接触しているた
め、n型窒化物半導体層とオーミック接触可能な電極材
料で形成する必要があり、実施の形態1で述べた電極材
料を用いることができる。
【0038】本実施の形態4によれば、露出させたn型
窒化物半導体層の上面にマウントリードからのボンディ
ング可能に第2負電極層を形成し、マウントリードと接
続し、マウントリードから直接n型窒化物半導体層へ通
電可能としたので、n型窒化物半導体層と負電極との接
触面積を増加できるとともに、リードと電極間の抵抗を
低減できる。そのため、発光層へ均一に電流を注入で
き、発光効率を向上させることができ、またVfの低下
にも寄与する。なお、n型窒化物半導体層と負電極との
接触面積の増加に伴い、接触抵抗が低減されVfを低下
させることができ、また、第1負電極の存在により基板
の裏面及び側壁からの光の漏れを防止できるため、半導
体層側からの光の出力を大きくすることができ、さら
に、導電性材料の存在により発光チップの放熱性を向上
できる効果を有することは言うまでもない。
【0039】実施の形態5.図18は、本実施の形態5
に係る窒化物半導体発光チップ5の構造を示す模式断面
図である。窒化物半導体発光チップ5は、第2負電極2
0を第1負電極17と接触するように形成し、さらにp
型窒化物半導体層13の周囲に露出した所定幅のn型窒
化物半導体層12の端部上面に第2負電極20及び第1
負電極17と接触する第2負電極21を形成した以外
は、実施の形態4の発光チップと同様の構造を有する。
また、図19に示すように、実施の形態4の場合と同様
に、基板11の裏面側を下側にして導電性材料33を介
して支持部31aに接合され、第2正電極15は、イン
ナーリード32にワイヤボンディングにより接続されて
いる。
【0040】ここで、第1負電極17と第2負電極2
0,21は、それぞれn型窒化物半導体層12と接触し
ているため、n型窒化物半導体層とオーミック接触可能
な電極材料で形成する必要があり、実施の形態1で述べ
た電極材料を用いることができる。
【0041】本実施の形態5によれば、第2負電極を第
1負電極に接触させ、さらにn型窒化物半導体層の端部
上面を連続して覆うように第2負電極を設けたので、n
型窒化物半導体層と負電極との接触面積をより増加させ
ることができる。そのため、発光層へより均一に電流を
注入でき、発光効率をより向上させることができる。
【0042】実施の形態6.図20は、本実施の形態6
に係る窒化物半導体発光チップ6の構造を示す模式断面
図である。窒化物半導体発光チップ6は、第2負電極を
p型窒化物半導体層13の周囲に露出させた所定幅のn
型窒化物半導体層12の上面端部とn型窒化物半導体層
12の周囲に露出させた所定幅の基板11の上面とに連
続して形成し、第1負電極17と接触させた以外は、実
施の形態4の窒化物半導体発光チップ4と同様の構造で
ある。また、図21に示すように、実施の形態4の場合
と同様に、基板11の裏面側を下側にして導電性材料3
3を介して支持部31aに接合され、第2正電極15
は、インナーリード32にワイヤボンディングにより接
続されている。
【0043】ここで、第2負電極22は、n型窒化物半
導体層12と接触しているため、n型窒化物半導体層と
オーミック接触可能な電極材料で形成する必要があり、
実施の形態1で述べた電極材料を用いることができる。
【0044】本実施の形態6によれば、第2負電極が、
n型窒化物半導体層の周囲に露出させた所定幅の基板の
上面にまで連続して形成されているので、n型窒化物半
導体層と負電極との接触面積をさらに増加させることが
できる。そのため、発光層へより均一に電流を注入で
き、発光効率をさらに向上させることができる。
【0045】
【発明の効果】以上述べたように、本発明の窒化物半導
体発光チップは、n型窒化物半導体層の外周側壁から基
板の裏面に渡って囲むように第1負電極が連続して形成
され、リード電極からn型窒化物半導体層に通電可能で
あるため、n型窒化物半導体層と負電極との接触面積を
増加させることができる。そのため発光層に均一に電流
を注入することが可能となり、発光効率を向上できる。
【0046】また、本発明の窒化物半導体発光チップ
は、p型窒化物半導体層の周囲に露出させた所定幅のn
型窒化物半導体層の上面に第2負電極を形成したので、
さらにn型窒化物半導体層と負電極との接触面積を増加
させることができ、発光効率をさらに向上できる。
【0047】また、本発明の窒化物半導体発光チップ
は、p型窒化物半導体層の周囲に露出させた所定幅のn
型窒化物半導体層の上面端部からn型窒化物半導体層の
周囲に露出させた所定幅の基板上面に渡って連続して第
2負電極を形成したので、さらにn型窒化物半導体層と
負電極との接触面積を増加させることができ、発光効率
をさらに向上できる。
【0048】また、本発明の窒化物半導体発光チップ
は、第2負電極を第1負電極に接触するように形成した
ので、第2負電極と第1負電極とを分離する絶縁層が不
要となり、n型窒化物半導体層と負電極との接触面積を
さらに増大させることができ、発光効率を一層向上させ
ることができる。
【0049】また、本発明の窒化物半導体発光チップ
は、第2負電極をリード電極に接続するようにしたの
で、リード電極からn型窒化物半導体層へ直接通電する
ことが可能となり、第2負電極とリード電極間の抵抗を
低減でき、順方向電圧Vfを下げることができる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態1の窒化物半導体チ
ップの構造を示す模式断面図である。
【図2】 本発明に係る実施の形態1の窒化物半導体チ
ップの電極形状を示す模式平面図である。
【図3】 本発明に係る実施の形態1の窒化物半導体チ
ップをリードに実装した状態の構造を示す模式断面図で
ある。
【図4】 本発明に係る実施の形態1の窒化物半導体チ
ップの製造工程を示す模式断面図(その1)である。
【図5】 本発明に係る実施の形態1の窒化物半導体チ
ップの製造工程を示す模式断面図(その2)である。
【図6】 本発明に係る実施の形態2の窒化物半導体チ
ップの構造を示す模式断面図である。
【図7】 本発明に係る実施の形態2の窒化物半導体チ
ップをリードに実装した状態の構造を示す模式断面図で
ある。
【図8】 本発明に係る実施の形態2の窒化物半導体チ
ップの製造工程を示す模式断面図(その1)である。
【図9】 本発明に係る実施の形態2の窒化物半導体チ
ップの製造工程を示す模式断面図(その2)である。
【図10】 本発明に係る実施の形態3の窒化物半導体
チップの構造を示す模式断面図である。
【図11】 本発明に係る実施の形態3の窒化物半導体
チップをリードに実装した状態の構造を示す模式断面図
である。
【図12】 本発明に係る実施の形態3の窒化物半導体
チップの製造工程を示す模式断面図(その1)である。
【図13】 本発明に係る実施の形態3の窒化物半導体
チップの製造工程を示す模式断面図(その2)である。
【図14】 本発明に係る実施の形態3の窒化物半導体
チップの製造工程を示す模式断面図(その3)である。
【図15】 本発明に係る実施の形態4の窒化物半導体
チップの構造を示す模式断面図である。
【図16】 本発明に係る実施の形態4の窒化物半導体
チップの電極形状を示す模式平面図である。
【図17】 本発明に係る実施の形態4の窒化物半導体
チップをリードに実装した状態の構造を示す模式断面図
である。
【図18】 本発明に係る実施の形態5の窒化物半導体
チップの構造を示す模式断面図である。
【図19】 本発明に係る実施の形態5の窒化物半導体
チップをリードに実装した状態の構造を示す模式断面図
である。
【図20】 本発明に係る実施の形態6の窒化物半導体
チップの構造を示す模式断面図である。
【図21】 本発明に係る実施の形態6の窒化物半導体
チップをリードに実装した状態の構造を示す模式断面図
である。
【図22】 従来の窒化物半導体チップの構造を示す模
式断面図である。
【図23】 従来の窒化物半導体チップをリードに実装
した状態の構造を示す模式断面図である。
【符号の説明】
1,2,3,4,5,6 窒化物半導体発光チップ、11
基板、12 n型窒化物半導体層、13 p型窒化物半
導体層、14 第1正電極、15 第2正電極、16,
41,48 絶縁層、17 第1負電極、18,19,2
0,21,22,45,51 第2負電極、31 マウント
リード、31a マウントリード上の支持部、32 イ
ンナーリード、42,49 レジスト膜、43,46 分
離溝、44,47 第1段部、50 第2段部、61
スクライバー、62,63 粘着シート。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にn型窒化物半導体層とp型窒化
    物半導体層とを積層して形成される窒化物半導体発光チ
    ップを、基板側を下側にし導電性材料を介してリード電
    極上部の支持部に接合する実装方法に用いる窒化物半導
    体発光チップの製造方法であって、 上記基板上に上記n型窒化物半導体層と上記p型窒化物
    半導体層とを積層してなる半導体ウエハーをp型窒化物
    半導体層が対向するように第1の支持シートに接合し、
    該接合した半導体ウエハーを基板の裏面側からチップ状
    に分割してn型窒化物半導体層の外周側壁にヘキ開面を
    形成し、該外周側壁のヘキ開面から上記基板の裏面に渡
    って囲むように上記n型窒化物半導体層とオーミック接
    触する第1負電極を連続して形成し、基板の裏面側に第
    2の支持シートを接合した後、第1の支持シートを除去
    する窒化物半導体発光チップの製造方法。
  2. 【請求項2】 上記第1の支持シートを接合するに先立
    って、上記p型窒化物半導体層の周囲に露出させた所定
    幅の上記n型窒化物半導体層の上面に第2負電極を形成
    する請求項1記載の製造方法。
  3. 【請求項3】 基板上にn型窒化物半導体層とp型窒化
    物半導体層とを積層して形成される窒化物半導体発光チ
    ップを、基板側を下側にし導電性材料を介してリード電
    極上部の支持部に接合する実装方法に用いる窒化物半導
    体発光チップの製造方法であって、 上記基板上に上記n型窒化物半導体層と上記p型窒化物
    半導体層とを積層してなる半導体ウエハーをp型窒化物
    半導体層が対向するように第1の支持シートに接合し、
    該接合した半導体ウエハーを基板の裏面側からチップ状
    に分割し、第1の支持シートを各チップが離間する方向
    に伸張させ、n型窒化物半導体層の外周側壁から上記基
    板の裏面に渡って囲むように第1負電極を連続して形成
    し、基板の裏面側に第2の支持シートを接合した後、第
    1の支持シートを除去する窒化物半導体発光チップの製
    造方法。
  4. 【請求項4】 上記第1の支持シートを接合するに先立
    って、上記p型窒化物半導体層の周囲に露出させた所定
    幅の上記n型窒化物半導体層の上面に第2負電極を形成
    する請求項3記載の製造方法。
JP26193899A 1999-09-16 1999-09-16 窒化物半導体発光チップの製造方法 Expired - Fee Related JP3460638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26193899A JP3460638B2 (ja) 1999-09-16 1999-09-16 窒化物半導体発光チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26193899A JP3460638B2 (ja) 1999-09-16 1999-09-16 窒化物半導体発光チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003156350A Division JP2004031945A (ja) 2003-06-02 2003-06-02 窒化物半導体発光チップ

Publications (2)

Publication Number Publication Date
JP2001085750A JP2001085750A (ja) 2001-03-30
JP3460638B2 true JP3460638B2 (ja) 2003-10-27

Family

ID=17368777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26193899A Expired - Fee Related JP3460638B2 (ja) 1999-09-16 1999-09-16 窒化物半導体発光チップの製造方法

Country Status (1)

Country Link
JP (1) JP3460638B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493284B (en) * 2000-09-06 2002-07-01 Highlink Technology Corp LED device and the manufacturing method thereof
JP2003023180A (ja) * 2001-07-05 2003-01-24 Seiwa Electric Mfg Co Ltd 化合物半導体発光素子及びその製造方法
JP4023121B2 (ja) 2001-09-06 2007-12-19 豊田合成株式会社 n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
JP4766845B2 (ja) 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
KR100996447B1 (ko) 2007-10-02 2010-11-25 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN101222015B (zh) * 2008-01-19 2010-05-12 鹤山丽得电子实业有限公司 发光二极管、具有其的封装结构及其制造方法
JP5848600B2 (ja) * 2011-12-22 2016-01-27 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
CN103390709B (zh) * 2013-07-25 2015-09-16 圆融光电科技有限公司 一种具有双重作用电极的发光二极管及其制作方法
TWI661584B (zh) * 2018-05-18 2019-06-01 光磊科技股份有限公司 發光晶粒、封裝結構及其相關製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152072A (ja) * 1992-11-16 1994-05-31 Asahi Chem Ind Co Ltd 半導体レーザ
JP3199594B2 (ja) * 1995-02-10 2001-08-20 日亜化学工業株式会社 窒化物半導体レーザ素子の光共振面の形成方法
JP3333356B2 (ja) * 1995-07-12 2002-10-15 株式会社東芝 半導体装置
AU6946196A (en) * 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP3087831B2 (ja) * 1996-11-27 2000-09-11 日亜化学工業株式会社 窒化物半導体素子
JPH10303460A (ja) * 1997-02-27 1998-11-13 Toshiba Corp 半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP2001085750A (ja) 2001-03-30

Similar Documents

Publication Publication Date Title
US6949773B2 (en) GaN LED for flip-chip bonding and method of fabricating the same
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101313973B1 (ko) 기판으로부터 전기적으로 절연된 p 콘택트 및 n 콘택트를 갖는 박막 led
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
JP3693468B2 (ja) 半導体発光素子
TWI495150B (zh) 半導體發光裝置及其製造方法
JP3627822B2 (ja) 半導体発光素子、およびその製造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
JP2697572B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101093117B1 (ko) 교류용 발광 소자 및 그것을 제조하는 방법
JP3068914U (ja) フリップ―チップ発光デバイス
KR20100035846A (ko) 발광 소자 및 그 제조방법
KR20100108906A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP3460638B2 (ja) 窒化物半導体発光チップの製造方法
JPH06177429A (ja) 青色led素子
JP4393306B2 (ja) 半導体発光素子およびその製造方法並びに半導体装置
JP2004207325A (ja) 半導体装置
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP3303154B2 (ja) 半導体発光素子
JP3916726B2 (ja) 化合物半導体発光素子
GB2426123A (en) Substrate-free flip chip light emitting diode
JP2004311677A (ja) 半導体発光素子
JP2004356213A (ja) 半導体発光装置
JP4236738B2 (ja) 半導体素子の製造方法
JP2004031945A (ja) 窒化物半導体発光チップ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees