JP3938350B2 - 半導体発光素子のマウント方法 - Google Patents
半導体発光素子のマウント方法 Download PDFInfo
- Publication number
- JP3938350B2 JP3938350B2 JP2002293997A JP2002293997A JP3938350B2 JP 3938350 B2 JP3938350 B2 JP 3938350B2 JP 2002293997 A JP2002293997 A JP 2002293997A JP 2002293997 A JP2002293997 A JP 2002293997A JP 3938350 B2 JP3938350 B2 JP 3938350B2
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- layer
- light emitting
- semiconductor light
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本願発明は、半導体発光素子のマウント方法に関し、特に発光作用を行わせるための素子本体に対してサブマウント部材を付加的に取り付けて構成される半導体発光素子を用いたマウント方法に関する。
【０００２】
【従来の技術】
近年においては、有機金属化学気相成長法（以下、ＭＯＣＶＤ法という）を利用して、サファイア基板上に窒化ガリウム系化合物半導体の結晶を成長させることなどにより、高輝度特性を備えた青色発光用の半導体発光素子が開発されるに至っている（たとえば特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１５２６０９号公報
【０００４】
上記高輝度の青色発光用半導体発光素子は、図９に示すように、透明のサファイア基板７０上にＧａＮのバッファ層７１を成長させ、このバッファ層７１の表面上に、Ｎ型半導体層７２（ＧａＮ層、ＡｌＧａＮ層）、発光層７３（ＩｎＧａＮ層）、およびＰ型半導体層７４（ＡｌＧａＮ層、ＧａＮ層）を積層状に成長させたものである。そして、上記Ｎ型半導体層７２におけるＧａＮ層と、Ｐ型半導体層７４におけるＧａＮ層とに、Ｎ側電極７５およびＰ側電極７６がそれぞれ形成される。
【０００５】
一方、被マウント部材である図示例のリードフレーム７７に対する上記半導体発光素子の取り付け構造は、上記Ｎ側電極７５およびＰ側電極７６を双方共に、ワイヤ７８，７９を用いてリードフレーム７７のＮ側端子部７７ａとＰ側端子部７７ｂとにそれぞれボンディングされた状態にある。そして、このように取り付けられた半導体発光素子は、同図に矢印で示すように、上記電極７６の配設側の面から光を発するように構成されている。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体発光素子は、リードフレーム等の被マウント部材における２箇所に対してワイヤボンディングを施す必要があり、その搭載作業あるいは結線作業の工程数が増加するなどして、作業の煩雑化ならびに複雑化を余儀なくされているのが実情であった。
【０００７】
また、この種の半導体発光素子は、電極の配設面側から光から発せられる構成であることから、図１０に示すように、発光領域Ａ内に電極７６が存在しており、この電極７６の配設箇所は非発光部となる。したがって、実質的発光領域は上記電極７６に相当する分だけ狭くなり、図示例のものでは、素子全体中に占める実質的発光領域は全表面積の１／２以下になる。この結果、上述のように高輝度特性を備えているにも拘らず、十分な発光量を得ることができず、各種表示ボード等への使用時における高い明度の要請に応じることが困難になるという問題を有している。
【０００８】
本願発明は、上述の事情のもとで考え出されたものであって、半導体発光素子の被マウント部材に対するワイヤボンディングの個数を削減して、その結線作業を簡便に行えるようにするとともに、半導体発光素子における実質的発光領域を可及的に増大させて十分な発光量の確保および明度の向上を図ることができる半導体発光素子のマウント方法を提供することをその課題とする。
【０００９】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願の請求項１に記載した発明は、半導体発光素子の被マウント部材へのマウント方法であって、上記半導体発光素子は、透明のサファイア基板の表面上にＮ型半導体層、発光層、およびＰ型半導体層を形成し、かつ上記Ｐ型半導体層の表面にＰ側電極が形成され、上記Ｎ型半導体層における露出表面部にＮ側電極を形成して構成される素子本体と、導電性基板の表面に対して絶縁状態となるように形成された補助Ｎ側電極層および導通状態となるように上記導電性基板の中央部に直接的かつ平面的に形成された補助Ｐ側電極層を有するサブマウント部材と、を備えるとともに、上記サブマウント部材と上記素子本体とが、上記サブマウント部材と上記素子本体との双方の表面側を相互に対向させるとともに、上記補助Ｎ側電極層と上記Ｎ側電極との間および上記補助Ｐ側電極層と上記Ｐ側電極との間がそれぞれ導通状態となるように、かつこの導通状態において上記補助Ｐ側電極層の表面全域が上記Ｐ側電極に対して面的に接合されるように、一体化させられて構成されており、上記のように構成された半導体発光素子を被マウント部材にマウントすることを特徴としている。
【００１２】
上記請求項１に記載した発明によれば、リードフレーム等の被マウント部材のＰ側端子部に対して、上記半導体発光素子のサブマウント部材をボンディングすることにより、素子本体のＰ側電極は、サブマウント部材の補助Ｐ側電極層から導電性基板を介して上記リードフレーム等の被マウント部材のＰ側端子部に導通した状態となる。したがって、素子本体のＰ側電極に対するワイヤボンディングが不要になり、この種の半導体発光素子のマウント作業あるいは結線作業が簡便化されるという利点が得られる。
【００１３】
さらに、上記素子本体からの発光は、両電極の配設面とは反対側の面であるサファイア基板の裏面からなされることになり、従来のようにＰ側電極が発光を阻害することはなくなる。これにより、サファイア基板の裏面の大半が実質的発光領域となり、十分な発光量を確保できるとともに、この種の半導体発光素子の使用時における高い明度の要請に応じることが可能になる。
【００１４】
また、上記素子本体の発光層からサブマウント部材側に発せられた光は、サブマウント部材の表面の補助電極層等で反射することになるので、上記素子本体におけるサファイア基板の裏面からのトータル発光量は、上記の反射光をも含んでさらに増大し、より高い明度を得ることが可能になる。
【００１６】
【実施例の説明】
以下、本願発明の好ましい実施例を、図面を参照しつつ具体的に説明する。
【００１７】
図１は本願発明の第１実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図、図２はその概略平面図、図３は上記半導体発光素子の構成要素であるサブマウント部材を示す概略縦断正面図、図４はその概略平面図、図５は上記半導体発光素子の全体構成ならびにリードフレームへの取り付け状態を示す概略縦断面図である。
【００１８】
図１に示すように、第１実施例に係る半導体発光素子１の素子本体２は、基本的には、絶縁基板であるサファイア基板３上に、Ｎ型半導体層４と、発光層５と、Ｐ型半導体層６とを備えて構成される積層部７を形成したものである。詳細には、上記積層部７は、透明または半透明のサファイア基板３の表面上に窒化ガリウム（ＧａＮ）のバッファ層８を成長させ、その表面側に、下層部分から順に、Ｎ型ＧａＮの層４１と、Ｎ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２と、発光層としてのＩｎ0.15Ｇａ0.85Ｎの層５と、Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１と、Ｐ型ＧａＮの層６２と、を形成したものである。そして、上記発光層５からは、青色に対応した波長（好ましくは４７０ｎｍ）の光が発せられるようになっている。
【００１９】
加えて、上記Ｎ型ＧａＮの層４１およびＮ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２には、Ｓｉが添加され、Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１およびＰ型ＧａＮの層６２には、Ｍｇが添加されているとともに、上記Ｉｎ0.15Ｇａ0.85Ｎの層５にはＺｎが添加されている。そして、上記Ｉｎ0.15Ｇａ0.85Ｎの層５におけるＩｎのＧａに対する組成比（混晶比）を増加させた場合には、この層５から発せられる光の波長が長くなるとともに、上記Ｚｎの添加量を増加させた場合には、上記組成比を増加させた場合よりもさらに光の波長が長くなるという特性を備えている。なお、上記各層の厚みは、下層側から各層４１、４２、５、６１、６２のそれぞれの順に、たとえば３μｍ、３００ｎｍ、５０ｎｍ、３００ｎｍ、１５０ｎｍに設定されている。
【００２０】
上記図示例の素子本体２は、最終的に単一のチップとして得られるたとえば平面視が一辺０．５ｍｍの正方形状のものであるが、実際の製造に際しては、ＭＯＣＶＤ法により上記図示例の構造のものを所定面積のウエハとして一括して形成した後、ダイシングにより上記単一のチップに分割することにより得られる。
【００２１】
そして、上記Ｎ型半導体層４におけるＧａＮ層４１のエッチングにより除去した露出表面部にＮ側電極９が形成され、Ｐ型半導体層６におけるＧａＮ層の表面部にＰ側電極１０が形成されている。なお、このＮ側電極９とＰ側電極１０とは、概略的には、図２に示すような平面視形状とされた上で配設されている。
【００２２】
一方、図３に示すように、この第１実施例に係る半導体発光素子１のサブマウント部材１１は、不透明の導電性を有するシリコン基板１２の表面にＳｉＯ2 でなる絶縁酸化皮膜１３を形成し、その中央部をエッチングで除去して補助Ｐ側電極層１４を形成し、かつその外周側における上記酸化皮膜１３の表面部に補助Ｎ側電極層１５を形成したものである。この双方の補助電極層１４，１５は、ＡｕとＳｎとの合金あるいはインジウム系の合金を使用して蒸着により形成したものであり、後述するように電極とハンダ用メタルとを兼用するものである。
【００２３】
そして、上記補助Ｐ側電極層１４と補助Ｎ側電極層１５とは、概略的には、図４に示すような平面視形状とされた上で配設されている。加えて、同図に示すように、シリコン基板１２の一側部には、２箇所の補助Ｎ側電極層１５に導通される帯状の補助Ｎ側電極層１５ａが、上記絶縁酸化皮膜１３の表面部に形成されている。
【００２４】
次に、上記の構成を備えた素子本体２とサブマウント部材１１とを接合一体化させて半導体発光素子１を製造する方法、ならびにこれによって得られる半導体発光素子１の構成について説明する。
【００２５】
まず、上記素子本体２とサブマウント部材１１とを別々に製作した後に、この両者の表面側どうしを対向させて配置し、素子本体２のＮ側電極９およびＰ側電極１０に対してそれぞれ、サブマウント部材１１の補助Ｎ側電極層１５および補助Ｐ側電極層１４をハンダ付けする。このはんだ付け作業は、上記サブマウント部材１１の双方の補助電極層１５，１４がハンダ用メタルを兼用していることから、これらの補助電極層１５，１４を適宜溶融固化させることにより行われる。
【００２６】
この結果、図５に示すように、素子本体２のサファイア基板３の裏面３ａから矢印で示すように光が発せられる状態になる。加えて、上記素子本体２のＰ側電極１０はサブマウント部材１１のシリコン基板１２に導通状態となる一方、素子本体２のＮ側電極９は上記シリコン基板１２に対して絶縁状態となる。なお、図１に示す素子本体２の積層部７の高さ寸法は、図５に示す積層部７の高さ寸法と比較して、説明の便宜上、長尺になっている。
【００２７】
そして、上記のようにして得られた半導体発光素子１をリードフレーム１６上に搭載するには、同図に示すように、リードフレーム１６のＰ側端子部１６ａの上面部に上記サブマウント部材１１の下面が導通状態になるようにボンディングされるとともに、サブマウント部材１１の上記帯状の補助Ｎ側電極層１５ａとリードフレーム１６のＮ側端子部１６ｂとの間にワイヤボンディングが施される。
【００２８】
これにより、上記素子本体２のＰ側電極１０は、導電性シリコン基板１２を通じてリードフレーム１６のＰ側端子部１６ａに導通状態とされ、かつ上記素子本体２のＮ側電極９は、ワイヤ１７を通じてリードフレーム１６のＮ側端子部１６ｂに導通状態とされる。この後は、上記半導体発光素子１の外周部を樹脂封止することなどによって、青色発光用のＬＥＤランプが得られる。
【００２９】
このような構成とすることにより、素子本体２の透明サファイア基板３の裏面３ａにおけるＮ側電極９の形成箇所以外の領域が発光領域となり、上記裏面３ａの全面積の約７５％が発光領域として利用される。したがって、従来のように電極による発光阻害が激減され、十分な発光量および高い明度を有する発光デバイスが得られることになる。
【００３０】
加えて、上記素子本体２の発光層５から下方に向かって発せられた光は、不透明のサブマウント部材１１（補助電極層１４，１５）で反射された後、サファイア基板３の裏面３ａから外方に向かって照射されることになるので、光の利用効率が向上するという利点も得られる。
【００３１】
さらに、上記サブマウント部材１１を使用したことにより、Ｐ側電極１０に対するワイヤボンディングが不要になり、結線作業の簡便化ならびに製作容易化が図られることになる。
【００３２】
次に、本願発明の第２実施例を、図６、７、８を参照しつつ説明する。なお、以下の第２実施例の説明に際して、上述の第１実施例と共通の構成要件については同一符号を付してその説明を省略する。
【００３３】
この第２実施例に係る半導体発光素子１が上述の第１実施例と異なる点は、図６および図７に示すように、素子本体２の表面全域をＣＶＤ法を用いてＳｉＯ2 やＳｉ3 Ｎ4 等からなる絶縁層１８で覆うとともに、この絶縁層１８にＮ側電極９およびＰ側電極１０にそれぞれ通じる貫通孔１９，２０を穿設し、かつ上記絶縁層１８の表面部にＡｕとＳｎとの合金あるいはインジウム系の合金等でなる金属層２１，２２を相互に独立して形成した点にある。この場合、上記各貫通孔１９，２０には、上記各金属層２１，２２が埋設されることになるので、上記一方の金属層２１は上記Ｎ側電極９に導通した状態になり、他方の金属層２２は上記Ｐ側電極１０に導通した状態になる。
【００３４】
なお、サブマウント部材１１の構成は、図７に示す各金属層２１，２２の平面視における形状および配設状態に対応して補助Ｎ側電極層１５と補助Ｐ側電極層１４とが形成されており、その他の部分、たとえば補助Ｎ側電極層１５がＳｉＯ2 等の絶縁性皮膜１３を介して形成されている点などについては上述の第１実施例と同一の構成である。
【００３５】
そして、上記素子本体２とサブマウント部材１１とは、両者の表面側どうしが対向配置された状態で、図８に示すように各金属層２１，２２と各補助電極層１５，１４とが接合一体化されることにより、半導体発光素子１が得られる。また、図示の構成によっても、上記素子本体２のＰ側電極１０はリードフレーム１６のＰ側端子部１６ａに導電性シリコン基板１２を介して導通状態とされ、かつ上記素子本体２のＮ側電極９はリードフレーム１６のＮ側端子部１６ｂにワイヤ１７を介して導通状態とされる。
【００３６】
そして、この場合には、各金属層２１，２２と各補助電極層１５，１４との位置合わせが容易に行えることから、これらの両層の接合作業（ハンダ付け作業）、ひいては素子本体２とサブマウント部材１１との接合作業が極めて簡便に行えることになる。
【００３７】
また、この第２実施例によっても、上記第１実施例と同様に、十分な発光量を確保できることは言うまでもない。
【図面の簡単な説明】
【図１】本願発明の第１実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図である。
【図２】上記第１実施例に係る素子本体の概略平面図である。
【図３】上記第１実施例に係る半導体発光素子の構成要素であるサブマウント部材の概略縦断正面図である。
【図４】上記第１実施例に係るサブマウント部材の概略平面図である。
【図５】上記第１実施例に係る半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図６】本願発明の第２実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図である。
【図７】上記第２実施例に係る素子本体の概略平面図である。
【図８】上記第２実施例に係る半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図９】従来の半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図１０】従来の半導体発光素子の概略平面図である。
【符号の説明】
１ 半導体発光素子
２ 素子本体
３ 透明絶縁性基板（サファイア基板）
４ Ｎ型半導体層
５ 発光層
６ Ｐ型半導体層
９ Ｎ側電極
１０ Ｐ側電極
１１ サブマウント部材
１２ 導電性基板（シリコン基板）
１４ 補助Ｐ側電極層
１５ 補助Ｎ側電極層
１６ リードフレーム（被マウント部材）
【産業上の利用分野】
本願発明は、半導体発光素子のマウント方法に関し、特に発光作用を行わせるための素子本体に対してサブマウント部材を付加的に取り付けて構成される半導体発光素子を用いたマウント方法に関する。
【０００２】
【従来の技術】
近年においては、有機金属化学気相成長法（以下、ＭＯＣＶＤ法という）を利用して、サファイア基板上に窒化ガリウム系化合物半導体の結晶を成長させることなどにより、高輝度特性を備えた青色発光用の半導体発光素子が開発されるに至っている（たとえば特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１５２６０９号公報
【０００４】
上記高輝度の青色発光用半導体発光素子は、図９に示すように、透明のサファイア基板７０上にＧａＮのバッファ層７１を成長させ、このバッファ層７１の表面上に、Ｎ型半導体層７２（ＧａＮ層、ＡｌＧａＮ層）、発光層７３（ＩｎＧａＮ層）、およびＰ型半導体層７４（ＡｌＧａＮ層、ＧａＮ層）を積層状に成長させたものである。そして、上記Ｎ型半導体層７２におけるＧａＮ層と、Ｐ型半導体層７４におけるＧａＮ層とに、Ｎ側電極７５およびＰ側電極７６がそれぞれ形成される。
【０００５】
一方、被マウント部材である図示例のリードフレーム７７に対する上記半導体発光素子の取り付け構造は、上記Ｎ側電極７５およびＰ側電極７６を双方共に、ワイヤ７８，７９を用いてリードフレーム７７のＮ側端子部７７ａとＰ側端子部７７ｂとにそれぞれボンディングされた状態にある。そして、このように取り付けられた半導体発光素子は、同図に矢印で示すように、上記電極７６の配設側の面から光を発するように構成されている。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体発光素子は、リードフレーム等の被マウント部材における２箇所に対してワイヤボンディングを施す必要があり、その搭載作業あるいは結線作業の工程数が増加するなどして、作業の煩雑化ならびに複雑化を余儀なくされているのが実情であった。
【０００７】
また、この種の半導体発光素子は、電極の配設面側から光から発せられる構成であることから、図１０に示すように、発光領域Ａ内に電極７６が存在しており、この電極７６の配設箇所は非発光部となる。したがって、実質的発光領域は上記電極７６に相当する分だけ狭くなり、図示例のものでは、素子全体中に占める実質的発光領域は全表面積の１／２以下になる。この結果、上述のように高輝度特性を備えているにも拘らず、十分な発光量を得ることができず、各種表示ボード等への使用時における高い明度の要請に応じることが困難になるという問題を有している。
【０００８】
本願発明は、上述の事情のもとで考え出されたものであって、半導体発光素子の被マウント部材に対するワイヤボンディングの個数を削減して、その結線作業を簡便に行えるようにするとともに、半導体発光素子における実質的発光領域を可及的に増大させて十分な発光量の確保および明度の向上を図ることができる半導体発光素子のマウント方法を提供することをその課題とする。
【０００９】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願の請求項１に記載した発明は、半導体発光素子の被マウント部材へのマウント方法であって、上記半導体発光素子は、透明のサファイア基板の表面上にＮ型半導体層、発光層、およびＰ型半導体層を形成し、かつ上記Ｐ型半導体層の表面にＰ側電極が形成され、上記Ｎ型半導体層における露出表面部にＮ側電極を形成して構成される素子本体と、導電性基板の表面に対して絶縁状態となるように形成された補助Ｎ側電極層および導通状態となるように上記導電性基板の中央部に直接的かつ平面的に形成された補助Ｐ側電極層を有するサブマウント部材と、を備えるとともに、上記サブマウント部材と上記素子本体とが、上記サブマウント部材と上記素子本体との双方の表面側を相互に対向させるとともに、上記補助Ｎ側電極層と上記Ｎ側電極との間および上記補助Ｐ側電極層と上記Ｐ側電極との間がそれぞれ導通状態となるように、かつこの導通状態において上記補助Ｐ側電極層の表面全域が上記Ｐ側電極に対して面的に接合されるように、一体化させられて構成されており、上記のように構成された半導体発光素子を被マウント部材にマウントすることを特徴としている。
【００１２】
上記請求項１に記載した発明によれば、リードフレーム等の被マウント部材のＰ側端子部に対して、上記半導体発光素子のサブマウント部材をボンディングすることにより、素子本体のＰ側電極は、サブマウント部材の補助Ｐ側電極層から導電性基板を介して上記リードフレーム等の被マウント部材のＰ側端子部に導通した状態となる。したがって、素子本体のＰ側電極に対するワイヤボンディングが不要になり、この種の半導体発光素子のマウント作業あるいは結線作業が簡便化されるという利点が得られる。
【００１３】
さらに、上記素子本体からの発光は、両電極の配設面とは反対側の面であるサファイア基板の裏面からなされることになり、従来のようにＰ側電極が発光を阻害することはなくなる。これにより、サファイア基板の裏面の大半が実質的発光領域となり、十分な発光量を確保できるとともに、この種の半導体発光素子の使用時における高い明度の要請に応じることが可能になる。
【００１４】
また、上記素子本体の発光層からサブマウント部材側に発せられた光は、サブマウント部材の表面の補助電極層等で反射することになるので、上記素子本体におけるサファイア基板の裏面からのトータル発光量は、上記の反射光をも含んでさらに増大し、より高い明度を得ることが可能になる。
【００１６】
【実施例の説明】
以下、本願発明の好ましい実施例を、図面を参照しつつ具体的に説明する。
【００１７】
図１は本願発明の第１実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図、図２はその概略平面図、図３は上記半導体発光素子の構成要素であるサブマウント部材を示す概略縦断正面図、図４はその概略平面図、図５は上記半導体発光素子の全体構成ならびにリードフレームへの取り付け状態を示す概略縦断面図である。
【００１８】
図１に示すように、第１実施例に係る半導体発光素子１の素子本体２は、基本的には、絶縁基板であるサファイア基板３上に、Ｎ型半導体層４と、発光層５と、Ｐ型半導体層６とを備えて構成される積層部７を形成したものである。詳細には、上記積層部７は、透明または半透明のサファイア基板３の表面上に窒化ガリウム（ＧａＮ）のバッファ層８を成長させ、その表面側に、下層部分から順に、Ｎ型ＧａＮの層４１と、Ｎ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２と、発光層としてのＩｎ0.15Ｇａ0.85Ｎの層５と、Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１と、Ｐ型ＧａＮの層６２と、を形成したものである。そして、上記発光層５からは、青色に対応した波長（好ましくは４７０ｎｍ）の光が発せられるようになっている。
【００１９】
加えて、上記Ｎ型ＧａＮの層４１およびＮ型Ａｌ0.2 Ｇａ0.8 Ｎの層４２には、Ｓｉが添加され、Ｐ型Ａｌ0.2 Ｇａ0.8 Ｎの層６１およびＰ型ＧａＮの層６２には、Ｍｇが添加されているとともに、上記Ｉｎ0.15Ｇａ0.85Ｎの層５にはＺｎが添加されている。そして、上記Ｉｎ0.15Ｇａ0.85Ｎの層５におけるＩｎのＧａに対する組成比（混晶比）を増加させた場合には、この層５から発せられる光の波長が長くなるとともに、上記Ｚｎの添加量を増加させた場合には、上記組成比を増加させた場合よりもさらに光の波長が長くなるという特性を備えている。なお、上記各層の厚みは、下層側から各層４１、４２、５、６１、６２のそれぞれの順に、たとえば３μｍ、３００ｎｍ、５０ｎｍ、３００ｎｍ、１５０ｎｍに設定されている。
【００２０】
上記図示例の素子本体２は、最終的に単一のチップとして得られるたとえば平面視が一辺０．５ｍｍの正方形状のものであるが、実際の製造に際しては、ＭＯＣＶＤ法により上記図示例の構造のものを所定面積のウエハとして一括して形成した後、ダイシングにより上記単一のチップに分割することにより得られる。
【００２１】
そして、上記Ｎ型半導体層４におけるＧａＮ層４１のエッチングにより除去した露出表面部にＮ側電極９が形成され、Ｐ型半導体層６におけるＧａＮ層の表面部にＰ側電極１０が形成されている。なお、このＮ側電極９とＰ側電極１０とは、概略的には、図２に示すような平面視形状とされた上で配設されている。
【００２２】
一方、図３に示すように、この第１実施例に係る半導体発光素子１のサブマウント部材１１は、不透明の導電性を有するシリコン基板１２の表面にＳｉＯ2 でなる絶縁酸化皮膜１３を形成し、その中央部をエッチングで除去して補助Ｐ側電極層１４を形成し、かつその外周側における上記酸化皮膜１３の表面部に補助Ｎ側電極層１５を形成したものである。この双方の補助電極層１４，１５は、ＡｕとＳｎとの合金あるいはインジウム系の合金を使用して蒸着により形成したものであり、後述するように電極とハンダ用メタルとを兼用するものである。
【００２３】
そして、上記補助Ｐ側電極層１４と補助Ｎ側電極層１５とは、概略的には、図４に示すような平面視形状とされた上で配設されている。加えて、同図に示すように、シリコン基板１２の一側部には、２箇所の補助Ｎ側電極層１５に導通される帯状の補助Ｎ側電極層１５ａが、上記絶縁酸化皮膜１３の表面部に形成されている。
【００２４】
次に、上記の構成を備えた素子本体２とサブマウント部材１１とを接合一体化させて半導体発光素子１を製造する方法、ならびにこれによって得られる半導体発光素子１の構成について説明する。
【００２５】
まず、上記素子本体２とサブマウント部材１１とを別々に製作した後に、この両者の表面側どうしを対向させて配置し、素子本体２のＮ側電極９およびＰ側電極１０に対してそれぞれ、サブマウント部材１１の補助Ｎ側電極層１５および補助Ｐ側電極層１４をハンダ付けする。このはんだ付け作業は、上記サブマウント部材１１の双方の補助電極層１５，１４がハンダ用メタルを兼用していることから、これらの補助電極層１５，１４を適宜溶融固化させることにより行われる。
【００２６】
この結果、図５に示すように、素子本体２のサファイア基板３の裏面３ａから矢印で示すように光が発せられる状態になる。加えて、上記素子本体２のＰ側電極１０はサブマウント部材１１のシリコン基板１２に導通状態となる一方、素子本体２のＮ側電極９は上記シリコン基板１２に対して絶縁状態となる。なお、図１に示す素子本体２の積層部７の高さ寸法は、図５に示す積層部７の高さ寸法と比較して、説明の便宜上、長尺になっている。
【００２７】
そして、上記のようにして得られた半導体発光素子１をリードフレーム１６上に搭載するには、同図に示すように、リードフレーム１６のＰ側端子部１６ａの上面部に上記サブマウント部材１１の下面が導通状態になるようにボンディングされるとともに、サブマウント部材１１の上記帯状の補助Ｎ側電極層１５ａとリードフレーム１６のＮ側端子部１６ｂとの間にワイヤボンディングが施される。
【００２８】
これにより、上記素子本体２のＰ側電極１０は、導電性シリコン基板１２を通じてリードフレーム１６のＰ側端子部１６ａに導通状態とされ、かつ上記素子本体２のＮ側電極９は、ワイヤ１７を通じてリードフレーム１６のＮ側端子部１６ｂに導通状態とされる。この後は、上記半導体発光素子１の外周部を樹脂封止することなどによって、青色発光用のＬＥＤランプが得られる。
【００２９】
このような構成とすることにより、素子本体２の透明サファイア基板３の裏面３ａにおけるＮ側電極９の形成箇所以外の領域が発光領域となり、上記裏面３ａの全面積の約７５％が発光領域として利用される。したがって、従来のように電極による発光阻害が激減され、十分な発光量および高い明度を有する発光デバイスが得られることになる。
【００３０】
加えて、上記素子本体２の発光層５から下方に向かって発せられた光は、不透明のサブマウント部材１１（補助電極層１４，１５）で反射された後、サファイア基板３の裏面３ａから外方に向かって照射されることになるので、光の利用効率が向上するという利点も得られる。
【００３１】
さらに、上記サブマウント部材１１を使用したことにより、Ｐ側電極１０に対するワイヤボンディングが不要になり、結線作業の簡便化ならびに製作容易化が図られることになる。
【００３２】
次に、本願発明の第２実施例を、図６、７、８を参照しつつ説明する。なお、以下の第２実施例の説明に際して、上述の第１実施例と共通の構成要件については同一符号を付してその説明を省略する。
【００３３】
この第２実施例に係る半導体発光素子１が上述の第１実施例と異なる点は、図６および図７に示すように、素子本体２の表面全域をＣＶＤ法を用いてＳｉＯ2 やＳｉ3 Ｎ4 等からなる絶縁層１８で覆うとともに、この絶縁層１８にＮ側電極９およびＰ側電極１０にそれぞれ通じる貫通孔１９，２０を穿設し、かつ上記絶縁層１８の表面部にＡｕとＳｎとの合金あるいはインジウム系の合金等でなる金属層２１，２２を相互に独立して形成した点にある。この場合、上記各貫通孔１９，２０には、上記各金属層２１，２２が埋設されることになるので、上記一方の金属層２１は上記Ｎ側電極９に導通した状態になり、他方の金属層２２は上記Ｐ側電極１０に導通した状態になる。
【００３４】
なお、サブマウント部材１１の構成は、図７に示す各金属層２１，２２の平面視における形状および配設状態に対応して補助Ｎ側電極層１５と補助Ｐ側電極層１４とが形成されており、その他の部分、たとえば補助Ｎ側電極層１５がＳｉＯ2 等の絶縁性皮膜１３を介して形成されている点などについては上述の第１実施例と同一の構成である。
【００３５】
そして、上記素子本体２とサブマウント部材１１とは、両者の表面側どうしが対向配置された状態で、図８に示すように各金属層２１，２２と各補助電極層１５，１４とが接合一体化されることにより、半導体発光素子１が得られる。また、図示の構成によっても、上記素子本体２のＰ側電極１０はリードフレーム１６のＰ側端子部１６ａに導電性シリコン基板１２を介して導通状態とされ、かつ上記素子本体２のＮ側電極９はリードフレーム１６のＮ側端子部１６ｂにワイヤ１７を介して導通状態とされる。
【００３６】
そして、この場合には、各金属層２１，２２と各補助電極層１５，１４との位置合わせが容易に行えることから、これらの両層の接合作業（ハンダ付け作業）、ひいては素子本体２とサブマウント部材１１との接合作業が極めて簡便に行えることになる。
【００３７】
また、この第２実施例によっても、上記第１実施例と同様に、十分な発光量を確保できることは言うまでもない。
【図面の簡単な説明】
【図１】本願発明の第１実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図である。
【図２】上記第１実施例に係る素子本体の概略平面図である。
【図３】上記第１実施例に係る半導体発光素子の構成要素であるサブマウント部材の概略縦断正面図である。
【図４】上記第１実施例に係るサブマウント部材の概略平面図である。
【図５】上記第１実施例に係る半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図６】本願発明の第２実施例に係る半導体発光素子の構成要素である素子本体を示す概略縦断正面図である。
【図７】上記第２実施例に係る素子本体の概略平面図である。
【図８】上記第２実施例に係る半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図９】従来の半導体発光素子の全体構成ならびにその被マウント部材への取り付け状態を示す概略縦断側面図である。
【図１０】従来の半導体発光素子の概略平面図である。
【符号の説明】
１ 半導体発光素子
２ 素子本体
３ 透明絶縁性基板（サファイア基板）
４ Ｎ型半導体層
５ 発光層
６ Ｐ型半導体層
９ Ｎ側電極
１０ Ｐ側電極
１１ サブマウント部材
１２ 導電性基板（シリコン基板）
１４ 補助Ｐ側電極層
１５ 補助Ｎ側電極層
１６ リードフレーム（被マウント部材）
Claims (1)
- 半導体発光素子の被マウント部材へのマウント方法であって、
上記半導体発光素子は、透明のサファイア基板の表面上にＮ型半導体層、発光層、およびＰ型半導体層を形成し、かつ上記Ｐ型半導体層の表面にＰ側電極が形成され、上記Ｎ型半導体層における露出表面部にＮ側電極を形成して構成される素子本体と、
導電性基板の表面に対して絶縁状態となるように形成された補助Ｎ側電極層および導通状態となるように上記導電性基板の中央部に直接的かつ平面的に形成された補助Ｐ側電極層を有するサブマウント部材と、を備えるとともに、
上記サブマウント部材と上記素子本体とが、上記サブマウント部材と上記素子本体との双方の表面側を相互に対向させるとともに、上記補助Ｎ側電極層と上記Ｎ側電極との間および上記補助Ｐ側電極層と上記Ｐ側電極との間がそれぞれ導通状態となるように、かつこの導通状態において上記補助Ｐ側電極層の表面全域が上記Ｐ側電極に対して面的に接合されるように、一体化させられて構成されており、
上記のように構成された半導体発光素子を被マウント部材にマウントすることを特徴とする、半導体発光素子のマウント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293997A JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293997A JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19422494A Division JP3627822B2 (ja) | 1994-08-11 | 1994-08-18 | 半導体発光素子、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142736A JP2003142736A (ja) | 2003-05-16 |
| JP3938350B2 true JP3938350B2 (ja) | 2007-06-27 |
Family
ID=19197230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293997A Expired - Fee Related JP3938350B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体発光素子のマウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3938350B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671468B2 (en) | 2005-09-30 | 2010-03-02 | Tdk Corporation | Light emitting apparatus |
-
2002
- 2002-10-07 JP JP2002293997A patent/JP3938350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142736A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3627822B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP4325412B2 (ja) | 発光装置及び発光装置の製造方法 | |
| US8288787B2 (en) | Thin film light emitting diode | |
| US7514720B2 (en) | White light emitting device | |
| US5557115A (en) | Light emitting semiconductor device with sub-mount | |
| JP3912044B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 | |
| KR102086365B1 (ko) | 반도체 발광소자 | |
| JP5325197B2 (ja) | 発光装置およびその製造方法 | |
| JP2009088521A (ja) | 窒化ガリウム系発光ダイオード素子 | |
| US9450017B2 (en) | Semiconductor light emitting device and method of fabricating the same | |
| WO2010095353A1 (ja) | 発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
| JP2003174193A (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP2001217461A (ja) | 複合発光素子 | |
| JP2007067184A (ja) | Ｌｅｄパッケージ | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP3303154B2 (ja) | 半導体発光素子 | |
| KR102237144B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| JP3938337B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP3938350B2 (ja) | 半導体発光素子のマウント方法 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| KR101360881B1 (ko) | 전도성 연결 배선을 구비한 발광 다이오드 | |
| JP2003031852A (ja) | 半導体発光素子、およびその製造方法 | |
| JP4144676B2 (ja) | チップ型発光ダイオードの製造方法 | |
| KR100600374B1 (ko) | 수직형 발광 다이오드 어레이 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |