KR101961834B1 - Led 디스플레이 장치 제조방법 - Google Patents

Led 디스플레이 장치 제조방법 Download PDF

Info

Publication number
KR101961834B1
KR101961834B1 KR1020170146654A KR20170146654A KR101961834B1 KR 101961834 B1 KR101961834 B1 KR 101961834B1 KR 1020170146654 A KR1020170146654 A KR 1020170146654A KR 20170146654 A KR20170146654 A KR 20170146654A KR 101961834 B1 KR101961834 B1 KR 101961834B1
Authority
KR
South Korea
Prior art keywords
led
polymer
led chip
aligning
structures
Prior art date
Application number
KR1020170146654A
Other languages
English (en)
Inventor
조제희
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020170146654A priority Critical patent/KR101961834B1/ko
Priority to PCT/KR2018/013019 priority patent/WO2019088660A1/ko
Application granted granted Critical
Publication of KR101961834B1 publication Critical patent/KR101961834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

본 발명의 일 실시예는, 각각, LED 칩과 상기 LED 칩에 적용된 폴리머 확장부를 갖는 복수의 LED 구조체를 마련하는 단계와, 디스플레이 패널의 원하는 영역들에 상기 복수의 LED 구조체를 각각 정렬하는 단계와, 상기 복수의 LED 구조체로부터 상기 폴리머 확장부를 제거하는 단계를 포함하는 LED 디스플레이 장치 제조방법을 제공한다.

Description

LED 디스플레이 장치 제조방법{METHOD OF FABRICATING A LED DISPLAY APPARATUS}
본 발명은 LED 디스플레이 장치 제조방법 및 이에 사용되는 LED 구조체에 관한 것이다.
디스플레이 분야에서는 유기 EL(Organic electro luminescence) 디스플레이와 함께 무기물(예, 반도체)기반 발광다이오드(LED, light emitting diode) 디스플레이가 각광을 받고 있다. 최근에는, 반도체 발광다이오드를 수십 마이크로 수준으로 작게 제조하여 무기물의 고질적인 문제(취성 등)를 극복하고 플렉서블 디스플레이 및 곡면 디스플레이와 같은 새로운 디스플레이 장치의 확장 가능성을 보여 주고 있다.
이를 구현하기 위해서는, 마이크로 사이즈(예, 수백㎛ 이하)의 LED 칩을 원하는 기판(예, 플레서블 기판)에 원하는 배열로 위치시킬 수 있는 전사 공정이 요구된다. 현재 고안된 웨이퍼 레벨의 전사공정의 경우에는 칩간의 거리비가 1:1 배열로 제한되며, 일부 고해상도 디스플레이(예, AR 또는 VR)의 경우에 유용하게 활용될 수 있다. 하지만, 웨이퍼 레벨의 전사공정은 웨이퍼에서의 일부 칩의 불량이나 파장 편차에 능동적으로 대응할 수 없다는 문제가 있다.
한편, 개별 LED 칩을 픽-앤-플레이스(pick and place) 공정을 사용하여 원하는 다양한 1:N 배열의 디스플레이 장치를 구현할 수 있다. 하지만, 이러한 픽-앤-플레이스와 같은 전사공정은 개별 LED 칩 단위로 이루어지므로 공정이 극히 비효율적이며(예, 수 백만회의 공정이 요구됨), 이로 인해 공정시간이 길고 수율이 낮다는 문제가 있다.
본 발명의 해결하고자 하는 과제 중 하나는, 마이크로 사이즈의 LED 칩을 원하는 위치에 용이하게 전사할 수 있는 LED 칩 전사 방법 및 이를 이용한 LED 디스플레이 장치 제조방법을 제공하는데 있다.
본 발명의 일 실시예는, 각각, LED 칩과 상기 LED 칩에 적용된 폴리머 확장부를 갖는 복수의 LED 구조체를 마련하는 단계와, 디스플레이 패널의 원하는 영역들에 상기 복수의 LED 구조체를 각각 정렬하는 단계와, 상기 복수의 LED 구조체로부터 상기 폴리머 확장부를 제거하는 단계를 포함하는 LED 디스플레이 장치 제조방법을 제공한다.
일 예로, 상기 폴리머 확장부는 상기 LED 칩의 표면들 중 전극이 형성된 면이 노출되도록 상기 LED 칩을 둘러쌀 수 있다.
상기 원하는 영역들에는 각각 회로 패턴이 배치되며, 상기 복수의 LED 구조체를 정렬하는 단계는, 상기 회로 패턴에 상기 노출된 전극이 위치하도록 상기 복수의 LED 구조체를 정렬하는 단계를 포함할 수 있다.
이 경우에, 상기 전극 및 상기 회로 패턴 중 적어도 하나의 표면에는 전극 연결 도체가 배치되며, 상기 폴리머 확장부를 제거하는 단계 후에, 상기 전극이 상기 회로 패턴에 연결되도록 상기 전극 연결 도체를 용융하는 단계를 더 포함할 수 있다.
일 예로, 상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 LED 칩의 전극이 상기 회로 패턴 상에 정렬되도록 상기 LED 칩의 전극과 상기 회로 패턴 중 적어도 하나는 자성을 가질 수 있다.
일 예로, 상기 원하는 영역들은, 상기 복수의 LED 구조체를 정렬하기 위한 오목 구조를 가질 수 있다.
일 예로, 상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 LED 구조체가 상기 원하는 영역들에 각각 정렬되도록 상기 폴리머 확장부 및 상기 원하는 영역들은 자기정렬 모노머(self-assembly monomer)가 적용될 수 있다.
일 예로, 상기 복수의 LED 구조체를 형성하는 단계 후에, 상기 복수의 LED 구조체가 함유된 용매를 마련하는 단계를 더 포함하며, 상기 복수의 LED 구조체를 정렬하는 단계는, 젯팅(jetting) 방식을 이용하여 상기 용매와 함께 복수의 LED 구조체를 정렬하는 단계를 포함할 수 있다.
일 예로, 상기 복수의 LED 구조체를 정렬하는 단계는, 상기 원하는 영역들이 개방된 시브(sieve)를 이용하여 수행될 수 있다.
일 예로, 상기 폴리머 확장부는 구형상을 가지며, 상기 LED 칩의 길이보다 큰 직경을 가질 수 있다.
이와 달리, 상기 폴리머 확장부는 비구형상을 가지며, 상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 원하는 영역들은 각각 상기 복수의 LED 구조체가 정렬되도록 상기 비구형상에 수용하기 위한 오목 구조를 가질 수 있다.
일 예로, 상기 폴리머 확장부는 상기 LED 칩의 길이보다 큰 폭과 높이를 가질 수 있다.
일 예로, 상기 폴리머 확장부는 300℃ 이하의 온도에서 하소 가능한 폴리머를 포함하며, 상기 폴리머 확장부를 제거하는 단계는 상기 하소 가능한 온도로 가열하는 단계를 포함할 수 있다.
본 발명의 일 실시예는, 적어도 일 면에 전극을 갖는 LED 칩과, 전극이 형성된 면이 노출되도록 상기 LED 칩을 둘러싸는 3차원 구조를 갖는 폴리머 확장부를 포함하는 LED 구조체를 마련하는 단계와, 회로 패턴이 형성된 실장 영역에 상기 LED 구조체를 정렬하는 단계 - 상기 LED 칩의 전극이 상기 회로 패턴 상에 배치됨 -와, 상기 LED 구조체를 정렬하는 단계 후에, 상기 폴리머 확장부가 하소되도록 상기 LED 구조체를 가열하는 단계를 포함하는 LED 칩 전사방법을 제공한다.
일 예로, 상기 전극 및 상기 회로 패턴 중 적어도 하나의 표면에는 전극 연결 도체가 배치되며, 상기 LED 구조체를 가열하는 단계 후에, 상기 전극이 상기 회로 패턴에 연결되도록 상기 전극 연결 도체를 용융하는 단계를 더 포함할 수 있다.
상술한 바와 같이, 마이크로 LED 칩에 하소 가능한 폴리머를 이용하여 확장부를 제공함으로써 디스플레이 패널의 원하는 영역(특히, 서브 픽셀)에 용이하게 전사시킬 수 있으며, 폴리머로 이루어진 확장부(이하, 폴리머 확장부라 함)는 간단한 하소 공정을 제거될 수 있다. 특히, 폴리머 확장부를 구형상 또는 부분 구형상으로 채용함으로써 다양한 방식을 이용하여 용이하게 정렬시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 LED 디스플레이 장치의 제조방법을 설명하기 위한 순서도이다.
도2a 및 도2b는 본 발명의 일 실시예에 채용가능한 LED 구조체 제조과정을 설명하기 위한 공정별 단면도이다.
도3a는 도2a에 도시된 반도체 발광다이오드 칩의 단면도이며, 도3b는 도2b에 도시된 LED 구조체의 단면도이다.
도4는 LED 구조체들을 함유한 용매를 개략적으로 나타낸다.
도5는 본 발명의 일 실시예에 따른 LED 디스플레이 장치를 나타내는 평면도이다.
도6a 내지 도6g는 본 발명의 일 실시예에 따른 LED 디스플레이 장치의 제조방법을 설명하기 위한 공정별 단면도이다.
도7은 본 발명의 일 실시예에 채용가능한 LED 구조체의 일 예를 나타내는 사시도이다.
도8은 도7에 도시된 LED 구조체를 제조하는데 사용되는 몰드를 나타내는 사시도이다.
도9a 및 도9b는 각각 본 발명의 일 실시예에 채용가능한 LED 구조체의 일 예를 나타내는 평면도 및 단면도이다.
도10a 및 도10b는 각각 본 발명의 일 실시예에 채용가능한 LED 칩의 다양한 예를 나타내는 단면도이다.
도11a 및 도11b는 각각 본 발명의 일 실시예에 채용가능한 LED 구조체의 일 예를 나타내는 평면도 및 단면도이다.
도12a 내지 도12e는 본 발명의 일 실시예에 따른 LED 칩의 전사방법을 설명하기 위한 공정별 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 LED 디스플레이 장치의 제조방법을 설명하기 위한 순서도이다.
우선, 본 실시예에 따른 LED 디스플레이 장치의 제조방법은, 마이크로 LED 칩(도3a 참조)을 마련하는 단계(S11)로 시작될 수 있다.
본 명세서에서 사용되는 "마이크로 LED 칩"이란 용어는 마이크로 단위의 사이즈를 갖는 LED 칩을 말하며, 예를 들어, 상대적으로 긴 길이를 갖는 한 변의 길이를 기준으로 500㎛ 이하, 나아가 10∼200㎛ 범위의 LED 칩일 수 있다.
마이크로 LED 칩은 디스플레이 장치의 픽셀(특히, 서브 픽셀)을 위한 광원으로 사용될 수 있다. 마이크로 LED 칩은 가시광선 대역의 파장을 방출하는 활성층을 갖는 LED 칩일 수 있다. 예를 들어, 적색, 녹색 및 청색의 LED 칩일 수 있다.
마이크로 LED 칩은 웨이퍼 상에 반도체 에피택셜을 형성하여 얻어진 반도체 LED 칩으로서, 이에 한정되지는 않으나, 예를 들어 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1), AlxInyGa(1-x-y)P(0<x<1, 0<y<1, 0<x+y<1), AlxInyGa(1-x-y)As(0<x<1, 0<y<1, 0<x+y<1)와 같은 Ⅲ-Ⅴ족 화합물 반도체로 형성될 수 있다.
본 발명에 사용되는 마이크로 LED 칩은 개별적으로(예, 서브 픽셀단위로) 전사되므로, 별도의 파장변환층 없이 다른 웨이퍼에서 다른 에피택셜 성장공정을 이용하여 각 색(각 서브 픽셀단위)의 LED 칩들을 미리 마련할 수 있다.
또한, 마이크로 LED 칩을 마련하는 과정에서, 마이크로 LED 칩의 광특성을 측정한 후에 불량칩을 제거하거나 방출파장에 따른 비닝(binning) 공정을 수행할 수 있다. 단일한 색의 LED 칩을 얻기 위해서 동일한 웨이퍼에서 제조할 경우에도, 웨이퍼 영역에 따라 파장이 다소 차이가 있을 수 있다. 따라서, 방출파장을 미리 측정하여 더욱 정밀하게 LED 칩을 분류하여 각 서브 픽셀에서 더욱 정확한 파장의 색을 제공할 수 있다.
이어, 단계(S13)에서, 마이크로 LED 칩에 폴리머 확장부를 형성하여 폴리머 확장부를 갖는 LED 구조체(도3b 참조)를 제공한다.
액상 폴리머를 마이크로 LED 칩에 적용하여 폴리머 확장부를 형성함으로써, 후속 정렬 과정에서 마이크로 LED 칩을 용이하게 취급할 수 있으며, 폴리머 확장부에 의해 마이크로 LED 칩이 보호될 수 있다. 다른 예에서, 폴리머 확장부는 다른 3차원 구조의 형상을 가질 수 있다. 예를 들어, 몰드 구조를 이용하여 원하는 다른 3차원 형상으로 제조할 수 있다(도7 참조). 이러한 3차원 형상은 서브 픽셀의 홈에 용이하게 배치할 수 있도록 그 홈 형상에 대응되는 구조일 수 있다. 예를 들어, 반구형 또는 역전구조(상면보다 하면이 작은 구조)로 형성할 수 있다(도8 내지 도9b 참조).
본 공정의 구체적인 예는 도2a 및 도2b를 참조하여 후술하기로 한다. 폴리머 확장부의 사이즈는 폴리머의 적하량으로 조절될 수 있다.
폴리머 확장부를 구성하는 물질은 간단한 처리로 제거가능한 물질을 선택한다. 예를 들어, 비교적 낮은 온도(예, 100∼300℃)에서 하소가능한 폴리머 물질을 사용할 수 있다. 바람직하게 LED 칩의 전극을 회로 패턴에 접합할 때(예, 리플로우(reflow) 공정)에 적용되는 온도보다 낮은 온도에서 하소가능한 폴리머 물질을 사용할 수 있다. 한편, 폴리머 확장부의 구성물질은 광학적으로 영향을 주는 잔류 물질이 거의 존재하지 않는 폴리머를 사용할 수 있다.
일 예에서, 폴리머 확장부는 폴리스틸렌(polystyrene) 또는 PMMA(polymethyl methacrylate)으로 형성될 수 있다. 예를 들어, 폴리스틸렌인 폴리머 확장부는 약 145℃의 온도에서 하소되어 거의 잔류물 없이 제거될 수 있다.
다음으로, 단계(S15)에서, 디스플레이 패널에 LED 구조체를 정렬할 수 있다.
본 정렬 공정은 폴리머 확장부를 이용한 다양한 방식이 활용될 수 있다. 예를 들어, 잉크젯과 같은 젯팅(jetting) 또는 시브(sieve)를 이용하여 LED 구조체를 원하는 영역(예, 서브 픽셀)에 각각 배치할 수 있다.
추가적으로, 원하는 영역에 정확한 배열(예, 전극을 회로 패턴 상에 배치)을 위해서, 다양한 자기정렬공정을 활용할 수 있다. 일 예에서, 자기정렬 모노머(self assembly monomer)를 이용하여 폴리머 확장부의 표면 및 LED 구조체가 배치될 영역의 표면이 소수성 및/또는 친수성을 갖도록 처리할 수 있다. 다른 예에서는, 서브 픽셀의 영역을 오목 구조로 형성하고, 오목 구조의 크기 및 형상을 폴리머 확장부 또는 LED 구조체가 삽입되는 과정에서 정렬될 수 있도록 구성할 수 있다(도12b 및 도12c 참조). 또 다른 예에서 자성을 이용하여 LED 구조체를 정확히 정렬할 수 있다. 구체적으로, LED 칩의 전극이 회로 패턴 상에 정렬되도록 LED 칩의 전극과 회로 패턴 중 적어도 하나는 자성을 갖도록 구성할 수 있다.
상술된 정렬공정은 단독으로 사용될 수 있으나, 서로 조합되어 더욱 효과적인 정렬을 실현할 수 있다. 예를 들어, 잉크젯 공정을 이용하여 LED 구조체를 서브 픽셀에 배치하되, 서브 픽셀의 오목구조 또는 자성을 이용하여 회로 패턴 상에 LED 칩의 전극이 위치하도록 더욱 정확한 정렬을 실현할 수 있다.
이어, 단계(S17)에서, 마이크로 LED 칩으로부터 폴리머 확장부를 제거한다.
원하는 서브 픽셀에 모두 배치한 후에, 폴리머 확장부를 제거하는 공정을 일률적으로 적용할 수 있다. 이 과정에서, 마이크로 LED 칩만이 잔류하여 서브 픽셀영역(예, 회로 패턴) 상에 배치될 수 있다. 이러한 폴리머 확장부를 제거하는 공정은 앞서 설명한 바와 같이 적정한 온도로 가열함으로써 수행될 수 있다. 본 공정에서의 가열 온도는 전극에 배치된 전기 연결 도체(예, 솔더)의 녹는점보다 낮은 온도로 선택할 수 있다.
마이크로 LED 칩의 전극 형상 및 서브 픽셀에 위치한 회로 패턴은 서로 용이하게 연결되도록 전극 및 회로 패턴의 설계를 다양하게 변경할 수 있다. 또한, 앞서 설명한 바와 같이, 전극 및/또는 회로패턴에 자성을 부여하거나 SAM 처리를 이용할 경우에, 폴리머 확장부를 제거하는 과정 후에, 마이크로 LED 칩의 전극이 서브 픽셀의 회로 패턴 상에 정확히 위치하도록 재정렬될 수 있다.
다음으로, 단계(S19)에서, 마이크로 LED 칩을 서브 픽셀의 회로 패턴과 본딩한다.
마이크로 LED 칩의 전극 또는 회로 패턴 상에 위치한 전기 연결 도체를 용융시킴(예, 리플로우 공정)으로써 LED 칩을 원하는 위치(예, 서브 픽셀)에 본딩시킬 수 있다. 전극들이 반대에 위치한 양 면에 위치하는 수직 구조의 LED 칩일 경우에, 상부에 위치한 전극에 별도의 배선을 추가 형성함으로써 원하는 디스플레이 장치를 제조할 수 있다.
도2a 및 도2b는 본 발명의 일 실시예에 채용가능한 LED 구조체 제조과정을 설명하기 위한 공정별 단면도이며, 도3a는 도2a에 도시된 반도체 발광다이오드 칩의 단면도이며, 도3b는 도2b에 도시된 LED 구조체의 단면도이다.
도2a 및 도2b에 도시된 단면은 도1에 도시된 단계(11, 13)에 해당되는 공정으로 나타내는 것으로 이해할 수 있다.
도2a을 참조하면, 임시 지지체(10) 상에 마이크로 LED 칩(50)을 배열할 수 있다.
마이크로 LED 칩(50)은 전극(57)이 형성된 면이 아래를 향하도록 배열될 수 있다. 임시 지지체(10)에 접하는 전극(57)은 본딩 전극으로서 솔더 범프와 같은 전기 연결 도체를 더 포함할 수 있다.
본 실시예에 채용된 LED 칩(50)은 도3a에 도시된 바와 같이, 두 전극(57,58)이 반대에 위치한 양 면에 위치한 수직 구조일 수 있다. 물론, 다른 예에서는 두 전극이 동일한 면에 배치된 수평 구조의 LED 칩이 사용될 수도 있다(도10a 및 도10b 참조).
도3a을 참조하면, 본 실시예에 채용되는 LED 칩(50)가 도시되어 있다. LED 칩(50)은 도전성 기판(51)과 상기 도전성 기판(51) 상에 배치된 반도체 에피택셜(55)을 포함한다. 상기 반도체 에피택셜(55)은 제1 및 제2 도전형 반도체층(55a,55c)과 그 사이에 배치된 활성층(55b)을 구비한 적층체를 포함한다. 제1 및 제2 전극(57,58)은 각각 도전성 기판(51)과 제2 도전형 반도체층(55c)에 접속될 수 있다.
상기 제1 및 제2 도전형 반도체층(55a,55c)은 각각 p형 및 n형 반도체층이 될 수 있으며, 질화물 반도체, 예를 들어, AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 이루어질 수 있다. 물론, 질화물 반도체 외에도 GaAs계 반도체나 GaP계 반도체일 수 있다. 제1 및 제2 도전형 반도체층(55a,55c) 사이에 형성되는 활성층(55b)은 소정의 파장의 광을 방출하도록 구성될 수 있다. 예를 들어, 상기 활성층(55b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예를 들어, InGaN/GaN, AlGaN/GaN 구조일 수 있다.
이어, 도2b을 참조하면, 디스펜싱 공정을 이용하여 마이크로 LED 칩(50)에 적정한 양의 액상 폴리머를 도팅(dotting)하여 폴리머 확장부(60)를 형성한다.
상기 폴리머 확장부(60)는 취급이 용이한 거의 구형상(예, 볼타입)을 가질 수 있다. 이러한 구형상의 폴리머 확장부(60)는 액상 폴리머의 표면 장력을 이용하므로, 별도의 몰드 구조 없이 간단히 제조될 수 있다. 본 공정에서 형성되는 LED 구조체(80)는 도3b에 확대하여 도시되어 있다. 도3b를 참조하면, 마이크로 LED 칩(50)의 일면, 즉 제1 전극(57)이 형성된 면이 폴리머 확장부(60)의 일 측에 위치하여 노출될 수 있다. LED 구조체(80)가 원하는 영역(예, 서브 픽셀)에 배치하는 과정에서, 노출된 제1 전극(57)은 서브 픽셀에 위치한 회로 패턴과 접촉될 수 있다.
LED 구조체의 보관 또는 정렬하는 방안으로서 도4에 도시된 바와 같이, LED 구조체들을 함유한 용매가 사용될 수 있다.
도4를 참조하면, 용기(V) 내에 다수의 거의 구형상인 LED 구조체(80)가 분산된 무반응성 용매(90)가 수용되어 있다. LED 구조체(80) 함유 용매(90)는 LED 구조체(80)를 보관하거나 잉크젯과 같은 젯팅(jetting) 및 시브를 이용한 정렬 공정에 활용될 수 있다. 무반응성 용매는 폴리머 확장부와 실질적으로 반응하지 않는 용매일 수 있으며, 정렬 공정에도 활용될 경우에 디스플레이 패널의 다른 요소(예, 회로 패턴 등)과도 거의 반응하지 않는 용매를 사용할 수 있다. 예를 들어, 폴리머 확장부를 폴리스틸렌으로 형성할 경우에, 벤젠기 없는 유기용매는 사용할 수 있으며, 폴리머 확장부를 PMMA로 형성할 경우에 극성용매에 반응하므로, 에탄올과 같은 무극성 용매를 사용할 수 있다.
LED 구조체(80) 함유 용매(90)를 이용한 젯팅 공정은 LED 구조체(80)를 혼합하여 원하는 영역에 인젝션(injection)하는 방식으로 수행될 수 있다. 특정 서브 픽셀이 해당되는 영역이 선택적으로 개방된 시브를 이용한 경우에, LED 구조체(80) 함유 용매(90)를 시브 상에 붓는 방식으로, 각 서브 픽셀에 LED 구조체(90)를 선택적으로 배치할 수 있다(도6c 참조).
도5는 본 발명의 일 실시예에 따른 LED 디스플레이 장치를 나타내는 평면도이며, 도6a 내지 도6g는 본 발명의 일 실시예에 따른 LED 디스플레이 장치의 제조방법을 설명하기 위한 공정별 단면도이다. 여기서 도6a 내지 도6g는 각각 도5에 도시된 LED 디스플레이 장치의 Ⅰ-Ⅰ'로 절개한 부분을 나타낸다.
도6a를 참조하면, 회로 패턴(115)이 형성된 디스플레이 기판(110)을 마련하고, 도6b를 참조하면, 각각의 제1 내지 제3 서브 픽셀(S1,S2,S3)을 정의하는 격벽 구조물(120)을 도시되어 있다.
디스플레이 기판(110)은 박막 트랜지스터(TFT)를 포함하는 TFT 기판일 수 있다. 상기 디스플레이 기판(110)은 각 제1 내지 제3 서브 픽셀(S1,S2,S2)을 독립적으로 구동하도록 구성된 회로를 포함하며, 회로 패턴(115)은 각 픽셀(PX)의 서브 픽셀(S1,S2,S2)에 연장되어 배치될 수 있다. 제1 내지 제3 서브 픽셀(S1,S2,S3)은 각각 적색, 녹색 및 청색 광을 제공하는 영역으로 제공될 수 있다.
도5를 참조하면, 제1 내지 제3 서브 픽셀(S1,S2,S2)은 행을 따라 반복적으로 배열되는 것으로 예시되어 있으나, 이에 한정되지 않으며, 다른 실시예에서는 베이어(bayer) 패턴과 같은 다양한 공지된 배열로 서브 픽셀이 배열될 수 있다.
도6b에 도시된 바와 같이, 디스플레이 기판(110) 상에 배치된 격벽 구조물(120)은 LED 구조체(80)를 수용하기 위한 오목부(C)를 제공한다. 이러한 오목부(C)는 LED 구조체(80)의 형상과 크기를 고려하여 설정할 수 있다.
본 실시예에 채용된 격벽 구조물(120)은 블랙 매트릭스(black matrix)와 같은 광차단 구조체일 수 있다. 블랙 매트릭스는 블랙(black) 색상에 한정되는 것은 아니며 필요에 따라 백색(white) 매트릭스 또는 녹색(green) 등 다른 색깔로도 사용할 수 있으며, 백색 매트릭스는 반사 물질 또는 산란물질을 더 포함할 수 있다.
본 실시예에 채용된 격벽 구조물(120)은 최종 제품에서 각 픽셀의 광차단 구조체로 예시되어 있으나, 다른 실시예에서 격벽 구조물(120)은 LED 구조체를 배열하기 위한 오목부를 제공하는 구조로만 사용되고, 본딩공정 완료(도6f 참조) 후에 격벽 구조물을 제거하고 새로운 광차단 구조체를 도입할 수도 있다.
이어, 도6c를 참조하면, 시브(130)를 이용하여 디스플레이 기판(110) 상에 LED 구조체(80)를 정렬할 수 있다.
본 공정에 채용된 시브(130)는 제1 서브 픽셀(S1)만이 선택적으로 개방되며 다른 제2 및 제3 서브 픽셀(S2,S3)은 차단된 구조를 갖는다. 따라서, 도6c에 도시된 바와 같이, 이러한 시브(130)를 통해 제1 LED 구조체(80R)는 제1 서브 픽셀(S1)의 오목부(C)에 정확히 배열될 수 있다. 예를 들어, 제1 서브 픽셀(S1)은 적색 픽셀이며, 제1 LED 구조체(80R)는 적색 LED 칩(50R)을 포함할 수 있다.
앞서 설명한 바와 같이, 오목부(C)의 형상 및 크기는 LED 구조체에 따라 설정될 수 있다. 예를 들어, 오목부(C)의 폭(w)은 제1 LED 구조체(80R)가 쉽게 수용될 수 있도록 폴리머 확장부(60)의 직경(d2)보다 다소 큰 구조를 가질 수 있다. 다만, 오목부(C)의 폭(w)와 폴리머 확장부의 직경(d2)의 편차를 지나치게 크게 할 경우에 오목부(C) 내에서 제1 LED 구조체(80R)의 정확한 정렬이 어려울 수 있으므로, 적절히 제한할 수 있다.
한편, 격벽 구조물(120)의 높이(H)는 제1 LED 구조체(80R)의 높이보다 클 필요는 없으며, 제1 LED 구조체(80R)의 높이보다 낮더라도 제1 LED 구조체(80R)의 안정적인 정렬이 보장될 수 있는 높이이면 충분하다. 예를 들어, 격벽 구조물(120)은 제1 LED 구조체(80R)의 높이의 약 50% 이상일 수 있다.
본 과정에서 추가적인 자기 정렬공정이 결합될 수 있다. 예를 들어, 자기정렬 모노머(SAM)를 이용하여 폴리머 확장부(60) 및 서브 픽셀의 바닥 표면을 소수성 및/또는 친수성으로 처리하거나, LED 칩(50)의 전극(57)과 상기 회로 패턴(115) 중 적어도 하나는 자성을 부여하여 전극 위치까지 고려한 정확한 정렬을 구현할 수 있다.
다음으로, 도6d를 참조하면, 다른 시브를 교체하여 도6c에 도시된 공정과 유사한 공정을 반복 수행함으로써, 제2 및 제3 서브 픽셀(S2,S3)의 오목부(C)에도 다른 색의 제2 및 제3 LED 구조체(80G,80B)를 각각 배치할 수 있다.
본 공정에서 사용되는 다른 시브는 각각 제2 및 제3 서브 픽셀(S2,S3)의 영역을 선택적으로 개방하는 구조를 갖는다. 제2 및 제3 서브 픽셀(S2,S3)에는 각각 녹색 및 청색 LED 칩(50G,50B)을 갖는 제2 및 제3 LED 구조체(80G,80B)가 배열될 수 있다. 본 실시예에 채용된 제2 및 제3 LED 구조체(80G,80B)는 유사한 폴리머 확장부(60)를 가질 수 있다. 또한, 본 공정도 앞선 공정과 유사하게 추가적인 자기 정렬공정(예, SAM 또는 자성 이용)을 결합할 수 있다. 물론, 다른 실시예에서는, 각 서브 픽셀 영역의 오목부와 각 LED 구조체를 다른 형상으로 제조하여 각 서브 픽셀의 오목부에는 해당 LED 구조체만 수용가능하도록 구성할 수도 있다.
이어, 도6e를 참조하면, 마이크로 LED 칩(50)으로부터 폴리머 확장부(60)를 제거한다.
본 폴리머 확장부(60)를 제거하는 공정은 전체 서브 픽셀(S1,S2,S3)에 배치된 LED 구조체(80R,80G,80B)에 대해서 일률적으로 수행될 수 있다. 이 과정에서, 마이크로 LED 칩(50)만이 잔류하여 서브 픽셀영역(예, 회로 패턴) 상에 배치될 수 있다. 본 공정은 적정한 온도로 가열함으로써 수행될 수 있다. 폴리머 확장부가 제거된 후에도, 마이크로 LED 칩(50R,50G,50B)은 다른 자기정렬요소(예, SAM 또는 자성)에 의해 추가적이면서도 부분적인 재정렬이 수행될 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도6f를 참조하면, 마이크로 LED 칩(50)을 서브 픽셀의 회로패턴(115)과 본딩하는 리플로우 공정을 수행한다.
본 공정은 앞선 폴리머 확장부 제거공정과 유사하게 전체 서브 픽셀(S1,S2,S3)에 배치된 LED 칩(50)에 대해서 일률적으로 수행될 수 있다. 본 공정에서 마이크로 LED 칩(50)의 전극(57')은 각각의 회로 패턴(115) 상에 용융되어 원하는 위치(예, 서브 픽셀의 회로 패턴)에 본딩할 수 있다. 본 실시예와 달리, 도6d에서 각 전극(57)이 원하는 회로 패턴(115)에 비교적 정확히 정렬된 경우에는, 폴리머 확장부(60)를 제거하는 공정과 리플로우 공정을 동시에 또는 연속적으로 수행할 수도 있다.
이어, 도6g를 참조하면, 상부에 위치한 제2 전극(58)에 별도의 배선(140)을 형성함으로써 원하는 디스플레이 장치를 제조할 수 있다.
이러한 배선(140)은 광학적 영향이 없도록 ITO와 같은 투명 전극으로 형성될 수 있다. 배선(140)을 형성하기 위해서 제2 전극(58)이 개방되도록 오목부에 절연층(130)을 추가로 형성할 수 있다. 이러한 절연층(130)은 실리콘 산화물, 실리콘 질화물 또는 다른 폴리머와 같은 물질로 형성될 수 있다.
본 실시예와 달리, 전극들이 반대에 위치한 양 면에 위치한 수직 구조의 LED 칩가 아닌 플립칩 구조의 LED 칩일 경우에는 앞선 본딩 공정에 의해 LED 칩과 회로 패턴의 연결을 완성할 수 있다(도12a 내지 도12e 참조).
본 발명에 채용가능한 LED 구조체는 폴리머 확장부의 형상에 따라 다양한 형태를 가질 수 있다. 본 발명의 일 실시예에 채용가능한 LED 구조체의 다양한 예는 도7, 도9 및 도11에 예시되어 있다.
우선, 도7을 참조하면, 본 실시예에 따른 LED 구조체(80')는 부분 구형상 또는 반구형상의 폴리머 확장부(60')를 가질 수 있다.
폴리머 확장부(60')의 측면(SP)은 구형상으로부터 얻어진 곡면을 가지므로, 앞선 실시예에 따른 폴리머 확장부(60)와 유사하게 서브 픽셀의 오목 구조에 용이하게 삽입될 수 있다. 반면에 폴리머 확장부의 상면(TP)은 거의 평탄한 면을 가질 수 있다. 이러한 상면(TP)을 통해 스퀴즈(squeeze) 구조를 이용하여 오목구조로의 삽입을 쉽게 유도할 수 있다.
이러한 구형 외의 3차원 구조의 폴리머 확장부는 몰드를 이용한 형성할 수 있다. 도8은 도7에 도시된 LED 구조체를 제조하는데 사용되는 몰드를 나타내는 사시도이다.
도8을 참조하면, 원하는 형상(예, 반구형)의 복수의 몰드용 홀(MC)을 갖는 몰드(200)가 도시되어 있다. 각 몰두용 홀(MC)에 LED 칩(50)을 배치하고 몰드용 홀(MC)을 액상 폴리머로 충전하고 경화시킴으로써 도7에 도시된 LED 칩 구조체(80')를 제조할 수 있다.
상술된 LED 구조체의 예들은 수직 구조의 LED 칩을 포함하는 것으로 예시되어 있으나, 플립칩 구조와 같은 수평 구조의 LED 칩에도 유사하게 적용될 수 있다. 플립칩 구조의 LED 칩의 경우에도 두 전극이 형성된 면을 폴리머 확장부의 일측에서 외부로 노출되도록 구성할 수 있다.
플립칩 구조의 LED 칩은 수직 구조의 LED 칩과 달리, 실장면에서 2개의 전극을 2개의 다른 회로 패턴에 정렬시켜야 하므로 더욱 정확한 배열이 요구될 수 있다. 이러한 정확한 배열은 폴리머 확장부의 비대칭 구조를 이용하여 구현할 수 있다. 이러한 실시예들을 도9 내지 도11을 참조하여 설명한다.
도9a 및 도9b는 각각 본 발명의 일 실시예에 채용가능한 LED 구조체의 일 예를 나타내는 평면도 및 단면도이다.
도9a 및 도9c를 참조하면, 본 실시예에 따른 LED 구조체(80A)는 플립칩 구조의 LED 칩(50A)과, 도7의 폴리머 확장부(60')와 유사한 반구형상의 폴리머 확장부(60A)를 갖는다.
하지만, 본 실시예에 채용된 폴리머 확장부(60A)는 도7의 폴리머 확장부(60')와 달리, 일측이 절단된 면(CP)을 갖는 비대칭구조를 갖는다. 절단된 면(CP)은 LED 칩(50A)의 두 전극(59a,59b)(예, 전기 연결도체일 수 있음)의 배열된 방향으로 따라 폴리머 확장부(60A)의 일측에 위치한다. 따라서, 절단면(CP)은 전극의 배열방향을 나타낼 뿐만 아니라, 이를 이용하여 더욱 정확한 정렬 공정을 보장할 수 있다. 구체적으로, 서브 픽셀의 오목 구조도 이에 대응되도록 설계함으로써 LED 칩(50A)의 전극(59a,59b)의 배열이 미리 정해진 회로 패턴의 배열과 일치하도록 LED 구조체(80A)를 정렬할 수 있다(도12b 및 도12c 참조).
도10a 및 도10b는 각각 본 발명의 일 실시예에 채용가능한 LED 칩의 다양한 예를 나타내는 단면도이다.
도10a에 도시된 LED 칩(50A)은, 광투과성 기판(51)과, 상기 광투과성 기판(51) 상에 배치된 반도체 에피택셜(55)를 포함할 수 있다.
상기 광투과성 기판(51)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(51)은 절연성 기판 외에도 광투과성을 보장할 수 있는 도전성 또는 반도체 기판일 수 있다.
상기 반도체 에피택셜(55)은 상기 광투광성 기판(51) 상에 순차적으로 배치된 제1 도전형 반도체층(55a), 활성층(55b) 및 제2 도전형 반도체층(55c)을 포함할 수 있다. 각 층의 구성은 도3a의 설명을 참조할 수 있다.
상기 제1 및 제2 전극(58a,58b)은, 동일한 면(제1 면)에 위치하도록, 상기 제1 도전형 반도체층(55a)의 메사 에칭된 영역과 상기 제2 도전형 반도체층(55c)에 각각 배치될 수 있다. 예를 들어, 상기 제1 전극(58a)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다. 상기 제2 전극(58b)은 반사성 금속으로 형성될 수 있다. 예를 들어, 상기 제2 전극(58b)은 Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 각 제1 및 제2 전극(58a,58b) 상에는 각각 제1 및 제2 전기 연결 도체(59a,59b)를 포함할 수 있다. 제1 및 제2 전기 연결 도체(59a,59b)는 솔더와 같은 도전성 범프를 포함할 수 있으며, 예를 들어 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
도10b에 도시된 LED 칩(50B)은 광투과성 기판(51)의 일면에 배치된 반도체 에피택셜(55)을 포함한다. 상기 반도체 에피택셜(55)는 제1 도전형 반도체층(55a), 활성층(55b) 및 제2 도전형 반도체층(55c)을 포함할 수 있다.
상기 LED 칩(50B)은 상기 제1 및 제2 도전형 반도체층(55a,55c)에 각각 접속된 제1 및 제2 전극(E1,E2)을 포함한다. 상기 제1 전극(E1)은 제2 도전형 반도체층(55c) 및 활성층(55b)을 관통하여 제1 도전형 반도체층(55a)과 접속된 도전성 비아와 같은 연결 전극(57a)과, 상기 연결 전극(57a)에 연결된 제1 전극 패드(58a)를 포함할 수 있다.
상기 연결 전극(57a)은 절연부(53)에 의하여 둘러싸여 활성층(55b) 및 제2 도전형 반도체층(55c)과 전기적으로 분리될 수 있다. 상기 연결 전극(57a)은 반도체 에피택셜(55)이 식각된 영역에 배치될 수 있다. 상기 연결 전극(57a)은 접촉 저항이 낮아지도록 개수, 형상, 피치 또는 제1 도전형 반도체층(55a)과의 접촉 면적 등을 적절히 설계할 수 있다. 또한, 연결 전극(57a)은 반도체 적층체(55) 상에 행과 열을 이루도록 배열됨으로써 전류 흐름을 개선시킬 수 있다. 상기 제2 전극(E2)은 제2 도전형 반도체층(55c) 상의 오믹 콘택층(57b) 및 제2 전극 패드(58b)를 포함할 수 있다. 제1 및 제2 전극 패드(58a,58b) 상에 제1 및 제2 전기 연결 도체(59a,59b)가 제공될 수 있다. 각 구성의 물질은 도10a의 설명을 참조할 수 있다.
도11a 및 도11b는 각각 본 발명의 일 실시예에 채용가능한 LED 구조체의 일 예를 나타내는 평면도 및 단면도이다.
도11a 및 도11b을 참조하면, 본 실시예에 따른 LED 구조체(80B)는 플립칩 구조의 LED 칩(50A)과, 다각기둥의 폴리머 확장부(60B)를 갖는다.
또한, 폴리머 확장부(60B)는 좌우 비대칭구조, 즉 평면과 단면이 사다리꼴인 형상을 갖는다. 특히 전극 배열 방향으로 따라 폴리머 확장부(60A)의 마주하는 양 측면(SP1,SP2)이 다른 크기를 갖는다. 따라서, 도10a 및 도10b에 도시된 예와 유사하게, 서브 픽셀의 오목 구조도 폴리머 확장부(60B)의 형상과 크기에 대응되도록 설계함으로써 LED 칩(50A)의 전극(59a,59b)의 배열이 미리 정해진 회로 패턴의 배열과 일치하도록 LED 구조체(80B)를 정렬할 수 있다.
도12a 내지 도12e는 본 발명의 일 실시예에 따른 LED 칩의 전사방법을 설명하기 위한 공정별 단면도이며, 도10a 및 도10b에 도시된 LED 구조체(80A)를 이용하는 예를 도시한다.
우선, 도12a를 참조하면, 제1 및 제2 회로 패턴(115a,115b)이 형성된 기판(110)을 마련한다.
본 공정은 디스플레이 제조방법으로도 이해될 수 있으나, 이에 한정되지 않고 다른 조명 장치의 제조공정을 위한 마이크로 LED 칩의 전사기술로 이해될 수 있다. 본 실시예에 채용된 기판(110)은 TFT 기판과 같은 디스플레이 패널 뿐만 아니라 조명장치 등을 위한 회로 기판으로 이해될 수 있다.
이어, 도12b를 참조하면, 기판(110) 상에 원하는 실장영역(C)을 정의하는 격벽 구조물(120)을 형성한다.
본 실시예에 채용된 격벽 구조물(120)은 LED 구조체(80A)를 수용하기 위한 오목부(C)를 제공한다. 이러한 오목부(C)는 LED 구조체(80A)의 평면 형상에 대응되는 구조를 갖는다.
다음으로, 도12c를 참조하면, 실장영역(C)에 LED 구조체(80A)를 정렬한다.
본 정렬 과정에서, 폴리머 확장부(60A)의 절단면(CP)에 의해 LED 구조체(80A)는 특정 방향으로만 오목부(C)에 수용되며, 그 방향으로 정렬된 LED 구조체(80A)는 제1 및 제2 전기 연결 도체(59a,59b)가 제1 및 제2 회로 패턴(115a,115b) 상에 각각 배치될 수 있다. 이러한 정렬 과정은 앞선 실시예들에서 설명된 다양한 정렬 방식 중 하나 또는 2이상의 조합으로 구현될 수 있다.
이어, 도12d를 참조하면, 마이크로 LED 칩(50A)으로부터 폴리머 확장부(60A)를 제거한다.
본 폴리머 확장부(60A)를 제거하는 공정은 전체 실장영역(C)에 배치된 LED 구조체(80A)에 대해서 일률적으로 수행될 수 있다. 이 과정에서, 마이크로 LED 칩(50A)만이 잔류하여 실장영역에 배치되고 마이크로 LED 칩(50A)의 제1 및 제2 전기 연결 도체(59a,59b)는 각각 제1 및 제2 회로 패턴(115a,115b) 상에 배치될 수 있다. 본 공정은 적정한 온도로 가열함으로써 수행될 수 있다.
다음으로, 도12e를 참조하면, 마이크로 LED 칩(50A)의 제1 및 제2 전극(58a,58b)이 제1 및 제2 전기 연결 도체(59a',59b')를 이용하여 제1 및 제2 회로패턴(115a,115b)과 각각 본딩한다.
본 공정은 앞선 폴리머 확장부 제거공정과 유사하게 전체 LED 칩(50A)에 대해서 일률적으로 수행될 수 있다. 본 공정에서 마이크로 LED 칩(50)의 제1 및 제2 전기 연결 도체(59a',59b')를 리플로우공정으로 용융시켜 각각 제1 및 제2 회로 패턴(115a,115b) 상에 접합시킬 수 있다. 본 리플로우공정은 폴리머 확장부(60A)를 제거하는 공정과 동시에 또는 연속적으로 수행할 수도 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (13)

  1. 각각, LED 칩과 상기 LED 칩에 적용된 폴리머 확장부를 갖는 복수의 LED 구조체를 마련하는 단계;
    디스플레이 패널의 원하는 영역들에 상기 복수의 LED 구조체를 각각 정렬하는 단계; 및
    상기 복수의 LED 구조체를 정렬하는 단계 후에, 상기 복수의 LED 구조체로부터 상기 폴리머 확장부를 제거하는 단계;를 포함하는 LED 디스플레이 장치 제조방법.
  2. 제1항에 있어서,
    상기 폴리머 확장부는 상기 LED 칩의 표면들 중 전극이 형성된 면이 노출되도록 상기 LED 칩을 둘러싸는 LED 디스플레이 장치 제조방법.
  3. 제2항에 있어서,
    상기 원하는 영역들에는 각각 회로 패턴이 배치되며,
    상기 복수의 LED 구조체를 정렬하는 단계는, 상기 회로 패턴에 상기 노출된 전극이 위치하도록 상기 복수의 LED 구조체를 정렬하는 단계를 포함하는 LED 디스플레이 장치 제조방법.
  4. 제3항에 있어서,
    상기 전극 및 상기 회로 패턴 중 적어도 하나의 표면에는 전극 연결 도체가 배치되며,
    상기 폴리머 확장부를 제거하는 단계 후에, 상기 전극이 상기 회로 패턴에 연결되도록 상기 전극 연결 도체를 용융하는 단계를 더 포함하는 LED 디스플레이 장치 제조방법.
  5. 제3항에 있어서,
    상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 LED 칩의 전극이 상기 회로 패턴 상에 정렬되도록 상기 LED 칩의 전극과 상기 회로 패턴 중 적어도 하나는 자성을 갖는 LED 디스플레이 장치 제조방법.
  6. 제1항에 있어서,
    상기 원하는 영역들은, 상기 복수의 LED 구조체를 정렬하기 위한 오목 구조를 갖는 LED 디스플레이 장치 제조방법.
  7. 제1항에 있어서,
    상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 LED 구조체가 상기 원하는 영역들에 각각 정렬되도록 상기 폴리머 확장부 및 상기 원하는 영역들은 자기정렬 모노머(self-assembly monomer)가 적용되는 LED 디스플레이 장치 제조방법.
  8. 제1항에 있어서,
    상기 복수의 LED 구조체를 형성하는 단계 후에, 상기 복수의 LED 구조체가 함유된 용매를 마련하는 단계를 더 포함하며,
    상기 복수의 LED 구조체를 정렬하는 단계는, 젯팅(jetting) 방식을 이용하여 상기 용매와 함께 복수의 LED 구조체를 정렬하는 단계를 포함하는 LED 디스플레이 장치 제조방법.
  9. 제1항에 있어서,
    상기 복수의 LED 구조체를 정렬하는 단계는, 상기 원하는 영역들이 개방된 시브(sieve)를 이용하여 수행되는 LED 디스플레이 장치 제조방법.
  10. 제1항에 있어서,
    상기 폴리머 확장부는 구형상을 가지며, 상기 LED 칩의 길이보다 큰 직경을 갖는 LED 디스플레이 장치 제조방법.
  11. 제1항에 있어서,
    상기 폴리머 확장부는 비구형상을 가지며,
    상기 복수의 LED 구조체를 정렬하는 단계에서, 상기 원하는 영역들은 각각 상기 복수의 LED 구조체가 정렬되도록 상기 비구형상에 수용하기 위한 오목 구조를 갖는 LED 디스플레이 장치 제조방법.
  12. 제1항에 있어서,
    상기 폴리머 확장부는 300℃ 이하의 온도에서 하소 가능한 폴리머를 포함하며, 상기 폴리머 확장부를 제거하는 단계는 상기 하소 가능한 온도로 가열하는 단계를 포함하는 LED 디스플레이 장치 제조방법.
  13. 적어도 일 면에 전극을 갖는 LED 칩과, 전극이 형성된 면이 노출되도록 상기 LED 칩을 둘러싸는 3차원 구조를 갖는 폴리머 확장부를 포함하는 LED 구조체를 마련하는 단계;
    회로 패턴이 형성된 실장 영역에 상기 LED 구조체를 정렬하는 단계 - 상기 LED 칩의 전극이 상기 회로 패턴 상에 배치됨 -; 및
    상기 LED 구조체를 정렬하는 단계 후에, 상기 폴리머 확장부가 하소되도록 상기 LED 구조체를 가열하는 단계;를 포함하는 LED 칩 전사방법.
KR1020170146654A 2017-11-06 2017-11-06 Led 디스플레이 장치 제조방법 KR101961834B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170146654A KR101961834B1 (ko) 2017-11-06 2017-11-06 Led 디스플레이 장치 제조방법
PCT/KR2018/013019 WO2019088660A1 (ko) 2017-11-06 2018-10-30 Led 디스플레이 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146654A KR101961834B1 (ko) 2017-11-06 2017-11-06 Led 디스플레이 장치 제조방법

Publications (1)

Publication Number Publication Date
KR101961834B1 true KR101961834B1 (ko) 2019-03-26

Family

ID=65949860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146654A KR101961834B1 (ko) 2017-11-06 2017-11-06 Led 디스플레이 장치 제조방법

Country Status (2)

Country Link
KR (1) KR101961834B1 (ko)
WO (1) WO2019088660A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626530B2 (en) 2020-07-27 2023-04-11 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diodes
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707787B (zh) * 2020-05-22 2023-07-18 重庆康佳光电技术研究院有限公司 球形倒装微型led及其制造方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026957A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466304B (zh) * 2006-07-07 2014-12-21 Energy Related Devices Inc 與球形光伏特電池彈性耦合的微型集中器
TWI528604B (zh) * 2009-09-15 2016-04-01 無限科技全球公司 發光、光伏或其它電子裝置及系統
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026957A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
US11626530B2 (en) 2020-07-27 2023-04-11 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diodes
US11888085B2 (en) 2020-07-27 2024-01-30 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diodes

Also Published As

Publication number Publication date
WO2019088660A1 (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
US10749083B2 (en) Method for encapsulating emissive elements for fluidic assembly
CN107833954A (zh) 具有表面贴装发光元件的显示器
US10607515B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
JP2019534565A (ja) 窒化インジウムガリウム赤色発光ダイオード、および、その製造方法
KR101961834B1 (ko) Led 디스플레이 장치 제조방법
US20200303592A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
JP2009302542A (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
CN108922899A (zh) 像素阵列基板及其驱动方法
US11842987B2 (en) LED display panel, LED display apparatus having the same and method of fabricating the same
CN213878148U (zh) 显示面板及显示装置
US7471040B2 (en) Mixed-color light emitting diode apparatus, and method for making same
CN111462651B (zh) 用于表面贴装微型led流体组装的发光显示基板及制备方法
EP3731274A1 (en) Display apparatus using semiconductor light-emitting device and manufacturing method therefor
CN212934611U (zh) 显示装置
US11411138B2 (en) Display device using semiconductor light emitting device surrounded by conductive electrode and method for manufacturing the same
US20220320365A1 (en) Inkjet printing device, method for aligning bipolar element, and method for manufacturing display device
CN113594194A (zh) 一种堆叠结构、显示屏及显示装置
US20220278082A1 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
TWI747327B (zh) 製造微發光二極體顯示器的系統與方法
US20230057601A1 (en) Fluidic Assembly Encapsulating Light Emitting Diodes
KR20200131910A (ko) 평면 접합면들을 갖는 led 백플레인 및 그 제조 방법
KR20210045643A (ko) 확장 패드를 갖는 led 서브 픽셀 csp
KR20210011631A (ko) 확장형 전극패드를 갖는 픽셀 csp 제조방법 및 그 방법에 의해 제조되는 픽셀 csp
TWI756858B (zh) 製造微發光二極體顯示器的系統與方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant