CN1835227B - 半导体封装 - Google Patents
半导体封装 Download PDFInfo
- Publication number
- CN1835227B CN1835227B CN2006100024552A CN200610002455A CN1835227B CN 1835227 B CN1835227 B CN 1835227B CN 2006100024552 A CN2006100024552 A CN 2006100024552A CN 200610002455 A CN200610002455 A CN 200610002455A CN 1835227 B CN1835227 B CN 1835227B
- Authority
- CN
- China
- Prior art keywords
- chip
- sensor chip
- base plate
- signal processing
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000004308 accommodation Effects 0.000 claims abstract description 17
- 238000009434 installation Methods 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims description 43
- 230000001133 acceleration Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009940 knitting Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N Acrylic acid Chemical class OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
- G01D11/24—Housings ; Casings for instruments
- G01D11/245—Housings for sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
Abstract
本发明提供一种减小容纳传感器芯片的半导体封装的厚度、同时减少半导体封装的外壳的底板的变形的半导体封装。该半导体封装具有底板、侧壁以及传感器芯片，其中，侧壁形成在底板的边缘部分上，传感器芯片被容纳于由侧壁所包围起来的芯片容纳空间内；其特征在于：在底板上，设置有安装传感器芯片的芯片设置孔。
Description
技术领域
本发明涉及一种半导体封装，包括将具有用于支撑质量块部分的弹性部分的半导体加速度传感器等的传感器芯片等密封在芯片容纳空间中的外壳。
背景技术
现有的半导体封装，将作为有支撑质量块的弹性部分的半导体加速度传感器的传感器芯片与信号处理芯片在同一平面上并排放置在由底板及在其边缘部分形成的侧壁所组成的树脂外壳的底板的上表面上；传感器芯片与信号处理芯片以及引线框之间用导线连接；把树脂盖粘着在树脂外壳上将传感器芯片以及信号处理芯片密封在芯片容纳空间内的同时，在树脂外壳的底板的边缘部分将引线框的末端弯曲下来，在树脂外壳的底板的背面形成外部端子(例如，参照专利文件特开平9-89925号公告第2页第0002段和第3页第0009段以及图1)。
但是，上述的现有的技术中存在着这样的问题：由于将传感器芯片和信号处理芯片并排放置在外壳的底板的上表面的同一平面上、并将其用树脂盖密封，所以底板的厚度、芯片容纳空间的高度与树脂盖的顶板的厚度决定了半导体封装的厚度；如果按照近年来对半导体封装的小型化、特别是对半导体封装的薄型化的要求而使外壳的底板变薄，就会使外壳的底板的刚性变弱，易于因热和外力等而变形，从而在具有支撑质量块的弹性部分的半导体加速度传感器的弹性部分中产生变形，而对传感器芯片的特征值产生影响。
在半导体加速度传感器的情况下，有以下问题：为了提高加速度测试的灵敏度，质量块部分必须具有规定的重量，与其他的半导体芯片相比难以使其厚度变薄，所以芯片容纳空间的高度是由作为半导体加速度传感器的传感器芯片的厚度所决定的，从而难以使半导体封装薄型化。
发明内容
本发明是为了解决上述的问题而提出的，其目的在于提供一种减少容纳传感器芯片的半导体封装的厚度的手段。
本发明的另一个目的是提供一种减少容纳传感器芯片的半导体封装的外壳的底板变形的半导体封装。
为了解决上述的问题，本发明的特征在于，在具有底板、形成在该底板的边缘部分的侧壁、和容纳于由该侧壁围起来的芯片容纳空间中的传感器芯片的半导体封装的上述底板上，设置有安装上述传感器芯片的芯片设置孔。
另外，本发明的特征还在于，在具有底板、形成在该底板的边缘部分的侧壁、和容纳于由该侧壁围起来的芯片容纳空间中的传感器芯片的半导体封装中，在上述底板上设置有安装上述传感器芯片的芯片设置区域；在上述底板的背面上除了传感器芯片设置区域的底板的背面之外的区域上，设置有传递与外部之间的收发信号的外部端子。
这样，本发明可以得到如下的效果：通过将传感器芯片设置在底板的上表面上的芯片设置孔中，可以保持传感器芯片的厚度不变并减小半导体封装的厚度；同时利用芯片设置孔以外区域的较厚的底板，可以确保半导体封装的底板的刚性并减少薄型化的半导体封装的底板的变形。
另外，还可以获得如下效果：利用把形成在底板的上表面的外部端子形成在除了传感器芯片设置区域的背面之外的区域中，即使把底板做得较薄，在与安装基板软钎焊之后，从安装基板传来的各种外力也不会直接传到传感器芯片，从而能够减少传感器芯片设置区域的底板的变形，防止外力对传感器芯片的影响。
附图说明
图1是实施例1的半导体封装的剖面图。
图2是实施例1的半导体封装的顶视图。
图3是沿图2的B-B线的剖面图。
图4是实施例1的半导体封装的仰视图。
图5是表示实施例1的传感器芯片的设置状态的透视图。
图6是说明实施例1的传感器芯片的其他的结合层的形成例的图。
图7是实施例2的半导体封装的顶视图。
图8是沿图7的C-C线的剖面图。
图9是实施例2的半导体封装的仰视图。
具体实施方式
以下，参照附图，对按照本发明的半导体封装的实施例进行说明。
实施例1
图1是实施例1的半导体封装的剖面图，图2是实施例1的半导体封装的顶视图，图3是沿图2的B-B线的剖面图，图4是实施例1的半导体封装的仰视图，图5是表示实施例1的传感器芯片的设置状态的透视图。
另外，图2是图1在卸下的密封盖的状态下的顶视图；图1是沿图2的A-A剖面线所截取的剖面图。
在图1、图2、图3中，1是半导体封装。2是用陶瓷等材料制成的外壳，该外壳由接合底板3和侧壁4构成，其中，在底板3的上表面3a上设有作为安装后述的传感器芯片5的区域的传感器芯片设置区域和安装后述的信号处理芯片9的区域的信号处理芯片设置区域，侧壁4在该表面3a的边缘部分上形成为框状；由底板3上的侧壁4所包围起来的内侧空间将传感器芯片5等密封来起到容纳芯片的容纳空间6的作用。
传感器芯片5安装在如图5所示的芯片设置孔7的底面的传感器芯片设置区域中；在其上表面上形成有传感器芯片5的内部电路；在传感器芯片5的上表面上形成有多个与该内部电路的规定的部位电连接的焊盘8。所述芯片设置孔7形成在外壳2的芯片容纳空间6的底板3的表面3a上、有与传感器芯片5大致相等的开口，是可以插入传感器芯片5的矩形的盲孔。
信号处理芯片9是安装在底板3的表面3a的信号处理芯片设置区域内、用于处理传感器芯片5的信号的半导体芯片，在其上表面上形成有多个与信号处理芯片9的内部电路的规定的部位电连接的焊盘10。
另外，在信号处理芯片9的上表面上层叠有信号处理芯片9在信号处理时所使用的、用于存储传感器芯片5的输出的修正值的存储器芯片11；在存储器芯片11的上表面上形成有多个与该存储电路的规定部位电连接的焊盘12。
本实施例的传感器芯片5是半导体加速度传感器，其厚度为500μm左右。底板3的厚度为200μm左右，形成在其上表面3a上的芯片设置孔7的深度为50～100μm左右。另外，信号处理芯片9以及存储器芯片11的厚度分别为150μm左右。
13是端子形成板，是设置在外壳2的底板3的上表面3a上的侧壁4在底板3一侧的框状构件，其在芯片容纳空间6两侧的部位向容纳空间6侧突出，在其上形成有内部端子14。
利用导线15将内部端子14与传感器芯片5的焊盘8和信号处理芯片9的焊盘10等电连接，该导线15是由金或镍、钨等导电金属所形成的细导线。
另外，传感器芯片5的焊盘8和信号处理芯片9的焊盘10之间，以及存储器芯片11的焊盘12与信号处理芯片9的焊盘10之间，也通过导线15进行电连接。
16是接合层，是将环氧系、有机硅系以及丙烯酸系等高粘度的粘接剂的芯片粘合剂涂覆在设置于外壳2的底板3上的芯片设置孔7的底面上、并将传感器芯片5的背面紧贴在其上后使粘合剂硬化而形成的，用于将传感器芯片5结合并固定在外壳2的底板3的芯片设置孔7上。
17是密封盖，是由陶瓷材料或金属材料形成的；该密封盖以对着传感器芯片5的上表面覆盖芯片容纳空间6的开口部分的方式结合在外壳2的侧壁4的上部端面上。
上述的结合是在侧壁4的上部端面上涂覆粘合剂或者银膏等的糊剂并使之紧密接合之后，使粘合剂或糊剂固化并结合。
图4中的19是外部端子，是形成在外壳2的底板3的背面3b上、用于传递在外壳2的内部与内部端子14电连接的半导体封装1与外部之间的信号的收发的连接端子，其通过焊料等与具有未图示的外部电路的安装基板的布线端子直接连接。据此，外部电路与传感器芯片5和信号处理芯片9的内部电路之间通过外部端子19、内部端子14、导线15、焊盘8、焊盘10而电连接。
本实施例的传感器芯片5是按如下方式设置在外壳2的底板3的芯片设置孔7的底面上的：在设置于外壳2的底板3的上表面3a的芯片设置孔7的底面上的传感器芯片设置区域内涂覆芯片粘合剂，将传感器芯片5插入芯片设置孔7中并使其背面隔着管芯粘合剂紧贴在芯片设置孔7的底面上后、通过使芯片粘合剂固化而形成的接合层16将传感器芯片5粘合到芯片设置孔7的底面上。
另外，信号处理芯片9是通过涂覆在底板3的上表面3a的信号处理芯片设置区域中的芯片粘合剂而结合的；在其上面，存储器芯片11通过管芯粘合剂与之接合。据此，将层叠着存储器芯片11的信号处理芯片9安装在外壳2的底板3的表面3a上。
通过引线键合等方式用导线15将如此设置的传感器芯片5的焊盘8与信号处理芯片9的焊盘10之间、传感器芯片的焊盘8以及信号处理芯片9的焊盘10与内部端子14之间、以及存储器芯片11的焊盘12与信号处理芯片9的焊盘10之间电连接；然后，将密封盖17结合在外壳2的侧壁4的上部端面上以将芯片容纳空间6的上部开口密封起来。
据此，制成在被密封的芯片容纳空间6中容纳了传感器芯片5、信号处理芯片9以及存储器芯片11的本实施例的半导体封装1。
如上所述，在本实施例中，通过将传感器芯片设置在外壳底板的上表面上所设置的芯片设置孔内，可以保持传感器芯片的厚度不变而减少半导体封装的厚度，同时，利用芯片设置孔以外区域的较厚的底板，能够确保半导体封装的外壳底板的刚性，从而可以减小薄型化了的半导体封装的外壳底板的变形，以防止外力等对传感器芯片的影响。
另外，通过将传感器芯片设置在与其它的信号处理芯片等的半导体芯片相比低一级的位置上，可以使传感器芯片的焊盘高度接近信号处理芯片的焊盘高度，从而可以提高传感器芯片与信号处理芯片的焊盘之间的导线的引线键合的可操作性。
在本实施例中，说明了利用接合层16将传感器芯片5的背面结合在芯片设置孔7底面的传感器芯片设置区域内的方案，但也可以如图6中所示，通过在芯片设置孔7中较多地填充高粘度的芯片粘合剂并将传感器芯片5放置在该芯片粘合剂的上面，使管芯粘合剂挤出到传感器芯片5的侧面与芯片设置孔7的侧面之间、然后使其固化作为形成的厚的接合层16。如此，形成较厚的刚性低的接合层16，可以缓和外力等对传感器芯片5的影响。
实施例2
图7是实施例2的半导体封装的顶视图，图8是沿图7的C-C线的剖面图；图9是实施例2的半导体封装的仰视图。
另外，图7是取下图8的密封盖的状态的顶视图。与上述实施例1相同的部分使用相同的符号，其说明从略。
在图7中，21是对准标记，是为了表示传感器芯片5的安装位置、即传感器芯片设置区域而设置在外壳2的底板3的上表面3a上的、用于检测位置的标记。
本实施例的底板3是以与如图8所示的实施例1的芯片设置孔的底部的厚度大致相同的厚度、即比实施例1的底板3的厚度薄的厚度形成的。
在图9所示的底板3的背面3b上形成的外部端子19与实施例1的图4所示的外部端子19的位置不同，而是以与实施例1相同的数量将外部端子19配置在底板3的背面3b上除了在底板3的上表面3a上设定有传感器芯片设置区域的背面22之外的区域中。
本实施例的传感器芯片5是将芯片粘合剂涂覆在由外壳2的底板3的上表面3a上的对准标记21所规定的传感器芯片设置区域上、使传感器芯片5的背面与底板3的上表面3a隔着管芯粘合剂紧贴之后、通过使芯片粘合剂固化而形成的接合层16而结合在外壳2的底板3的上表面3a上的。
信号处理芯片9、存储器芯片11的设置以及各个芯片的焊盘8、10、12与内部端子14的连接、和密封盖17的结合与上述实施例1相同，因此其说明从略。
据此，制成在被密封的芯片容纳空间6中容纳了传感器芯片5、信号处理芯片9和存储器芯片11、且具有本实施例的较薄的底板3的半导体封装1。
如上所述，在本实施例中，通过把形成在外壳的底板的背面上的外部端子形成在除了传感器芯片设置区域的背面之外的区域内，即使外壳的底板较薄，在与安装基板软钎焊后，从安装基板所传来的各种外力也不会直接传到传感器芯片上，因此可以降低传感器芯片底板的变形，并防止外力对传感器芯片的影响；同时，能够在保持传感器芯片的厚度不变的情况下减小半导体封装的厚度。
另外，当本实施例的外部端子的配置用于实施例1的外壳的底板的背面时，可以进一步减小外力等对实施例1的传感器芯片的影响。即，可以得到减小外力对设置在实施例1以及实施例2的底板的上表面侧上的传感器芯片的影响的效果。
在上述各实施例中说明了在芯片容纳空间内密封了包括传感器芯片、信号处理芯片、存储器芯片3个芯片的方案，但芯片的数目并不限于此，包含传感器芯片的2个或4个及以上的芯片同样也适用于本发明，也可以得到相同的效果。
另外，在上述各实施例中，说明了以半导体加速度传感器作为传感器芯片的例子，但传感器芯片并不限于此，只要是因底板的变形而受到影响的半导体芯片，无论是何种半导体芯片，都同样适用于本发明，可以得到同样的效果。
Claims (14)
1.一种半导体封装，具有底板、侧壁和传感器芯片，其中所述底板包括上表面和背面，所述背面是与该上表面相反一侧的表面，其中，所述侧壁形成在该底板的边缘部分，所述传感器芯片被容纳于由所述侧壁所包围起来的芯片容纳空间内，其特征在于：
在所述上表面设置有安装所述传感器芯片的芯片设置孔和设置信号处理芯片的信号处理芯片设置区域，
在所述芯片设置孔中设置有所述传感器芯片，
所述底板被形成为从所述芯片设置孔的上表面到所述背面的厚度比从设置所述信号处理芯片的上表面到所述背面的厚度薄。
2.如权利要求1所述的半导体封装，其特征在于：
设有电连接所述传感器芯片和所述信号处理芯片的导线。
3.如权利要求1所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
4.如权利要求2所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
5.一种半导体封装，具有包括上表面和背面的底板，其中，所述上表面设置有用于安装传感器芯片的传感器芯片设置区域和用于安装处理所述传感器芯片的信号的信号处理芯片的信号处理芯片设置区域，所述背面是与该上表面相反一侧的表面，其特征在于：
所述底板的、从安装所述传感器芯片设置区域的上表面到所述背面的厚度比从安装所述信号处理芯片的上表面到所述背面的厚度薄。
6.如权利要求5所述的半导体封装，其特征在于，在所述底板背面上除了所述传感器芯片设置区域的背面之外的区域内，设置有传递与外部之间信号的收发的外部端子。
7.如权利要求5或6所述的半导体封装，其特征在于：
设有电连接所述传感器芯片和所述信号处理芯片的导线。
8.如权利要求5或6所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
9.如权利要求7所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
10.一种半导体封装，具有底板和侧壁，其中，所述底板有上表面和背面，该上表面设置有用于安装传感器芯片的传感器芯片设置区域和用于安装处理所述传感器芯片的信号的信号处理芯片的信号处理芯片设置区域，所述背面是与所述上表面相反一侧的表面，所述侧壁形成在该底板的上表面的边缘部分上，并包围所述传感器芯片设置区域和所述信号处理芯片设置区域，其特征在于：
从安装所述传感器芯片设置区域的上表面到所述背面的厚度形成为比从安装所述信号处理芯片的上表面到所述背面的厚度薄；同时，覆盖安装在所述传感器芯片设置区域内的所述传感器芯片和安装在所述信号处理芯片设置区域内的所述信号处理芯片的密封盖被接合在所述侧壁上。
11.如权利要求10所述的半导体封装，其特征在于，在所述底板背面上除了所述传感器芯片设置区域的背面之外的区域内，设置有传递与外部之间信号的收发的外部端子。
12.如权利要求10或11所述的半导体封装，其特征在于：
设有电连接所述传感器芯片和所述信号处理芯片的导线。
13.如权利要求10或11所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
14.如权利要求12所述的半导体封装，其特征在于：
所述传感器芯片是半导体加速度传感器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079766 | 2005-03-18 | ||
| JP2005-079766 | 2005-03-18 | ||
| JP2005079766A JP4859016B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1835227A CN1835227A (zh) | 2006-09-20 |
| CN1835227B true CN1835227B (zh) | 2010-11-10 |
Family
ID=37002910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100024552A Expired - Fee Related CN1835227B (zh) | 2005-03-18 | 2006-01-26 | 半导体封装 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7388287B2 (zh) |
| JP (1) | JP4859016B2 (zh) |
| KR (1) | KR101196694B1 (zh) |
| CN (1) | CN1835227B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI383129B (zh) * | 2008-11-19 | 2013-01-21 | Everlight Electronics Co Ltd | 對立式光編碼器 |
| JP2013030850A (ja) * | 2011-07-26 | 2013-02-07 | Seiko Epson Corp | 振動デバイスおよび電子機器 |
| KR20160068506A (ko) | 2014-12-05 | 2016-06-15 | 삼성전기주식회사 | 센서 패키지 모듈 |
| KR20160100606A (ko) | 2015-02-16 | 2016-08-24 | 삼성전기주식회사 | 센서 패키지 모듈 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5898218A (en) * | 1996-04-26 | 1999-04-27 | Denso Corporation | Structure for mounting electronic components and method for mounting the same |
| US5901046A (en) * | 1996-12-10 | 1999-05-04 | Denso Corporation | Surface mount type package unit and method for manufacturing the same |
| CN1386042A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社村田制作所 | 传感器电路模件及利用所述模件的电子器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132765A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Semiconductor device |
| JP3346118B2 (ja) * | 1995-09-21 | 2002-11-18 | 富士電機株式会社 | 半導体加速度センサ |
| US5763943A (en) * | 1996-01-29 | 1998-06-09 | International Business Machines Corporation | Electronic modules with integral sensor arrays |
| US6559539B2 (en) * | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
| JP2002299492A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2004158604A (ja) * | 2002-11-06 | 2004-06-03 | Sony Corp | 基板の製造方法 |
| JP2004363171A (ja) * | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器 |
| JP4659488B2 (ja) * | 2005-03-02 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-18 JP JP2005079766A patent/JP4859016B2/ja active Active
-
2006
- 2006-01-26 CN CN2006100024552A patent/CN1835227B/zh not_active Expired - Fee Related
- 2006-01-27 KR KR1020060008896A patent/KR101196694B1/ko active IP Right Grant
- 2006-02-10 US US11/350,745 patent/US7388287B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5898218A (en) * | 1996-04-26 | 1999-04-27 | Denso Corporation | Structure for mounting electronic components and method for mounting the same |
| US5901046A (en) * | 1996-12-10 | 1999-05-04 | Denso Corporation | Surface mount type package unit and method for manufacturing the same |
| CN1386042A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社村田制作所 | 传感器电路模件及利用所述模件的电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060101222A (ko) | 2006-09-22 |
| CN1835227A (zh) | 2006-09-20 |
| US20060208181A1 (en) | 2006-09-21 |
| KR101196694B1 (ko) | 2012-11-08 |
| JP4859016B2 (ja) | 2012-01-18 |
| JP2006261560A (ja) | 2006-09-28 |
| US7388287B2 (en) | 2008-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625151A (en) | Silicone oil-filled semiconductor pressure sensor | |
| US6646316B2 (en) | Package structure of an image sensor and packaging | |
| EP3267485B1 (en) | Sensor package structure | |
| US8104356B2 (en) | Pressure sensing device package and manufacturing method thereof | |
| US20020096729A1 (en) | Stacked package structure of image sensor | |
| US8194896B2 (en) | Packaging structure and method of a MEMS microphone | |
| US20140210019A1 (en) | Low-cost package for integrated mems sensors | |
| US20060087018A1 (en) | Multi-chip image sensor module | |
| US20070045873A1 (en) | Semiconductor memory card and method for manufacturing semiconductor memory card | |
| JP2006003277A (ja) | 半導体加速度センサ装置及びその製造方法 | |
| CN106470527B (zh) | 用于形成增强型指纹辨识模块的印刷电路板结构 | |
| US6967395B1 (en) | Mounting for a package containing a chip | |
| EP3267486B1 (en) | Sensor package structure | |
| KR20190009261A (ko) | 오버 언더 센서 패키징을 위한 시스템 및 방법 | |
| CN1835227B (zh) | 半导体封装 | |
| CN102158775B (zh) | 微机电系统麦克风封装结构及其形成方法 | |
| KR20030083306A (ko) | 메모리 카드 | |
| US20040113286A1 (en) | Image sensor package without a frame layer | |
| US20100181636A1 (en) | Optical device, solid-state imaging device, and method of manufacturing optical device | |
| JP2005340415A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2008026183A (ja) | Ｉｃ一体型加速度センサ | |
| CN107438855B (zh) | 指纹芯片封装模组、指纹识别模组和封装方法 | |
| US20040251510A1 (en) | Package structure of an image sensor module | |
| US20020096782A1 (en) | Package structure of an image sensor and method for packaging the same | |
| CN112897451A (zh) | 传感器封装结构及其制作方法和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: OKI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD. Effective date: 20131210 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd. Address before: Tokyo, Japan Patentee before: Oki Semiconductor Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: yokohama Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd. Address before: Tokyo, Japan Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131210 Address after: Tokyo, Japan Patentee after: Oki Semiconductor Co.,Ltd. Address before: Tokyo, Japan Patentee before: Oki Electric Industry Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101110 Termination date: 20170126 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |