JPWO2014175460A1 - 撮像素子実装用基板および撮像装置 - Google Patents

撮像素子実装用基板および撮像装置 Download PDF

Info

Publication number
JPWO2014175460A1
JPWO2014175460A1 JP2015513867A JP2015513867A JPWO2014175460A1 JP WO2014175460 A1 JPWO2014175460 A1 JP WO2014175460A1 JP 2015513867 A JP2015513867 A JP 2015513867A JP 2015513867 A JP2015513867 A JP 2015513867A JP WO2014175460 A1 JPWO2014175460 A1 JP WO2014175460A1
Authority
JP
Japan
Prior art keywords
opening
insulating base
insulating
electronic device
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015513867A
Other languages
English (en)
Other versions
JP6096890B2 (ja
Inventor
周也 久保
周也 久保
航輝 須田
航輝 須田
毅 石間伏
毅 石間伏
伸司 一木
伸司 一木
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2014175460A1 publication Critical patent/JPWO2014175460A1/ja
Application granted granted Critical
Publication of JP6096890B2 publication Critical patent/JP6096890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 電子装置へ入射する光が基体の開口部の周縁部を透過するのを抑制して、受像におけるノイズの低減が可能となる電子素子実装用基板および電子装置を提供する。【解決手段】 絶縁基体２を有する電子素子実装用基板１である。この絶縁基体２は、開口部２ｂと、下面を有しており、平面透視で開口部２ｂと重なるように下面に電子素子１０が配置される。この絶縁基体２の開口部２ｂの周縁部７は、空隙率がその外側の部分よりも低い。電子素子１０へ入射する光が周縁部７を透過するのを抑制できるので、電子素子１０の受像におけるノイズの低減が可能となる。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子が搭載される電子素子実装用基板および電子装置に関するものである。
従来から、ＣＣＤ型またはＣＭＯＳ型等の撮像素子を基板に搭載したデジタルカメラ、光学センサ等に適用される電子装置が知られている。このような電子装置として、主に基板と、撮像素子を有するものが知られている。基板は、中央部に開口部が形成されており、下面に凹部が形成され、平面透視で前記開口部は、凹部の内側に位置している。また、撮像素子は、基板の凹部の底面にフリップチップ実装されている（例えば、特許文献１を参照）。
基板の凹部の底面においては、開口部の周囲に電極パッドが配置され、外周部に外部端子がそれぞれ配置されている。このような電子装置は、例えば、開口部を介して撮像素子の受光部に入力された光（画像）を撮像素子によって電気信号に変換し、電気信号を基板の電極パッドに伝送する。
特開2006−201427号公報
しかしながら、近年、電子装置が小型化しており、基板が薄くなってきているので、電子装置へ入射する光が基板の開口部の周縁部を透過してしまう場合があり、この透過した光が撮像素子で受像され、受像におけるノイズの原因となる可能性があった。
本発明は、上記従来技術の問題点を鑑み案出されたもので、その目的は、電子装置へ入射する光が基板の開口部の周縁部を透過するのを抑制して、その結果、受像におけるノイズの低減が可能となる電子素子実装用基板および電子装置を提供することにある。
本発明の一つの態様による電子素子実装用基板は、下面と、該下面に開口する開口部とを有する絶縁基体と、前記開口部の周囲の前記下面に設けられた電極パッドと、を含み、前記絶縁基体は、前記開口部の周縁部の少なくとも一部が、前記周縁部の外側の部分よりも空隙率が低い。
本発明の一つの態様による電子装置は、上述の電子素子実装用基板と、平面透視で前記開口部と重なるように前記下面側に配置され、前記電極パッドと電気的に接続された電子素子とを備えている。
本発明の一つの態様による電子素子実装用基板によれば、絶縁基体は、開口部の周縁部の少なくとも一部が、周縁部の外側の部分よりも空隙率が低いので、電子素子へ入射する光が絶縁基体の開口部の周縁部を透過するのを抑制できる。その結果、受像におけるノイズの低減が可能となる。
本発明の一つの態様による電子装置によれば、上述の電子素子実装用基板を備えていることによって、受像におけるノイズの低減が可能となる。
（ａ）は、本発明の第１の実施形態における電子素子実装用基板および電子装置を示す透視図であり、（ｂ）は、（ａ）に示された電子装置のＡ−Ａ線における断面を示す断面図である。 図１に示した電子素子実装用基板および電子装置の他の例の断面図である。 本発明の第２の実施形態における電子素子実装用基板および電子装置の断面を示す断面図である。 （ａ）、（ｂ）は、図３に示した電子素子実装用基板および電子装置の他の例を示す断面図である。 （ａ）、（ｂ）は、図３に示した電子素子実装用基板および電子装置の他の例を示す断面図である。 本発明の第３の実施形態における電子素子実装用基板および電子装置の断面を示す断面図である。 （ａ）、（ｂ）は、図６に示した電子素子実装用基板および電子装置の他の例を示す断面図である。 （ａ）、（ｂ）は、図６に示した電子素子実装用基板および電子装置の他の例を示す断面図である。 本発明の実施形態の電子素子実装用基板の製造方法において、セラミックグリーンシート積層体に周縁部となる部位を形成する工程を示す断面図である。 本発明の他の実施形態における電子素子実装用基板および電子装置の断面を示す断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面若しくは下面の語を用いるものとする。
（第１の実施形態）
図１を参照して本発明の第１の実施形態における電子装置２１、及び電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
図１に示す例において、電子素子実装用基板１は、下面と、下面に開口する開口部２ｂとを有する絶縁基体２と、開口部２ｂの周囲の下面に設けられた電極パッド３と、を含み、絶縁基体２は、開口部２ｂの周縁部７の少なくとも一部が、周縁部７の外側の部分よりも空隙率が低い。
図１に示す例では、絶縁基体２は、第１枠体２Ａと第２枠体２Ｂを有している。第１枠体２Ａは、第２枠体２Ｂの上面に設けられている。第１枠体２Ａは、第２枠体２Ｂの貫通孔２ｃより幅の小さい貫通孔を有している。この第１枠体２Ａの貫通孔が前述した開口部２ｂである。
図１に示す例では、絶縁基体２の下面（第１枠体２Ａの下面）であって、開口部２ｂの周囲に電極パッド３が複数設けられている。この電極パッド３が、電子素子１０の各電極と、接続導体１３を介して接続される。
また、絶縁基体２の外周部（第２枠体２Ｂの下面）には外部端子９が設けられている。また、外部端子９は、絶縁基体２の上面もしくは側面に設けられていても良い。外部端子９は例えば、電子装置２１と外部回路基板又は外部装置等と電気的に接続するために設けられる。
図１に示す例では、第２枠体２Ｂの内側面と、第１枠体２Ａの下面とで、凹部２ｄが形成されている。この凹部２ｄに、電子素子１０が配置される。
絶縁基体２の材料としては、例えば、電気絶縁性セラミックス等が使用される。この電気絶縁性セラミックスの例としては、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，又はガラスセラミックス焼結体等が挙げられる。
図１に示す例において、絶縁基体２は、前述した材料から成る略四角形の５層の絶縁層２ａが、上下に積層されて形成されている。絶縁基体２を形成する絶縁層２ａの層数は、図１に示す５層に限定されない。絶縁基体２は、単層で形成されてもよいし、または、２層以上の絶縁層から形成されていても良い。
電極パッド３、外部端子９は、絶縁基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）若しくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
電極パッド３、外部端子９の露出表面に、めっき層が設けられることが好ましい。この構成によれば、電極パッド３、外部端子９の露出表面を保護して酸化を防止できる。また、この構成によれば、電極パッド３と電子素子１０との接続導体１３（金バンプ等）を介した電気的接続、又は外部端子９と外部回路基板との電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させればよい。または、このＮｉめっき層の上面に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
また、図２に示す例のように、絶縁基体２の絶縁層２ａ間に補助層４が設けられていてもよい。この補助層４は、例えば、金属材料、又は絶縁材料から成る。
補助層４が金属材料から成る場合には、例えば、内部導体として機能し、外部端子９と電極パッド３とを電気的に接続させてもよい。この場合、各補助層４は、例えば、補助層４と同様の金属材料から成る貫通導体で互いに導通されていればよい。
補助層４が金属材料から成る場合、この金属材料は、例えば、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）若しくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
補助層４が絶縁材料から成る場合、この絶縁材料は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等から成る。補助層４が絶縁材料から成る場合、補助層４は、絶縁基体２を構成する絶縁層より、上面視における寸法が小さい。
図１に示す例において、絶縁基体２は、開口部２ｂの周縁部７の少なくとも一部が、周縁部７の外側の部分よりも空隙率が低い。このような構成とすることによって、例えば絶縁基体２が絶縁性セラミック基体であった場合、周縁部７において、光を透過する部位である空隙が少ないため、光が透過する可能性を低減できる。これは、セラミック粒子間の複数の空隙が、Ｚ軸方向において重なる割合を減らすことが可能となるからである。よって、光が周縁部７を透過することを低減できるので、受光におけるノイズの低減を図ることができる。
一般的に、絶縁基体２が絶縁性セラミック基体である場合、絶縁基体２の内部の粒子間には空隙が発生する。そのため、絶縁基体２が薄型化されると、絶縁基体２の上面から下面までの距離が短くなり、空隙同士が上面視において重なり光が絶縁基体２の空隙を介して透過することが懸念されていた。特に、電子素子１０の受光面が周縁部７に近接している場合には、周縁部７を透過する光が受光面で受光される問題が懸念されていた。上記構成によれば、このような周縁部７を透過する余分な光の受光を低減することができる。
なお、絶縁基体２の開口の周縁部７とは、開口の周囲に設けた電極パッド３よりも内側の部分と解釈してもよい。
また、絶縁基体２の空隙率は、絶縁体の各箇所を切断し、切断面を例えばＳＥＭ（scanning electron microscope；走査型電子顕微鏡）を用いて観察した場合の、単位面積に占める空隙の面積の割合とすればよい。絶縁基体２において空隙率が低くなっている部分は、言い換えると、絶縁基体２を構成する絶縁体の割合が大きい、すなわち絶縁体の密度が大きくなっている。
周縁部７の空隙率は、例えば、約５％以下である。約５％以下であれば、空隙率が小さいので、光透過を十分防ぐことができる。
周縁部７の外側の部分の空隙率は、約１３％以下である。約１３％以下であれば、空隙率が高過ぎて強度が低下することを防ぐことができる。
また、例えば、周縁部７の空隙率は、周縁部７の外側の部分の空隙率の７０％程度以下であることが好ましい。例えば、周縁部７の外側の部分が１０％である場合、周縁部７の空隙率は、７％以下であることが好ましい。この場合、周縁部７の粒子間の空隙をより効率的に低減させることができる為、電子素子１０の受光部に絶縁基体２の周縁部７を透過する光が到達するのを抑制することができる。
周縁部７の外側の部分の空隙率が、周縁部７の空隙率より高くなっている理由は、絶縁基体２全体の空隙率を低下させることは一般的に困難だからである。例えば、絶縁基体２全体の空隙率を低下させるには、特殊な材料を調整したり、特殊な工法を用いたりする必要があり、費用がかかりやすい。また、後述する製造方法でも説明するが、空隙率を低下させるには、大きな圧力をかける必要がある。よって、このような大きい圧力を周縁部７の外側の部分に負荷すると、当該部分に形成した内部導体を断線させてしまう可能性が高まりやすい。従って、周縁部７の空隙率だけを、周縁部７の外側の部分より低下させている。
また、周縁部７の空隙率が低い部分が、開口部２ｂを囲むように設けられていることが好ましい。これにより、空隙率が低い部分が、開口部２ｂの周囲の一部のみに設けられている場合と比較して、光が周縁部７を透過することを更に抑制することができる。
また、電子素子１０と絶縁基体２の下面とを、アンダーフィルで接着させることが好ましい。これにより、電極パッド３との接続部が保護されるとともに、電子素子１０の受光部に光が入ることを防止できる。このアンダーフィルは、例えば、エポキシ樹脂等から成る。
また、絶縁基体２は黒色であることが好ましい。絶縁基体２が黒色であることで、絶縁基体２が絶縁性セラミックスから成る場合、上述した光の透過を低減させる効果と、さらに絶縁基体２が光を吸収し透過させにくくすることができる。よって、例えば電子素子１０が撮像素子である場合、より受像におけるノイズの低減が可能となる。
なお、絶縁基体２の色は、分光光度計などの色彩計によって測定される。黒色とは、L*a*b*表色系において、明度（L*）を０〜５０であると解釈してもよい。
次に、図１を用いて、電子装置２１について説明する。図１に示す例において、電子装置２１は電子素子実装用基板１と、平面透視で開口部２ｂと重なるように下面側に配置され、電極パッド３と電気的に接続された電子素子１０と、を有している。
電子素子１０は、例えば、ＣＣＤ型又はＣＭＯＳ型等の撮像素子などが用いられる。図１に示す例においては、電子素子１０は平面透視で開口と重なるように凹部２ｄに配置されている。電子素子１０は複数の電極を有しており、各電極は、金バンプ等の接続導体１３により絶縁基体２の下面に形成された複数の電極パッド３のそれぞれに電気的に接続されている。すなわち、電子素子１０は電極パッド３にフリップチップ実装されている。
なお、接続導体１３は、金バンプ以外にも、例えば、はんだ、または、導電性樹脂（異方性導電樹脂）等が用いられる。
蓋体１２は、例えば、ガラス材料から成る平板であっても良い。また、蓋体１２は、例えば、平板状の光学フィルタであってもよい。また、蓋体１２は、例えば、熱硬化性樹脂又は低融点ガラス等の接着剤（図示せず）により、絶縁基体２の上面に接合される。
次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、絶縁基体２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である絶縁基体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部端子９となる部分に金属ペーストを塗布する。この金属ペーストは、絶縁基体２となるセラミックグリーンシートと同時に焼成することによって、電極パッド３、外部端子９等が形成される。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
なお、補助層４を設ける場合も、同様の方法を用いればよい。例えば、補助層４が、金属材料から成る場合には、上述と同様の金属ペーストを、絶縁基体２となるセラミックグリーンシートに塗布すればよい。
また、補助層４が、絶縁材料から成る場合には、この絶縁材料から成るペーストを、絶縁基体２となるセラミックグリーンシートに塗布すればよい。
（３）次に、前述のグリーンシートを金型等によって加工する。この工程において、グリーンシートの中央部に、開口部２ｂ又は貫通孔２ｃ用の貫通孔を形成する。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより絶縁基体２となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、開口部２ｂを有するセラミックグリーンシート積層体（第１枠体２Ａ）、および貫通孔２ｃを有するセラミックグリーンシート積層体（第２枠体２Ｂ）を別個に作製した後に、両者を積層して加圧することにより、絶縁基体２となるグリーンシート積層体を作製しても良い。
また、その際、第１枠体２Ａとなるグリーンシート積層体、および第２枠体２Ｂとなるグリーンシート積層体の表面に配線導体を露出させておき、両積層体を積層して加圧することで、それぞれの配線導体を電気的に接続させても良い。
この工程では、第１枠体２Ａとなるグリーンシート積層体２２を形成する際は、図９に示す例のような押し部材（金型）を用いる。この上側押し部材と下側押し部材とで、積層体２２がプレスされて形成される。
下側押し部材の上面には、凸部が設けられている。プレス時は、この凸部で、積層体２２の周縁部７が押圧される。よって、周縁部７には、外側の部分より大きな押圧力がかかる。従って、周縁部７の少なくとも一部が、周縁部７の外側の部分よりも空隙率が低くなる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、絶縁基体２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、電極パッド３、外部端子９となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の絶縁基体２に分断する。この分断においては、絶縁基体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により絶縁基体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
上記（１）〜（６）の工程によって、電子素子実装用基板１が得られる。
（４）の工程において、押し部材の凸部で押圧する部位は、電極パッド３となるペーストの内側とすることが好ましい。これによって、電極パッド３、補助層４、外部端子９となるペーストに変形、断線が発生する可能性を低減することができる。
また、（４）の工程においては、図９に示すように、上側押し部材の下面が、水平な面であることが好ましい。この場合には、積層体２２の上面は、水平な面で押圧される。よって、電子素子実装用基板１の上面が水平となり、例えば赤外線カットフィルタやガラスの蓋体１２等を、電子素子実装用基板１の上面に実装する際に傾きがなく実装することができる。よって、傾きによる光の屈折を抑えることが可能となりよりノイズの少ない画像を得ることが可能となる。
このようにして形成された電子素子実装用基板１に電子素子１０を実装し、電子装置２１を作製することができる。
(第２の実施形態)
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図３〜図５を参照しつつ説明する。なお、図３〜図５の電子装置２１は蓋体１２を省略している。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、補助層４の内縁の位置である。なお、本実施形態でも、第１の実施形態と同様、絶縁基体２の開口部２ｂの周縁部７は、空隙率がその外側の部分よりも低い。
図３に示す例では、絶縁基体２は、複数の絶縁層２ａからなり、絶縁基体２の絶縁層２ａ間には、補助層４が設けられており、少なくとも１つの補助層４の一部は、周縁部７に位置している。この構成により、絶縁基体２の開口部２ｂの周縁部７を透過しようとする光を、一部が周縁部７に位置する補助層４によって遮断することが可能となる。また、このような補助層４を設けることで、上面視において周縁部７の空隙が重なる確率を低減させることができる。そのため、前述した光の透過の抑制をより高めることができる。従って、電子素子１０に余分な光が入射することを抑制できる。
図３に示す例では、２層の補助層４が絶縁基体２の層２ａ間に配置されている。また、そのうち、下方側の補助層４の内縁が、周縁部７に位置している。
補助層４は、金属材料から成ることが好ましい。この場合には、光が絶縁基体２の内部を透過することをより効果的に低減させることができる。これは、絶縁層２ａが電気絶縁性セラミックから成る場合、電気絶縁性セラミックスは光の透過率の高いガラス成分等を多く含んでいる場合があり、このような絶縁基体２と比較して金属材料は、より効果的に光を遮断できるからである。
なお、補助層４は空隙率が小さい方が好ましい。これにより、周縁部７を透過しようとする光を、より遮断することができる。
また、図４に示す例のように、複数の絶縁層２ａ間に、補助層４がそれぞれ設けられており、最も上方に位置する補助層４は、他の補助層４よりも開口部２ｂからの距離が短いことが好ましい。これにより、より広角にわたって、周縁部７を透過しようとする光を、補助層４によって防ぐことが可能となる。
図４（ａ）に示す例においては、絶縁基体２の２つの絶縁層２ａ間に、それぞれ補助層４が設けられている。図４（ｂ）に示す例においては、絶縁基体２の３つの絶縁層２ａ間に、それぞれ補助層４が設けられている。図４に示す例のように、第１枠体２Ａの複数の絶縁層間の全てに補助層４が設けられている場合には、光の透過を防ぐ効果が向上するので好ましい。
また、図５に示す例のように、少なくとも１つの補助層４の一部は、開口部２ｂに露出していることが好ましい。この構成により、周縁部７における、電子素子１０の受光面に近接した部分を、補助層４で覆うことができる。よって、光の透過によるノイズの発生などをより低減させることができる。また、図５に示す例のように、最も上方に位置する補助層４の一部が露出していることにより、より広角にわたって、周縁部７を透過しようとする光を、補助層４によって防ぐことが可能となる。
図５（ａ）に示す例においては、絶縁基体２の３つの絶縁層間に、それぞれ補助層４が設けられている。この例では、３つの補助層４のうち上から１層目と２層目の補助層４の内縁が開口部２ｂに露出している。
図５（ｂ）に示す例においては、絶縁基体２の２つの絶縁層間に、それぞれ補助層４が設けられている。この例では、これら２つの補助層４の内縁がいずれも開口部２ｂに露出している。
(第３の実施形態)
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図６〜図８を参照しつつ説明する。なお、図６，図７の電子装置２１では、蓋体１２を省略している。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、周縁部７の形状である。なお、本実施形態でも、第１の実施形態と同様、絶縁基体２は、開口部２ｂの周縁部７の少なくとも一部が、周縁部７の外側の部分よりも空隙率が低い。
図６に示す例において、絶縁基体２は、周縁部７に位置する下面の少なくとも一部が、周縁部７の外側の部分の下面よりも、上方に位置している。近年、一般的に電子素子実装用基板１は薄型化が要求されている。絶縁基板２が薄型化することで、製造時に絶縁基板２の開口部２ｂの周縁部７の直下に支えるものがないため、絶縁基板２の開口部２ｂの周縁部７が垂れ下がるように変形するおそれがあった。その変形により、絶縁基体２の開口部２ｂの周縁部７と絶縁基板２に実装する電子素子１０とが接触することが懸念されていた。このとき、周縁部７の下面の少なくとも一部が、周縁部７の外側の部分の下面よりも上方に位置していることで、絶縁基体２の開口部２ｂの周縁部７が垂れ下がるように変形しても電子素子１０と接触しないものとすることができる。
また、図６に示す例のように、絶縁基体２の開口部２ｂの周縁部７は、その外側の部分より、厚みが薄くなっていてもよい。この場合、周縁部７の厚みは、周縁部７の外側の厚みの６０％〜９０％程度としておくと、電子素子１０と絶縁基体２との接触をより確実に低減させることができる為好ましい。
また、電子素子１０をアンダーフィルで絶縁基体２に接着した場合、アンダーフィルが周縁部７の下面に溜まるため、撮像素子の受光部に流出することを抑制することができ、良好に撮像することができる。
なお、周縁部の下面の少なくとも一部を、周縁部７の外側部分より上方に位置させるためには、前述した工程（４）において、周縁部７に対して、より大きな押圧力をかければよい。これにより、周縁部７の空隙率が小さくなるだけでなく、周縁部７の下面の少なくとも一部が、周縁部７の外側の部分の下面よりも、上方に位置することとなる。
なお、図６に示す例では、補助層４が示されていないが、補助層４は、設けられていてもよいし、設けられていなくても良い。
図７に示す例においては、絶縁基体２は、周縁部７に位置する下面の少なくとも一部に、上方へ傾斜した傾斜部５が設けられている。このような構成であると、絶縁基体２の開口部２ｂの周縁部７と絶縁基体２に搭載する電子素子１０との接触をより確実に防止することが可能となり、好ましい。
また、周縁部７に位置する下面の少なくとも一部に傾斜部５を設けると、周縁部７と絶縁基体２に搭載する電子素子との接触をより確実に防止することが可能となり、好ましい。また、傾斜部５を有していることによって、外部から応力がかかった場合においても、図１の例に比べて応力集中の起点をなくすことができ、電子素子搭載用基板１の欠けやクラックを低減させることが可能となる。さらに断面視において、周縁部５の角が鋭角でなく鈍角となるため、製造工程や実装工程時に開口の角が欠けることを低減させることが可能となるため好ましい。
また、図７に示す例のように、電極パッド３は傾斜部５よりも外側に設けている。このように傾斜部５よりも外側に設ける事で、電極パッド３の平坦性を確保することができる為、電子素子１０と電極パッド３とを電気的に確実に接続できる。
以下に、傾斜部５を形成する方法を説明する。例えば平面視で電子素子実装用基板１と同形状で開口の中心に向かって傾斜している面を有し、空気等の気体が通過できる孔を多数設けた治具を用意する。その治具に、電子素子実装用基板１となる焼成前のセラミックグリーンシート積層体２２の開口部２ｂが治具の傾斜している面に接し、かつ電子素子実装用基板１の上面が水平な器具に接するように下向きに設置する。その後、電子素子実装用基板１の上面側から圧力を加え、同時に治具の下側を真空ポンプ等を用いて減圧し吸引することで形成することができる。
また、図７（ａ）に示す例においては、複数の絶縁層間に、補助層４がそれぞれ設けられており、最も上方に位置する補助層４は、他の補助層４よりも開口部２ｂからの距離が短くなっており、他の補助層４は、２つ以上の補助層４を含み、かつ、下面に近づくにつれて、開口部２ｂから漸次離間している。
また、図７（ｂ）に示す例においては、最も下方に位置する補助層４は、他の補助層４よりも開口部２ｂからの距離が短くなっており、他の補助層４は、２つ以上の補助層４を含み、かつ、上面に近づくにつれて、開口部２ｂから漸次離間している。
以上、図７（ａ）、（ｂ）に示す構成によれば、絶縁基体２の第１枠体２Ａとなるグリーンシート積層体を作製した場合、この積層体の厚みは、徐々に薄くなるので、この積層体を、図９に示したような方法でプレスすると、周縁部７は傾斜しやすくなる。よって、前述した傾斜部５を形成しやすい。
また、図８（ａ）に示す例のように、絶縁基体２の上面における開口部２ｂの周縁部に、下方へ傾斜した傾斜部５ａが設けられていてもよい。このような構成であると、図８（ａ）に示す例のように、傾斜部５ａと蓋体１２の下面との間にできた隙間に、接合部材１４を設けることができる。この接合部材１４は、隙間に埋まっているので、蓋体１２と絶縁基板２との接合強度を大きくすることができる。
また、図８（ａ）に示す例のように、接合部材１４を隙間に設けることにより、接合部材１４によって、周縁部７に入射する光を遮ることができる。また、接合材１４が黒色である場合には、光を吸収することもできるので好ましい。
なお、絶縁基体２の上面に傾斜部５ａを設ける場合には、第１枠体２Ａとなるグリーンシート積層体をプレスする場合、上面側の押し部材にも凸部を設けておけばよい。
また、図８（ａ）に示す例のように、絶縁基体２の上面側および下面側の補助層４よりも、これらの中間に位置する補助層４の内縁を、開口部２ｂ側に位置させることによって、絶縁基体２の上面側および下面側の両方に傾斜部を設けやすくなる。
また、図８（ｂ）に示す例のように、絶縁基体２の上面に傾斜部５ａが設けられていない場合であっても、絶縁基体２の内側面から蓋体１２の下面にかけて、接合部材１４を設けることによって、図８（ａ）の場合と同様に、接合部材１４は遮光機能、吸収機能を発揮することができる。
なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形は可能である。
例えば、絶縁基体２の開口部２ｂの形状は矩形状でなく円形状やその他の多角形状であってもかまわない。
また、本実施形態における電極パッド３、外部端子９の配置、数、形状などは指定されない。
また、上述した実施形態では、補助層４は、２層、又は、３層の例を開示したが、図１０に示す例のように、補助層４は１層であっても良い。また、補助層４は、４層以上あってもよい。また、当然、補助層４は、設けられていなくても良い。
また、上述した実施形態では、電子素子１０として、撮像素子を用いる例を説明したが、電子素子１０として、ＬＥＤ等の発光素子を用いても良い。この場合には、電子素子１０から周縁部７を透過した余分な光が装置外部へ出ていくことを抑制できる。よって、精度の高い発光装置を提供することができる。
また、上述した実施形態では、絶縁基体２として、電気絶縁性セラミックスを用いる例を説明したが、絶縁基体２として、樹脂材料が用いられても良い。
また、電子素子実装基板１は貫通孔２ｃとなる部分を設けず、凹部２ｄを設けていない平板形状であってもよい。
１・・・・・電子素子実装用基板
２・・・・・絶縁基体
２ａ・・・・絶縁層
２ｂ・・・・開口部
２ｃ・・・・第２枠体２Ｂの貫通孔
２ｄ・・・・凹部
２Ａ・・・・第１枠体
２Ｂ・・・・第２枠体
３・・・・・電極パッド
４・・・・・補助層
５・・・・・（下面側）傾斜部
５ａ・・・・（上面側）傾斜部
７・・・・・周縁部
９・・・・・外部端子
１０・・・・電子素子
１２・・・・蓋体
１３・・・・接続導体
１４・・・・接合部材
２１・・・・電子装置
２２・・・・グリーンシート積層体
本発明の一つの態様による撮像素子実装用基板は、下面と、該下面に開口する開口部とを有する絶縁基体と、前記開口部の周囲の前記下面に設けられた、撮像素子と接続される電極パッドと、を含み、前記絶縁基体は、前記開口部の周縁部の少なくとも一部が、前記周縁部の外側の部分よりも空隙率が低く、前記絶縁基体を構成する絶縁体の密度が大きい。
本発明の一つの態様による撮像装置は、上述の撮像素子実装用基板と、平面透視で前記開口部と重なるように前記下面側に配置され、前記電極パッドと電気的に接続された撮像素子とを備えている。
本発明の一つの態様による撮像素子実装用基板によれば、絶縁基体は、開口部の周縁部の少なくとも一部が、周縁部の外側の部分よりも空隙率が低いので、撮像素子へ入射する光が絶縁基体の開口部の周縁部を透過するのを抑制できる。その結果、受像におけるノイズの低減が可能となる。
本発明の一つの態様による撮像装置によれば、上述の撮像素子実装用基板を備えていることによって、受像におけるノイズの低減が可能となる。

Claims (10)

  1. 下面と、該下面に開口する開口部とを有する絶縁基体と、
    前記開口部の周囲の前記下面に設けられた電極パッドと、を含み、
    前記絶縁基体は、前記開口部の周縁部の少なくとも一部が、前記周縁部の外側の部分よりも空隙率が低いことを特徴とする電子素子実装用基板。
  2. 前記絶縁基体は、複数の絶縁層からなり、
    前記絶縁基体の絶縁層間には、補助層が設けられており、
    少なくとも１つの補助層の一部は、前記周縁部に位置している
    ことを特徴とする請求項１記載の電子素子実装用基板。
  3. 前記少なくとも１つの補助層の一部は、前記開口部に露出している
    ことを特徴とする請求項２記載の電子素子実装用基板。
  4. 前記絶縁基体は、前記周縁部に位置する前記下面の少なくとも一部が、前記周縁部の外側の部分の下面よりも、上方に位置している
    ことを特徴とする請求項１乃至請求項３のいずれかに記載の電子素子実装用基板。
  5. 前記絶縁基体は、前記周縁部に位置する前記下面の少なくとも一部に、上方へ傾斜した傾斜部が設けられていることを特徴とする請求項１乃至請求項４のいずれかに記載の電子素子実装用基板。
  6. 前記複数の絶縁層間に、補助層がそれぞれ設けられており、
    最も上方に位置する補助層は、他の補助層よりも前記開口部からの距離が短い
    ことを特徴とする請求項２乃至請求項５のいずれかに記載の電子素子実装用基板。
  7. 前記他の補助層は、２つ以上の補助層を含み、かつ前記下面に近づくにつれて、前記開口部から漸次離間している
    ことを特徴とする請求項６に記載の電子素子実装用基板。
  8. 前記絶縁基体は黒色である
    ことを特徴とする請求項１乃至請求項７のいずれかに記載の電子素子実装用基板。
  9. 前記周縁部の空隙率が低い部分が、前記開口部を囲むように設けられている
    ことを特徴とする請求項１乃至請求項８のいずれかに記載の電子素子実装用基板。
  10. 請求項１乃至請求項９のいずれかに記載された電子素子実装用基板と、
    平面透視で前記開口部と重なるように前記下面側に配置され、前記電極パッドと電気的に接続された電子素子と
    を備えていることを特徴とする電子装置。
JP2015513867A 2013-04-26 2014-04-28 撮像素子実装用基板および撮像装置 Active JP6096890B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013094036 2013-04-26
JP2013094036 2013-04-26
JP2013220261 2013-10-23
JP2013220261 2013-10-23
PCT/JP2014/061917 WO2014175460A1 (ja) 2013-04-26 2014-04-28 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2014175460A1 true JPWO2014175460A1 (ja) 2017-02-23
JP6096890B2 JP6096890B2 (ja) 2017-03-15

Family

ID=51792019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513867A Active JP6096890B2 (ja) 2013-04-26 2014-04-28 撮像素子実装用基板および撮像装置

Country Status (4)

Country Link
US (1) US9872378B2 (ja)
JP (1) JP6096890B2 (ja)
CN (1) CN104885213B (ja)
WO (1) WO2014175460A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184653A (ja) * 2015-03-26 2016-10-20 京セラ株式会社 発光素子収納用パッケージおよび発光装置
US10312168B2 (en) * 2015-06-18 2019-06-04 Kyocera Corporation Electronic element mounting substrate, and electronic device
JP2017152530A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子用パッケージ、撮像装置および撮像モジュール
CN108461453B (zh) * 2017-02-22 2021-10-26 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
TWI610403B (zh) * 2017-03-03 2018-01-01 矽品精密工業股份有限公司 基板結構及其製法與電子封裝件
EP3602626B1 (en) * 2017-03-21 2023-05-03 Lumileds LLC Lighting device with led elements on a mounting element on a flat carrier and method of manufacturing the same
JP6955366B2 (ja) * 2017-04-25 2021-10-27 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN109994851B (zh) * 2018-01-03 2022-02-22 富顶精密组件（深圳）有限公司 无线通信互连系统
US11315844B2 (en) * 2018-04-26 2022-04-26 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111873A (ja) * 1999-10-12 2001-04-20 Sony Corp 撮像装置及びカメラシステム
JP2004363511A (ja) * 2003-06-09 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005252223A (ja) * 2004-02-02 2005-09-15 Matsushita Electric Ind Co Ltd 光学デバイス
JP2005278093A (ja) * 2004-03-26 2005-10-06 Kyocera Corp 撮像装置
JP2006013440A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2006201427A (ja) * 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2007318250A (ja) * 2006-05-23 2007-12-06 Dainippon Printing Co Ltd カメラモジュール
JP2008306350A (ja) * 2007-06-06 2008-12-18 Hitachi Maxell Ltd カメラモジュール及び撮像装置
JP2010206158A (ja) * 2009-02-04 2010-09-16 Panasonic Corp デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
JP5082542B2 (ja) * 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置
US9732427B2 (en) * 2010-08-25 2017-08-15 Rensselaer Polytechnic Institute Tunable nanoporous films on polymer substrates, and method for their manufacture
JP5930263B2 (ja) * 2011-02-18 2016-06-08 ソニー株式会社 固体撮像装置
JP2013115100A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111873A (ja) * 1999-10-12 2001-04-20 Sony Corp 撮像装置及びカメラシステム
JP2004363511A (ja) * 2003-06-09 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005252223A (ja) * 2004-02-02 2005-09-15 Matsushita Electric Ind Co Ltd 光学デバイス
JP2005278093A (ja) * 2004-03-26 2005-10-06 Kyocera Corp 撮像装置
JP2006013440A (ja) * 2004-05-21 2006-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2006201427A (ja) * 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
JP2007318250A (ja) * 2006-05-23 2007-12-06 Dainippon Printing Co Ltd カメラモジュール
JP2008306350A (ja) * 2007-06-06 2008-12-18 Hitachi Maxell Ltd カメラモジュール及び撮像装置
JP2010206158A (ja) * 2009-02-04 2010-09-16 Panasonic Corp デバイス

Also Published As

Publication number Publication date
US9872378B2 (en) 2018-01-16
JP6096890B2 (ja) 2017-03-15
CN104885213B (zh) 2017-10-31
CN104885213A (zh) 2015-09-02
WO2014175460A1 (ja) 2014-10-30
US20150319846A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
JP6096890B2 (ja) 撮像素子実装用基板および撮像装置
US9609743B2 (en) Electronic device mounting substrate, electronic apparatus, and imaging module
US8659105B2 (en) Wiring substrate, imaging device and imaging device module
CN104769710B (zh) 电子元件搭载用封装件、电子装置以及摄像模块
JP5964858B2 (ja) 撮像素子収納用パッケージおよび撮像装置
JP5004669B2 (ja) 撮像部品および撮像ユニット、ならびにこれらの製造方法
WO2012002378A1 (ja) 配線基板および撮像装置ならびに撮像装置モジュール
JP5988412B2 (ja) 撮像素子搭載用基板および撮像装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP2014232851A (ja) 電子素子搭載用基板および電子装置
JP2005340539A (ja) 撮像装置および撮像モジュール
JPWO2015016270A1 (ja) 撮像素子搭載用基板及び撮像装置
JPWO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP6408341B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2011071373A (ja) 配線基板
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP2005278092A (ja) 撮像装置
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
JP2016025239A (ja) 配線基板、電子装置および電子装置の実装構造
JP6189755B2 (ja) 配線基板および電子装置
WO2019021598A1 (ja) 配線基板、電子装置用パッケージおよび電子装置
JP2017135382A (ja) 検出素子搭載用基板、検出装置および検出モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150