KR20060006397A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20060006397A
KR20060006397A KR1020040055390A KR20040055390A KR20060006397A KR 20060006397 A KR20060006397 A KR 20060006397A KR 1020040055390 A KR1020040055390 A KR 1020040055390A KR 20040055390 A KR20040055390 A KR 20040055390A KR 20060006397 A KR20060006397 A KR 20060006397A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
lead
metal wire
semiconductor package
Prior art date
Application number
KR1020040055390A
Other languages
English (en)
Inventor
이익재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040055390A priority Critical patent/KR20060006397A/ko
Publication of KR20060006397A publication Critical patent/KR20060006397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 하나의 반도체 칩으로 다양한 패키지가 가능하도록 하는 반도체 패키지를 개시하며, 개시된 본 발명의 반도체 패키지는 제 1 및 제 2본드핑거를 포함한 회로패턴이 구비된 기판; 상기 기판 상에 접착제를 매개로 페이스-업 타입으로 부착된 에지패드형의 반도체 칩; 상기 기판의 외측에 배치된 리드; 상기 반도체 칩의 본딩패드와 기판의 제1 본드핑거를 전기적으로 연결하는 제 1금속와이어; 상기 기판의 제 2본드핑거와 리드를 전기적으로 연결하는 제 2금속와이어; 및 상기 기판과 반도체 칩 및 와이어 본딩된 리드 부분을 밀봉하는 봉지제를 포함한다.

Description

반도체 패키지{Semiconductor package}
도 1a 및 도 1b는 본 발명에 따른 반도체 패키지의 단면도 및 평면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 패키지의 제조 방법을 설명한 순서도.
도 3a 및 도 3b는 센터 패드형 반도체 칩을 사용한 본 발명에 따른 반도체 패키지의 단면도 및 평면도.
도 4는 유연한 절연필름의 기판을 사용한 본 발명에 따른 반도체 패키지의 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 기판 11 : 제 1본드핑거
12 : 제 2본드핑거 14 : 반도체 칩
15 : 리드 16 : 본딩패드
17 : 제 1금속와이어 18 : 제 2금속와이어
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 하나의 반도체 칩 으로 다양한 패키지가 가능하도록 하는 반도체 패키지에 관한 것이다.
전기, 전자 제품의 고성능화가 진행됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 여기서, 고용량의 반도체 모듈을 구현할 수 있는 방법으로는 소자의 고집적화를 이루는 방법과, 스택 구조로 패키지를 제조하는 방법, 그리고, 패키지의 크기 감소를 통해 한정된 크기의 인쇄회로기판에 더 많은 수의 패키지가 실장되도록 하는 방법 등이 있다. 이러한 다양한 기술에 대응하여 현재 TSOP(Thin Small Outline Package), FBGA(Fine Pitch BallGrid Array), MCP(Multi Chip Package) 등 다양한 종류의 패키지가 개발 되었다.
일반적으로, 반도체 패키지는 리드 프레임 또는 회로기판 상에 본드패드가 구비된 반도체 칩이 부착되고, 상기 본드 패드와 리드 프레임의 인너리드 또는 회로기판 상의 전극패드가 금속 와이어에 의해 전기적으로 접속되며, 상기 반도체 칩과 리드프레임 또는 회로기판이 봉지제로 밀봉되어 완성된다.
그러나, 상기와 같은 반도체 패키지에 탑재되는 반도체 칩들은 개별 패키지에 적합하도록 그 크기 및 본딩패드의 위치가 고정되어 있다. 그러므로, 하나의 반도체 칩으로 다양한 종류의 반도체 패키지를 구현하기 위해서는 반도체 칩의 크기 증가가 수반되는데, 이는 반도체 패키지의 소형화 추세에 역행하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 반도체 칩의 크기 및 본딩패드의 위치에 상관없이 다양한 종류의 패키지를 구현할 수 있도록 한 반도체 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 패키지는 제 1 및 제 2본드핑거를 포함한 회로패턴이 구비된 기판; 상기 기판 상에 접착제를 매개로 페이스-업 타입으로 부착된 에지패드형의 반도체 칩; 상기 기판의 외측에 배치된 리드; 상기 반도체 칩의 본딩패드와 기판의 제1 본드핑거를 전기적으로 연결하는 제 1금속와이어; 상기 기판의 제 2본드핑거와 리드를 전기적으로 연결하는 제 2금속와이어; 및 상기 기판과 반도체 칩 및 와이어 본딩된 리드 부분을 밀봉하는 봉지제를 포함한다. 여기서, 상기 기판은 딱딱한(rigid) 재질로 이루어지는 것을 특징으로 하며, 또는, 상기 기판은 유연한 절연필름에 회로패턴이 설계된 구조로 이루어진 특징으로 하며, 상기 유연한 절연필름에 회로패턴이 설계되어 구성된 기판 하부면에 부착된 다이패드를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 패키지는 센터패드형의 반도체 칩; 상기 반도체 칩의 본딩패드 형성면 상에 부착되며, 중심부에 윈도우를 구비하고, 제 1 및 제 2본드핑거를 포함한 회로패턴이 구비된 기판; 상기 기판의 외측에 배치된 리드; 상기 기판 윈도우를 관통하여 반도체 칩의 본딩패드와 기판의 제 1본드핑거를 전기적으로 연결하는 제 1금속와이어; 상기 기판의 제 2본드핑거와 리드를 전기적으로 연결하는 제 2금속와이어; 및 상기 기판과 반도체 칩 및 와이어 본딩된 리드 부분을 밀봉하는 봉지제를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 및 도 1b는 본 발명에 따른 반도체 패키지의 단면도 및 평면도를 도시한다.
도시된 바와 같이, 본 발명에 따른 반도체 패키지는 제 1 및 제 2 본드 핑거(11, 12)를 포함한 회로패턴이 구비된 기판(10)상에 접착성 에폭시 또는 접착성 테이프를 사용한 접착층(13)을 매개로 에지패드형 반도체 칩(14)이 페이스-업 타입으로 부착되고, 상기 기판(10) 외측에는 리드(15)가 배치된다.
상기 반도체 칩(14)의 본딩패드(16)는 기판의 제 1본드핑거(11)와 제 1금속와이어(17)를 통해 전기적으로 연결되며, 상기 리드(15)는 기판의 제 2본드핑거(12)와 제 2금속와이어(18)를 통해 전기적으로 연결된다.
상기 기판(10)과 반도체 칩(14)및 와이어 본딩된 리드 부분(15)은 봉지제(19)에 의해 밀봉되며, 상기 반도체 칩(14)의 본딩패드(16)는 제 1 및 제 2금속와이어(17, 18)를 매개로 제 1 및 제 2본드핑거(11, 12)를 통해 리드(15)와 전기적으로 연결된다.
여기서, 상기 기판(10)은 딱딱한(rigid) 재질로 구성되어 종래의 다이패드 역할을 함께 수행한다. 도 1b에 의거, 미설명된 도면부호(20)은 타이바를 나타낸다.
이와 같이, 본 발명에 따른 반도체 패키지는 다이패드의 기능을 겸하는 기판(10)을 사용함으로써, 패키지의 박형화가 가능하며, 상기 기판의 내부회로의 변경 및 본드 핑거의 위치변경만으로도 동일한 반도체 칩으로 다양한 종류의 반도체 패키지를 실시 할 수 있다. 이는 특정 패키지를 위한 별도의 반도체 칩 설계가 필요하지 않으므로, 그에 따른 비용증감과 패키지의 수율을 증대시킬 수 있다.
상기와 같이 구성된 본 발명에 따른 반도체 패키지의 제조 방법을 도 2a 내지 도 2d를 통해 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 다이패드의 고정을 위한 타이바(Tiebar:20) 상에 접착성 테이프(21)를 매개로 기판(10)을 부착한다.
도 2c를 참조하면, 에폭시 또는 접착성 테이프를 매개로 상기 기판(10) 상에 반도체 칩(15)이 부착된다.
도 2d를 참조하면, 상기 반도체 칩의 본딩패드(13)와 기판(10) 상의 제 1본드핑거(11)를 제 1금속와이어(17)를 통해 전기적으로 연결하며, 상기 제 2본드핑거(12)와 리드(15)를 제 2금속와이어(18)를 통해 전기적으로 연결하며, 그 후, 몰딩, 트리밍, 포밍 공정을 통해 하나의 반도체 패키지를 완성한다.
이하, 본 발명의 다른 실시예를 설명한다.
도 3a 및 도 3b는 센터 패드형 반도체 칩을 사용한 반도체 패키지의 단면도 및 평면도를 도시한다.
도시된 바와 같이, 중심부에 윈도우를 구비하고 제 1 및 제 2본드 핑거(11, 12)를 포함한 회로패턴이 구비된 기판(22)을 센터 패드형 반도체 칩(23) 상부에 부착시킨다.
또한, 윈도우를 통해 반도체 칩(23)의 본딩 패드(24)와 기판(22)의 윈도우 주변에 위치한 제 1본드 핑거(11)를 전기적으로 연결시키고, 제 2금속와이어(18)를 통해 제 2본드 핑거(12)와 리드(15)를 전기적으로 연결시킨다.
도 4는 유연한(Flexible) 절연필름의 기판을 사용한 반도체 패키지의 단면도이다. 도시된 바와 같이, 이 실시예에 따른 반도체 패키지는 이전 실시예의 그것과 비교해서, 상술한 바와 같은 딱딱한 재질의 기판(10) 대신 유연한 절연필름에 회로패턴이 설계되어 구성된 기판(25)을 사용하며, 이를 지탱하기 위해 하부면에 다이패드(26)를 더 구비한다.
이는, 상술한 본발명에 따른 에지패드형 반도체 칩(14)을 갖는 반도체 패키지와 동일한 효과를 제공한다.
이상에서와 같이, 본 발명에 따른 반도체 패키지는 다이패드의 역할을 함께하는 별도의 기판을 두어 패드의 재배열이 가능하게 함으로써, 하나의 반도체 칩으로도 다양한 종류의 반도체 패키지를 구현할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (5)

  1. 제 1 및 제 2본드핑거를 포함한 회로패턴이 구비된 기판;
    상기 기판 상에 접착제를 매개로 페이스-업 타입으로 부착된 에지패드형의 반도체 칩;
    상기 기판의 외측에 배치된 리드;
    상기 반도체 칩의 본딩패드와 기판의 제1 본드핑거를 전기적으로 연결하는 제 1금속와이어;
    상기 기판의 제 2본드핑거와 리드를 전기적으로 연결하는 제 2금속와이어; 및
    상기 기판과 반도체 칩 및 와이어 본딩된 리드 부분을 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 기판은 딱딱한(rigid) 재질로 이루어진 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 기판은 유연한 절연필름에 회로패턴이 설계된 구조로 이루어진 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서,
    상기 유연한 절연필름에 회로패턴이 설계되어 구성된 기판 하부면에 부착된 다이패드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 센터패드형의 반도체 칩;
    상기 반도체 칩의 본딩패드 형성면 상에 부착되며, 중심부에 윈도우를 구비하고, 제 1 및 제 2본드핑거를 포함한 회로패턴이 구비된 기판;
    상기 기판의 외측에 배치된 리드;
    상기 기판 윈도우를 관통하여 반도체 칩의 본딩패드와 기판의 제 1본드핑거를 전기적으로 연결하는 제 1금속와이어;
    상기 기판의 제 2본드핑거와 리드를 전기적으로 연결하는 제 2금속와이어; 및
    상기 기판과 반도체 칩 및 와이어 본딩된 리드 부분을 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020040055390A 2004-07-16 2004-07-16 반도체 패키지 KR20060006397A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055390A KR20060006397A (ko) 2004-07-16 2004-07-16 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055390A KR20060006397A (ko) 2004-07-16 2004-07-16 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20060006397A true KR20060006397A (ko) 2006-01-19

Family

ID=37118097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055390A KR20060006397A (ko) 2004-07-16 2004-07-16 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20060006397A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823185B2 (en) 2010-12-31 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823185B2 (en) 2010-12-31 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor packages

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR100477020B1 (ko) 멀티 칩 패키지
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
US20100140766A1 (en) Large die package structures and fabrication method therefor
JP2002208656A (ja) 半導体装置
KR20060120365A (ko) 반도체 칩 적층 패키지
US20040188818A1 (en) Multi-chips module package
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
US10468319B2 (en) Low-profile electronic package
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR20060006397A (ko) 반도체 패키지
JP2002237567A (ja) 半導体装置
KR20060133800A (ko) 칩 스택 패키지
KR20060005713A (ko) 업-다운 타입 칩 스택 패키지
KR100701685B1 (ko) 멀티 칩 패키지
KR100542672B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR20010066269A (ko) 반도체 패키지 및 그 제조방법
JPH11307483A (ja) 半導体装置の製法および半導体装置
KR100308393B1 (ko) 반도체패키지및그제조방법
KR20060068971A (ko) 적층 패키지
KR20010038572A (ko) 반도체패키지 및 그 제조 방법
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid