JP2535623B2 - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JP2535623B2 JP2535623B2 JP1269663A JP26966389A JP2535623B2 JP 2535623 B2 JP2535623 B2 JP 2535623B2 JP 1269663 A JP1269663 A JP 1269663A JP 26966389 A JP26966389 A JP 26966389A JP 2535623 B2 JP2535623 B2 JP 2535623B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- semiconductor device
- heat sink
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばハイブリット型樹脂封止半導体装
置に係わり、特に、パワー半導体素子が収容される樹脂
封止半導体装置に関する。
置に係わり、特に、パワー半導体素子が収容される樹脂
封止半導体装置に関する。
（従来の技術） 例えばパワー半導体素子が収容されるハイブリット型
樹脂封止半導体装置においては、それぞれの半導体素子
から発生される熱を放熱する必要があるため、各半導体
素子をヒートシンク上に配設する必要がある。
樹脂封止半導体装置においては、それぞれの半導体素子
から発生される熱を放熱する必要があるため、各半導体
素子をヒートシンク上に配設する必要がある。
このような樹脂封止半導体装置においては、各半導体
素子がパッケージの内部で回路を形成するため、素子間
の絶縁、特に、トランジスタの底面に配設されたコレク
タの絶縁が不可欠である。
素子がパッケージの内部で回路を形成するため、素子間
の絶縁、特に、トランジスタの底面に配設されたコレク
タの絶縁が不可欠である。
そこで、従来では次のような構成が採用されていた。
第３図は、分割されたヒートシンク31a、31bに導電性
ペースト32a、32bを介在して半導体素子33a、33bを設
け、ヒートシンク31a、31bと半導体素子33a、33bに図示
せぬインナーリードと接続されたワイヤ34a〜34dをボン
ディングしている。
ペースト32a、32bを介在して半導体素子33a、33bを設
け、ヒートシンク31a、31bと半導体素子33a、33bに図示
せぬインナーリードと接続されたワイヤ34a〜34dをボン
ディングしている。
第４図は、ヒートシンク41に導電性ペースト42、セラ
ミック板43を設け、このセラミック板43に導電性物質を
パターニングしてインナーリード44a、44bを設け、これ
らインナーリード44a、44bに導電性ペースト45a、45bを
介在して半導体素子46a、46bを設け、これら半導体素子
46a、46bとインナーリード44a、44bにワイヤー47a〜47d
をボンディングしている。
ミック板43を設け、このセラミック板43に導電性物質を
パターニングしてインナーリード44a、44bを設け、これ
らインナーリード44a、44bに導電性ペースト45a、45bを
介在して半導体素子46a、46bを設け、これら半導体素子
46a、46bとインナーリード44a、44bにワイヤー47a〜47d
をボンディングしている。
第５図は、ヒートシンク51から若干離間してインナー
リード52a、52bを設け、これらインナーリード52a、52b
に導電性ペースト53a、53bを介在して半導体素子54a、5
4bを設け、これら半導体素子54a、54bにワイヤー55a、5
5bをボンディングしている。
リード52a、52bを設け、これらインナーリード52a、52b
に導電性ペースト53a、53bを介在して半導体素子54a、5
4bを設け、これら半導体素子54a、54bにワイヤー55a、5
5bをボンディングしている。
（発明が解決しようとする課題） ところで、上記第３図に示す構成においては、ヒート
シンク31a、31bを完全に分離しているため、図示せぬリ
ードフレームとヒートシンク31a、31bの接続強度が弱く
なる。したがって、ワイヤ31a〜34dをボンディングした
後、他の製造工程における振動によって、ワイヤが切れ
る可能性が大きく、製造上問題であった。
シンク31a、31bを完全に分離しているため、図示せぬリ
ードフレームとヒートシンク31a、31bの接続強度が弱く
なる。したがって、ワイヤ31a〜34dをボンディングした
後、他の製造工程における振動によって、ワイヤが切れ
る可能性が大きく、製造上問題であった。
また、第４図に示すセラミック板43を設けた構成にお
いては、セラミック板43をヒートシンク41に配設するた
めの専用の装置を導入する必要があり、通常の半導体の
製造ラインのみによって製造することができないもので
ある。したがって、製造コストが高騰し、製品の単価が
高くなるものである。しかも、極薄く面積の大きなセラ
ミック板は割れ易いものであり、取扱いが容易でないも
のであった。
いては、セラミック板43をヒートシンク41に配設するた
めの専用の装置を導入する必要があり、通常の半導体の
製造ラインのみによって製造することができないもので
ある。したがって、製造コストが高騰し、製品の単価が
高くなるものである。しかも、極薄く面積の大きなセラ
ミック板は割れ易いものであり、取扱いが容易でないも
のであった。
さらに、第５図に示すインナーリード52a、52bに半導
体素子54a、54bを設ける構成の場合、インナーリード52
a、52bの加工が難しいものである。しかも、放熱を良好
とするため、半導体素子54a、54bが設けられたインナー
リード52a、52bをできる限り、ヒートシンク51に接近さ
せる必要があり、インナーリード52a、52bとヒートシン
ク51の組立て精度が厳しく要求される。この精度は半導
体装置の放熱特性、すなわち、半導体装置の特性に大き
な影響を及ぼし、且つ歩留まりの低下の要因となるた
め、量産に適さないものであった。
体素子54a、54bを設ける構成の場合、インナーリード52
a、52bの加工が難しいものである。しかも、放熱を良好
とするため、半導体素子54a、54bが設けられたインナー
リード52a、52bをできる限り、ヒートシンク51に接近さ
せる必要があり、インナーリード52a、52bとヒートシン
ク51の組立て精度が厳しく要求される。この精度は半導
体装置の放熱特性、すなわち、半導体装置の特性に大き
な影響を及ぼし、且つ歩留まりの低下の要因となるた
め、量産に適さないものであった。
この発明は、上記従来の半導体装置が有する課題を解
決するものであり、その目的とするところは、半導体素
子相互の絶縁が確実で、しかも、半導体素子から発生さ
れる熱を良好に放熱することができ、且つ製造コストの
高騰を抑えることが可能な樹脂封止半導体装置を提供し
ようとするものである。
決するものであり、その目的とするところは、半導体素
子相互の絶縁が確実で、しかも、半導体素子から発生さ
れる熱を良好に放熱することができ、且つ製造コストの
高騰を抑えることが可能な樹脂封止半導体装置を提供し
ようとするものである。
［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するため、ヒートシンク上
に複数の半導体素子が設けられる樹脂封止半導体装置で
あって、前記ヒートシンクと各半導体素子の相互間に設
けられるとともに、互いに離間して配設され、前記半導
体素子と同一の製造ラインで製造される複数のシリコン
チップを具備し、前記各シリコンチップは、その表面の
みに絶縁層を介在して全面に導電層が形成され、この導
電層は前記半導体素子の裏面全面に設けられた電極に接
続され、この導電層を介して前記半導体素子に電源を供
給することを特徴としている。
に複数の半導体素子が設けられる樹脂封止半導体装置で
あって、前記ヒートシンクと各半導体素子の相互間に設
けられるとともに、互いに離間して配設され、前記半導
体素子と同一の製造ラインで製造される複数のシリコン
チップを具備し、前記各シリコンチップは、その表面の
みに絶縁層を介在して全面に導電層が形成され、この導
電層は前記半導体素子の裏面全面に設けられた電極に接
続され、この導電層を介して前記半導体素子に電源を供
給することを特徴としている。
（作用） すなわち、この発明は、ヒートシンクと各半導体素子
の相互間に半導体素子を絶縁するためのシリコンチップ
をそれぞれ設け、このシリコンチップを介して半導体素
子から発生された熱をヒートシンクに伝達している。し
たがって、各半導体素子を確実に絶縁でき、且つ、半導
体素子を製造するラインを使用してシリコンチップを製
造し、半導体素子とともに組立てることできるため、製
造が容易で製造コストの高騰を抑えることができるもの
である。
の相互間に半導体素子を絶縁するためのシリコンチップ
をそれぞれ設け、このシリコンチップを介して半導体素
子から発生された熱をヒートシンクに伝達している。し
たがって、各半導体素子を確実に絶縁でき、且つ、半導
体素子を製造するラインを使用してシリコンチップを製
造し、半導体素子とともに組立てることできるため、製
造が容易で製造コストの高騰を抑えることができるもの
である。
（実施例） 以下、この発明の一実施例について図面を参照して説
明する。
明する。
第１図において、ヒートシンク11の表面には導電性ペ
ースト12a、12bを介在してシリコンチップ13a、13bが配
設される。これらシリコンチップ13a、13bは同一構成で
あるため、シリコンチップ13aについてのみその構成を
説明する。
ースト12a、12bを介在してシリコンチップ13a、13bが配
設される。これらシリコンチップ13a、13bは同一構成で
あるため、シリコンチップ13aについてのみその構成を
説明する。
第２図はシリコンチップ13aを示すものである。
シリコンチップ13aは、シリコン13cの表面に通常のペ
レットプロセスによって、例えばSiO2からなる絶縁膜13
dが半導体装置内に収容される半導体素子の耐圧に応じ
て形成される。さらに、この絶縁膜13dの上面にAlやAu
などの導体13eが蒸着されている。
レットプロセスによって、例えばSiO2からなる絶縁膜13
dが半導体装置内に収容される半導体素子の耐圧に応じ
て形成される。さらに、この絶縁膜13dの上面にAlやAu
などの導体13eが蒸着されている。
上記構成のシリコンチップ13a、13b上に導電性ペース
ト14a、14bを介在して、例えばパワー半導体素子15a、1
5bが設けられている。すなわち、これら半導体素子15
a、15bのコレクタが導電性ペースト14a、14bを介して、
シリコンチップ13a、13bの導体13eと接続される。これ
ら半導体素子15a、15bと前記シリコンチップ13a、13bの
導体13eにはワイヤ16a〜16dがボンディングされる。
ト14a、14bを介在して、例えばパワー半導体素子15a、1
5bが設けられている。すなわち、これら半導体素子15
a、15bのコレクタが導電性ペースト14a、14bを介して、
シリコンチップ13a、13bの導体13eと接続される。これ
ら半導体素子15a、15bと前記シリコンチップ13a、13bの
導体13eにはワイヤ16a〜16dがボンディングされる。
この後、例えばヒートシンク11の底面を除いて、樹脂
によってモールドされる。
によってモールドされる。
上記構成によれば、ヒートシンク11と半導体素子15
a、15bの相互間にシリコンチップ13a、13bを介在し、こ
れらシリコンチップ13a、13bを介して半導体素子15a、1
5bを設けている。したがって、シリコンチップ13a、13b
によって半導体素子15aと15bを確実に絶縁することがで
きるとともに、半導体素子15a、15bから発生した熱をこ
れらシリコンチップ13a、13bを介してヒートシンク11に
伝導できる。
a、15bの相互間にシリコンチップ13a、13bを介在し、こ
れらシリコンチップ13a、13bを介して半導体素子15a、1
5bを設けている。したがって、シリコンチップ13a、13b
によって半導体素子15aと15bを確実に絶縁することがで
きるとともに、半導体素子15a、15bから発生した熱をこ
れらシリコンチップ13a、13bを介してヒートシンク11に
伝導できる。
また、シリコンチップ13a、13bは半導体素子15a、15b
と同一の製造ラインによって製造することができるた
め、従来のセラミック板を使用する場合に比べて、製造
コストを低減することができるものである。
と同一の製造ラインによって製造することができるた
め、従来のセラミック板を使用する場合に比べて、製造
コストを低減することができるものである。
しかも、シリコンチップ13a、13bは、通常の製造プロ
セスによって一定の品質を確保することができるため、
歩留まりが良好なものである。
セスによって一定の品質を確保することができるため、
歩留まりが良好なものである。
シリコンの熱伝導率は168（Ｗ・m-1・K-1）であるの
に対して、セラミックは210（Ｗ・m-1・K-1）であるた
め、シリコンの方が不利に見えるが、厚みはセラミック
の限界が0.5mmであるのに対して、シリコンの厚みは通
常0.4〜0.13mmである。0.4mm以下の厚みであれば、シリ
コンもセラミックと同等あるいはそれ以上の放熱効果を
得ることができるため、シリコンチップによって半導体
素子から発生した熱を十分放熱することができる。
に対して、セラミックは210（Ｗ・m-1・K-1）であるた
め、シリコンの方が不利に見えるが、厚みはセラミック
の限界が0.5mmであるのに対して、シリコンの厚みは通
常0.4〜0.13mmである。0.4mm以下の厚みであれば、シリ
コンもセラミックと同等あるいはそれ以上の放熱効果を
得ることができるため、シリコンチップによって半導体
素子から発生した熱を十分放熱することができる。
さらに、シリコンチップ13a、13bは、ヒートシンク11
に固定されているため、ワイヤボンデング後の製造工程
における振動によるワイヤの切断を減少することができ
る。
に固定されているため、ワイヤボンデング後の製造工程
における振動によるワイヤの切断を減少することができ
る。
なお、この発明は上記実施例に限定されるものではな
く、発明の要旨を変えない範囲において種々変形実施可
能なことは勿論である。
く、発明の要旨を変えない範囲において種々変形実施可
能なことは勿論である。
［発明の効果］ 以上、詳述したようにこの発明によれば、ヒートシン
クと各半導体素子の相互間に半導体素子を絶縁するため
のシリコンチップをそれぞれ設け、このシリコンチップ
を介して半導体素子から発生された熱をヒートシンクに
伝達している。したがって、各半導体素子を確実に絶縁
でき、且つ、半導体素子を製造するラインを使用してシ
リコンチップを製造し、半導体素子とともに組立てるこ
とができるため、製造が容易で製造コストの高騰を抑え
ることが可能な樹脂封止半導体装置を提供できる。
クと各半導体素子の相互間に半導体素子を絶縁するため
のシリコンチップをそれぞれ設け、このシリコンチップ
を介して半導体素子から発生された熱をヒートシンクに
伝達している。したがって、各半導体素子を確実に絶縁
でき、且つ、半導体素子を製造するラインを使用してシ
リコンチップを製造し、半導体素子とともに組立てるこ
とができるため、製造が容易で製造コストの高騰を抑え
ることが可能な樹脂封止半導体装置を提供できる。
第１図はこの発明の一実施例を示す側断面図、第２図は
第１図の要部を取出して示す側断面図、第３図乃至第５
図はそれぞれ従来の樹脂封止半導体装置を示す側断面図
である。 11……ヒートシンク、13a、13b……シリコンチップ、15
a、15b……半導体素子、13c……シンコン、13d……絶縁
膜、13e……導体。
第１図の要部を取出して示す側断面図、第３図乃至第５
図はそれぞれ従来の樹脂封止半導体装置を示す側断面図
である。 11……ヒートシンク、13a、13b……シリコンチップ、15
a、15b……半導体素子、13c……シンコン、13d……絶縁
膜、13e……導体。
Claims (2)
- 【請求項１】ヒートシンク上に複数の半導体素子が設け
られる樹脂封止半導体装置であって、 前記ヒートシンクと各半導体素子の相互間に設けられる
とともに、互いに離間して配設され、前記半導体素子と
同一の製造ラインで製造される複数のシリコンチップを
具備し、 前記各シリコンチップは、その表面のみに絶縁層を介在
して全面に導電層が形成され、この導電層は前記半導体
素子の裏面全面に設けられた電極に接続され、この導電
層を介して前記半導体素子に電源を供給することを特徴
とする樹脂封止半導体装置。 - 【請求項２】前記各シリコンチップの厚みは0.4〜0.13m
mとされていることを特徴とする請求項１記載の樹脂封
止半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269663A JP2535623B2 (ja) | 1989-10-17 | 1989-10-17 | 樹脂封止半導体装置 |
| KR1019900016338A KR930005488B1 (ko) | 1989-10-17 | 1990-10-15 | 수지밀봉 반도체장치 |
| US08/023,862 US5317194A (en) | 1989-10-17 | 1993-02-25 | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269663A JP2535623B2 (ja) | 1989-10-17 | 1989-10-17 | 樹脂封止半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03131056A JPH03131056A (ja) | 1991-06-04 |
| JP2535623B2 true JP2535623B2 (ja) | 1996-09-18 |
Family
ID=17475482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269663A Expired - Fee Related JP2535623B2 (ja) | 1989-10-17 | 1989-10-17 | 樹脂封止半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2535623B2 (ja) |
| KR (1) | KR930005488B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020051468A (ko) * | 2000-12-22 | 2002-06-29 | 밍 루 | 전력 소자 모듈의 방열 구조 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135670A (en) * | 1976-05-10 | 1977-11-12 | Toshiba Corp | Semiconductor device |
| JPS6215850A (ja) * | 1985-07-13 | 1987-01-24 | Oki Electric Ind Co Ltd | マルチチツプパツケ−ジ基板 |
-
1989
- 1989-10-17 JP JP1269663A patent/JP2535623B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-15 KR KR1019900016338A patent/KR930005488B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008830A (ko) | 1991-05-31 |
| KR930005488B1 (ko) | 1993-06-22 |
| JPH03131056A (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501700B2 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
| US7642640B2 (en) | Semiconductor device and manufacturing process thereof | |
| JPH02306656A (ja) | 樹脂封止型半導体装置 | |
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| JPH06244357A (ja) | 低インダクタンス半導体パッケージ | |
| JP2535623B2 (ja) | 樹脂封止半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPH02201949A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH08227996A (ja) | 半導体装置 | |
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| JP3502511B2 (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPS635247Y2 (ja) | ||
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JPS62265744A (ja) | 半導体装置 | |
| JPH0717159Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH0629432A (ja) | 半導体装置 | |
| JPS6190449A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |