JPS61144855A - 半導体回路のためのパツケージ - Google Patents
半導体回路のためのパツケージInfo
- Publication number
- JPS61144855A JPS61144855A JP60281850A JP28185085A JPS61144855A JP S61144855 A JPS61144855 A JP S61144855A JP 60281850 A JP60281850 A JP 60281850A JP 28185085 A JP28185085 A JP 28185085A JP S61144855 A JPS61144855 A JP S61144855A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- flag
- semiconductor chip
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は改良されたヒートシンク能力を有する集積回
路のためのパッケージ、および熱放散を増大するための
方法に関するものである。
路のためのパッケージ、および熱放散を増大するための
方法に関するものである。
集積回路構成のサブストレートの上に形成されるエレメ
ントの密度が増大していくに従って、そこから発生する
熱の放散の問題がますます重要となってきている。もし
も熱が放散されなければ、全体の集積回路およびパッケ
ージの結果的な温度上昇により、！ａ′ｌｆ１回路の動
作特性に有害な影響を及ぼし得る。ヒートシンクは熱の
除去に助けとなるように熱的に半導体コンポーネントハ
ウジングパッケージへ結合され得る。しかしながら、集
積回路のハウジングパッケージは、典型的には、熱伝導
性が乏しく、そのためこの技術は限られた価値しかない
。
ントの密度が増大していくに従って、そこから発生する
熱の放散の問題がますます重要となってきている。もし
も熱が放散されなければ、全体の集積回路およびパッケ
ージの結果的な温度上昇により、！ａ′ｌｆ１回路の動
作特性に有害な影響を及ぼし得る。ヒートシンクは熱の
除去に助けとなるように熱的に半導体コンポーネントハ
ウジングパッケージへ結合され得る。しかしながら、集
積回路のハウジングパッケージは、典型的には、熱伝導
性が乏しく、そのためこの技術は限られた価値しかない
。
ヒートシンクによるチップを冷却しようとする試みに対
する他の技術によれば、集積回路と接触して冷却プレー
トを付は加えることであった。しかしながら、冷却プレ
ートは、熱放散に対する有効な解決法であるが、冷却プ
レートに適合させるための特殊な回路板を使用するとい
う問題がある。
する他の技術によれば、集積回路と接触して冷却プレー
トを付は加えることであった。しかしながら、冷却プレ
ートは、熱放散に対する有効な解決法であるが、冷却プ
レートに適合させるための特殊な回路板を使用するとい
う問題がある。
それゆえに、本願のパッケージング方法を用いて実現さ
れることができ、かつ電子回路に特別な適合ＩＩなしに
、集積回路パッケージを介しての熱放散が改良されるで
あろう、改良された冷却技術の必要性が存在する。
れることができ、かつ電子回路に特別な適合ＩＩなしに
、集積回路パッケージを介しての熱放散が改良されるで
あろう、改良された冷却技術の必要性が存在する。
それゆえに、この発明の目的は、集積回路チップに発生
する熱を放散するための改良されたパッケージを提供す
ることである。
する熱を放散するための改良されたパッケージを提供す
ることである。
この発明の他の目的は、現在のパッケージング技術で実
現されることができる集積回路チップに発生する熱を伝
導するための改良されたパッケージを提供することであ
る。
現されることができる集積回路チップに発生する熱を伝
導するための改良されたパッケージを提供することであ
る。
この発明のさらに他の目的は、集積回路チップと、この
チップがｌ１ｔｌｌされるハウジングパッケージとの間
の熱伝導接続を改良するための方法を提供することであ
る。
チップがｌ１ｔｌｌされるハウジングパッケージとの間
の熱伝導接続を改良するための方法を提供することであ
る。
前述の目的および他の目的は、この発明に従って、熱情
性を増大させるための付加的な熱量を有するリードフレ
ーム幾何学形態を提供するとともに、集積回路チップか
らの熱伝導のための付加的な熱経路を提供することによ
って達成される。
性を増大させるための付加的な熱量を有するリードフレ
ーム幾何学形態を提供するとともに、集積回路チップか
らの熱伝導のための付加的な熱経路を提供することによ
って達成される。
この発明によれば、半導体チップ、半導体チップへの電
気的な結合のための領域を有するリードフレームを含み
、このリードフレームはフラグ領域と、半導体チップへ
機械的に結合される拡大された関連の領域とを含み、ざ
らに、集積回路チップおよびリードフレームの少なくと
も予め選択された部分を囲むためのハウジングパッケー
ジをさらに備えた、−半導体回路用パッケージが開示さ
れる。
気的な結合のための領域を有するリードフレームを含み
、このリードフレームはフラグ領域と、半導体チップへ
機械的に結合される拡大された関連の領域とを含み、ざ
らに、集積回路チップおよびリードフレームの少なくと
も予め選択された部分を囲むためのハウジングパッケー
ジをさらに備えた、−半導体回路用パッケージが開示さ
れる。
さらに、この発明によれば、パッケージハウジングにお
ける集積回路チップの冷却を増大するための方法が開示
され、前記集積回路チップへ結合されるリードフレーム
の領域を拡大するステップを含む。
ける集積回路チップの冷却を増大するための方法が開示
され、前記集積回路チップへ結合されるリードフレーム
の領域を拡大するステップを含む。
この発明のこれらおよび他の特徴は添付図面とともに行
なう以下の説明を読むことによって理解されよう。
なう以下の説明を読むことによって理解されよう。
第１図は典型的なリードフレームの幾何学的形態の上面
図である。
図である。
第２ａ図、第２ｂ図および第２０図はこの発明による改
良された半導体チップの熱放散のためのリードフレーム
の幾何学的形態の例の上面図であり、第３図は集積回路
チップとハウジングパッケージとの間の熱の流れを示す
図である。
良された半導体チップの熱放散のためのリードフレーム
の幾何学的形態の例の上面図であり、第３図は集積回路
チップとハウジングパッケージとの間の熱の流れを示す
図である。
第１図、Ｍ２ａ図、第２ｂ邑および第２Ｃ図を参照して
、複数個のリードフレーム構成１０，２０．２２および
２３が示される。各構成の内部部分１１は適当な金属で
作られ、通常、銀めっきされておりかつリードフレーム
のフラグ領域とじて示される。複数個のリード１５が、
その４つの側辺のまわりに金属性領域またはフラグ領域
１１から分離されかつフラグ領域１１を包囲している。
、複数個のリードフレーム構成１０，２０．２２および
２３が示される。各構成の内部部分１１は適当な金属で
作られ、通常、銀めっきされておりかつリードフレーム
のフラグ領域とじて示される。複数個のリード１５が、
その４つの側辺のまわりに金属性領域またはフラグ領域
１１から分離されかつフラグ領域１１を包囲している。
組立てに際し、集積回路チップは、理解されるように、
フラグ領域１１へ結合されまたは装着され、リード１５
はたとえばワイヤポンディングによってチップへ電気的
に接続される。点線１２は、パッケージハウジングが占
有する一般の領域を示す。
フラグ領域１１へ結合されまたは装着され、リード１５
はたとえばワイヤポンディングによってチップへ電気的
に接続される。点線１２は、パッケージハウジングが占
有する一般の領域を示す。
点線により示される領域の内部はプラスチックまたは樹
脂材料で充填されることができ、この材料は、集積回路
チップおよびリードフレームの導通リード１５を結合す
るワイ、ヤを含む、パッケージのエレメントに対する構
造的なサポートとして働く。キャップがハウジングを覆
って、パッケージを周囲から封止する。第２ａ図、第２
ｂ図および第２Ｃ図において、領域２５．２５’ 、２
５”は、通常、リードフレーム構造としてあまり意味の
ない領域を示す。
脂材料で充填されることができ、この材料は、集積回路
チップおよびリードフレームの導通リード１５を結合す
るワイ、ヤを含む、パッケージのエレメントに対する構
造的なサポートとして働く。キャップがハウジングを覆
って、パッケージを周囲から封止する。第２ａ図、第２
ｂ図および第２Ｃ図において、領域２５．２５’ 、２
５”は、通常、リードフレーム構造としてあまり意味の
ない領域を示す。
さて第３図を参照して、集積回路チップからパッケージ
ハウジングの外部への熱の流れを概略的に示す。集積回
路チップ３０は熱源である。チップ３０はフラグ１１上
に据付けられかつこのフラグ（第３図の７ラグ３１）を
介して熱をパッケージハウジング３５へ転送する。さら
に、チップ３０からの熱は直接パッケージハウシング３
５へ転送される。熱は、また、ワイヤ３２を介してり−
ド３３（リード１５に対応する）へかつパッケージハウ
ジング３５へ転送され得る。
ハウジングの外部への熱の流れを概略的に示す。集積回
路チップ３０は熱源である。チップ３０はフラグ１１上
に据付けられかつこのフラグ（第３図の７ラグ３１）を
介して熱をパッケージハウジング３５へ転送する。さら
に、チップ３０からの熱は直接パッケージハウシング３
５へ転送される。熱は、また、ワイヤ３２を介してり−
ド３３（リード１５に対応する）へかつパッケージハウ
ジング３５へ転送され得る。
半導体チップによって発生される熱は、複数個の経路に
よって、パッケージハウジングの外部面へ伝導され得る
。フラグ領域１１へ結合されるリードフレームの増大さ
れた領域２５．２５’ 、２５″はこの表面への熱の流
れを助けることができる。まず、加えられた質量は温度
慣性を与える。
よって、パッケージハウジングの外部面へ伝導され得る
。フラグ領域１１へ結合されるリードフレームの増大さ
れた領域２５．２５’ 、２５″はこの表面への熱の流
れを助けることができる。まず、加えられた質量は温度
慣性を与える。
次に、比較的優れた熱伝導性導体から構成されるリード
フレームは、ハウジングパッケージと接触してより均一
な熱転送をｉｉＪ能にするためのより大きな領域を与え
る。最優に、リードフレームの拡大された伝導領域は比
較的パッケージハウジングの表面に近接している。集積
回路パッケージを用いる典型的な電子回路では、典型的
なヒートシンクはパッケージを包囲する空気である。比
較的熱伝導性の乏しい導体からなるパッケージは、熱が
パッケージ外部に密に近接して分布されることができる
とき、内部の集積チップをより良く冷却することができ
る。
フレームは、ハウジングパッケージと接触してより均一
な熱転送をｉｉＪ能にするためのより大きな領域を与え
る。最優に、リードフレームの拡大された伝導領域は比
較的パッケージハウジングの表面に近接している。集積
回路パッケージを用いる典型的な電子回路では、典型的
なヒートシンクはパッケージを包囲する空気である。比
較的熱伝導性の乏しい導体からなるパッケージは、熱が
パッケージ外部に密に近接して分布されることができる
とき、内部の集積チップをより良く冷却することができ
る。
再度第３図を参照して、リードフレーム領域を増大する
ことにより、チップ３０から７ラグ３１へかつハウジン
グへの熱経路が拡大される。
ことにより、チップ３０から７ラグ３１へかつハウジン
グへの熱経路が拡大される。
第２ａ図に示されるように、リードフレーム２０は、リ
ードフレームの対向する角において結合される２つの拡
大された金属領域２５を含む。同様に、リードフレーム
２２は、フラグ領域１１へ機械的にかつ熱的に接続され
る４個の拡大された金属の内領域２５′を有する。これ
らの拡大された角の金属領域２５は、フラグ領域１１の
熱放散特性を高め、この領１ｉｆｔ！１１に対して、半
導体集積′ 回路チップが装着される。
ードフレームの対向する角において結合される２つの拡
大された金属領域２５を含む。同様に、リードフレーム
２２は、フラグ領域１１へ機械的にかつ熱的に接続され
る４個の拡大された金属の内領域２５′を有する。これ
らの拡大された角の金属領域２５は、フラグ領域１１の
熱放散特性を高め、この領１ｉｆｔ！１１に対して、半
導体集積′ 回路チップが装着される。
第２Ｃ図を参照することによって、リードフレーム２３
の拡大された熱伝導性領域２５“により与えられる増大
された熱放散が、外部回路基板に対するごくわずかなリ
ードの犠牲の下に得られることが明らかであろう。
の拡大された熱伝導性領域２５“により与えられる増大
された熱放散が、外部回路基板に対するごくわずかなリ
ードの犠牲の下に得られることが明らかであろう。
この説明は、好ましい実施例を説明するために意味され
るものであり、この発明の範囲を限定するために意図さ
れるものではない。この発明の範囲は前掲の特許請求の
範囲によってのみ制限されるべきものである。この発明
の精神および範囲内にある多くの変形は当業者にとって
明らかであろう。
るものであり、この発明の範囲を限定するために意図さ
れるものではない。この発明の範囲は前掲の特許請求の
範囲によってのみ制限されるべきものである。この発明
の精神および範囲内にある多くの変形は当業者にとって
明らかであろう。
第１図は典型的なリードフレームの幾何学的形態の上面
図である。 第２ａ図、第２ｂ図および第２Ｃ図は、この発明による
改良された半導体チップの熱放散のためのリードフレー
ムの幾何学的形態の例の上面図である。 第３図は集積回路チップおよびハウジングパッケージ間
の熱の流れ図である。 図において、１０．２０．２２および２３はす−ドフレ
ーム構成、１１は内部部分、１５はリード、２５．２５
’ 、２５”は増大された領域、３５はパッケージハウ
ジング、３０はチップを示す。
図である。 第２ａ図、第２ｂ図および第２Ｃ図は、この発明による
改良された半導体チップの熱放散のためのリードフレー
ムの幾何学的形態の例の上面図である。 第３図は集積回路チップおよびハウジングパッケージ間
の熱の流れ図である。 図において、１０．２０．２２および２３はす−ドフレ
ーム構成、１１は内部部分、１５はリード、２５．２５
’ 、２５”は増大された領域、３５はパッケージハウ
ジング、３０はチップを示す。
Claims (5)
- （１）半導体チップを含む半導体回路のためのパッケー
ジであって、前記半導体チップへ電気的に結合される金
属領域を有するリードフレームを備え、前記リードフレ
ームは前記半導体チップへ機械的に結合されるフラグ領
域を有し、かつ、前記パッケージは前記半導体チップお
よび前記リードフレームの少なくとも選択された部分を
囲むためのハウジングパッケージをさらに備え、前記フ
ラグ領域（１１）および前記半導体チップへ機械的に結
合される前記リードフレーム（２０、２２、２３）の内
部部分（２５、２５′、２５″）はより大きな領域を有
することを特徴とする、半導体回路のためのパッケージ
。 - （２）前記より大きなリードフレーム部分 （２５、２５′、２５″）は前記ハウジングパッケージ
（１２）の角にある、特許請求の範囲第１項記載のパッ
ケージ。 - （３）リードフレームへ装着される半導体チップに発生
される熱の放散を増大するためのリードフレームであつ
て、中央の金属性フラグ領域と、前記フラグ領域から外
方へ延びる複数個の金属性リードとを備え、前記リード
は前記フラグ領域を取り囲んでおりかつそこから分離さ
れており、互いに横切る方向にある前記複数個のリード
（１５）の隣接する組間で互いに対向するリードフレー
ム（２０、２２、２３）の少なくとも２つの角に形成さ
れる拡大された金属領域（２５、２５′、２５″）をさ
らに備え、前記拡大された金属領域が前記フラグ領域（
１１）へ機械的かつ熱的に接続されることを特徴とする
、リードフレーム。 - （４）前記リードフレームは前記フラグ領域（１１）へ
機械的にかつ熱的に接続される２つの付加的な拡大され
た金属領域（２５′、２５″）を含み、前記２つの付加
的な金属領域はリードフレーム（２２、２３）の残りの
対向する角に形成されることを特徴とする、特許請求の
範囲第３項記載のリードフレーム。 - （５）パッケージに装着されるべき集積回路チップに発
生する熱の放散を増大する方法であつて、 前記集積回路チップへ装着されるパッケージのリードフ
レームアセンブリのフラグ領域の角の領域を拡大するこ
とを特徴とする、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT24125A/84 | 1984-12-18 | ||
| IT8424125A IT1213259B (it) | 1984-12-18 | 1984-12-18 | Gruppo a telaio di conduttori per circuiti integrati con capacita' di termodispersione incrementata, erelativo procedimento. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144855A true JPS61144855A (ja) | 1986-07-02 |
Family
ID=11212097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60281850A Pending JPS61144855A (ja) | 1984-12-18 | 1985-12-14 | 半導体回路のためのパツケージ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4947237A (ja) |
| JP (1) | JPS61144855A (ja) |
| DE (1) | DE8535408U1 (ja) |
| FR (1) | FR2574991B3 (ja) |
| GB (1) | GB2168533B (ja) |
| IT (1) | IT1213259B (ja) |
| NL (1) | NL8503487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173464A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751450B2 (ja) * | 1989-08-28 | 1998-05-18 | セイコーエプソン株式会社 | テープキャリアの実装構造及びその実装方法 |
| DE4021871C2 (de) * | 1990-07-09 | 1994-07-28 | Lsi Logic Products Gmbh | Hochintegriertes elektronisches Bauteil |
| JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| US5289032A (en) * | 1991-08-16 | 1994-02-22 | Motorola, Inc. | Tape automated bonding(tab)semiconductor device and method for making the same |
| US5471077A (en) * | 1991-10-10 | 1995-11-28 | Hughes Aircraft Company | High electron mobility transistor and methode of making |
| DE4137112A1 (de) * | 1991-11-12 | 1993-05-13 | Bayerische Motoren Werke Ag | Lokale abschirmung von elektronischen bauteilen eines elektronischen steuergeraetes in einem kraftfahrzeug |
| US5457340A (en) * | 1992-12-07 | 1995-10-10 | Integrated Device Technology, Inc. | Leadframe with power and ground planes |
| US7038305B1 (en) | 2003-07-15 | 2006-05-02 | Altera Corp. | Package for integrated circuit die |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135574A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Lead frame |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4066839A (en) * | 1972-11-16 | 1978-01-03 | Sgs-Ates Componenti Elettronici S.P.A. | Molded body incorporating heat dissipator |
| SE437900B (sv) * | 1976-10-21 | 1985-03-18 | Ates Componenti Elettron | Halvledaranordning innefattande en vermeavledare eller kylkropp |
| US4141029A (en) * | 1977-12-30 | 1979-02-20 | Texas Instruments Incorporated | Integrated circuit device |
| US4331831A (en) * | 1980-11-28 | 1982-05-25 | Bell Telephone Laboratories, Incorporated | Package for semiconductor integrated circuits |
| US4527185A (en) * | 1981-01-12 | 1985-07-02 | Avx Corporation | Integrated circuit device and subassembly |
| EP0086724A3 (en) * | 1982-02-16 | 1985-04-24 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Integrated circuit lead frame with improved power dissipation |
-
1984
- 1984-12-18 IT IT8424125A patent/IT1213259B/it active
-
1985
- 1985-12-12 GB GB08530654A patent/GB2168533B/en not_active Expired
- 1985-12-14 JP JP60281850A patent/JPS61144855A/ja active Pending
- 1985-12-16 FR FR8518623A patent/FR2574991B3/fr not_active Expired
- 1985-12-17 DE DE8535408U patent/DE8535408U1/de not_active Expired
- 1985-12-18 NL NL8503487A patent/NL8503487A/nl not_active Application Discontinuation
-
1987
- 1987-10-01 US US07/106,016 patent/US4947237A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135574A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Lead frame |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173464A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体装置 |
| US6030859A (en) * | 1989-12-01 | 2000-02-29 | Hitachi, Ltd. | Method of making a packaged semiconductor device and a lead-frame therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8424125A0 (it) | 1984-12-18 |
| IT1213259B (it) | 1989-12-14 |
| GB8530654D0 (en) | 1986-01-22 |
| NL8503487A (nl) | 1986-07-16 |
| DE8535408U1 (de) | 1986-10-09 |
| GB2168533B (en) | 1989-01-11 |
| GB2168533A (en) | 1986-06-18 |
| US4947237A (en) | 1990-08-07 |
| FR2574991B3 (fr) | 1987-01-09 |
| FR2574991A3 (fr) | 1986-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US5594234A (en) | Downset exposed die mount pad leadframe and package | |
| US6271581B2 (en) | Semiconductor package structure having universal lead frame and heat sink | |
| US6404048B2 (en) | Heat dissipating microelectronic package | |
| US4807018A (en) | Method and package for dissipating heat generated by an integrated circuit chip | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPS60137042A (ja) | 樹脂封止形半導体装置 | |
| JPS58190051A (ja) | 放熱効果を改善した集積回路用リ−ドフレ−ム | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JP2656328B2 (ja) | 半導体装置 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JPH06104355A (ja) | 冷却液封入型半導体装置 | |
| JP3502511B2 (ja) | 半導体装置 | |
| JPS6016452A (ja) | 半導体集積回路 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPS5918685Y2 (ja) | 混成厚膜集積回路装置 | |
| JPH04171848A (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ |