JPS63104358A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS63104358A JPS63104358A JP25110086A JP25110086A JPS63104358A JP S63104358 A JPS63104358 A JP S63104358A JP 25110086 A JP25110086 A JP 25110086A JP 25110086 A JP25110086 A JP 25110086A JP S63104358 A JPS63104358 A JP S63104358A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic substrate
- circuit device
- lead
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000919 ceramic Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 238000005476 soldering Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 abstract 2
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は通信用の高周波高出力混成堡禎回路装置に関
し、特にその周波数が８００ Ｍ Ｈｚ以上で出力が１
０Ｗ以上の混成集積回路装置に関するものである。
し、特にその周波数が８００ Ｍ Ｈｚ以上で出力が１
０Ｗ以上の混成集積回路装置に関するものである。
第３図は従来の高周波高出力用混成集積回路装置を示し
、図において、ｌは金属から成る放熱板、２は回路構成
用のセラミック基板で回路パターン及び搭載部品等は省
略しである。３は高出力のトランジスタチップを搭載す
るための熱伝導性セラミック基板で、基板パターン及び
搭載トランジスタチップ等は省略しである。回路構成用
セラミック基板２と熱伝導性セラミック基板３はコレク
タリード４とベースリード５により、電気的に接続され
ている。一般に出力が約ｌＯＷ以上で使用される電圧増
幅回路の場合、トランジスタチップを搭載するセラミッ
ク基板の材料として良好な熱伝導性をもつベリリア基板
等が用いられる。
、図において、ｌは金属から成る放熱板、２は回路構成
用のセラミック基板で回路パターン及び搭載部品等は省
略しである。３は高出力のトランジスタチップを搭載す
るための熱伝導性セラミック基板で、基板パターン及び
搭載トランジスタチップ等は省略しである。回路構成用
セラミック基板２と熱伝導性セラミック基板３はコレク
タリード４とベースリード５により、電気的に接続され
ている。一般に出力が約ｌＯＷ以上で使用される電圧増
幅回路の場合、トランジスタチップを搭載するセラミッ
ク基板の材料として良好な熱伝導性をもつベリリア基板
等が用いられる。
従来の混成集積回路装置では、回路構成用セラミック基
板２と熱伝導性セラミック基（反３との電気的接続は、
基板３上に銀ロー付されたコレクタリード４とベースリ
ード５を基板２上に半田イ１することにより行なう。ま
たエミッタ電捲は、基板３の上下面が電気的に導通とな
っているので、基板３の下面を放熱板１の上に半田付す
ることにより接続する。
板２と熱伝導性セラミック基（反３との電気的接続は、
基板３上に銀ロー付されたコレクタリード４とベースリ
ード５を基板２上に半田イ１することにより行なう。ま
たエミッタ電捲は、基板３の上下面が電気的に導通とな
っているので、基板３の下面を放熱板１の上に半田付す
ることにより接続する。
従来の混成集積回路装置は上記のように構成されている
ので、使用周波数が高くなるにつれ、特に周波数が８０
０ＭＨｚ以上になると、セラミック基板２と熱伝導性セ
ラミック基板３とのアース電位が不十分となり、電気特
性が十分に得られないという問題点があった。また、基
板３のエミッタ電極部を半田付接続する場合にはスペー
ス的に組立作業性が悪く、基板３のトランジスタチップ
に半田付時の熱が悪影響を及ぼすという問題点があった
。
ので、使用周波数が高くなるにつれ、特に周波数が８０
０ＭＨｚ以上になると、セラミック基板２と熱伝導性セ
ラミック基板３とのアース電位が不十分となり、電気特
性が十分に得られないという問題点があった。また、基
板３のエミッタ電極部を半田付接続する場合にはスペー
ス的に組立作業性が悪く、基板３のトランジスタチップ
に半田付時の熱が悪影響を及ぼすという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、使用周波数が８００ Ｍ Ｉ−１ｚ以上の場
合でも、十分な電気特性が得られる高周波高出力用混成
築禎回路装置を得ることを目的とする。
たもので、使用周波数が８００ Ｍ Ｉ−１ｚ以上の場
合でも、十分な電気特性が得られる高周波高出力用混成
築禎回路装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る混成集積回路装置は、熱伝導性セラミッ
ク基板上に搭載されたトランジスタチップのエミッタ電
極部に銀ロー付されたリードを設け、該リードを周辺セ
ラミック基板に半田付にて電気的に接続したものである
。
ク基板上に搭載されたトランジスタチップのエミッタ電
極部に銀ロー付されたリードを設け、該リードを周辺セ
ラミック基板に半田付にて電気的に接続したものである
。
この発明においては、エミッタ電極部の銀ロー付された
リードを周辺回路を構成するセラミック基板に半田付に
より電気的に接続することにより、高周波信号入力時に
も装置のアース電位は十分となり、十分な電気特性を得
ることができる。
リードを周辺回路を構成するセラミック基板に半田付に
より電気的に接続することにより、高周波信号入力時に
も装置のアース電位は十分となり、十分な電気特性を得
ることができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による混成集積回路装置を
示し、図において、１〜５は第３図に示したものと同一
である。６は熱伝導性セラミック基板３上に搭載された
トランジスタチップのエミッタ電極部に銀ロー付された
リードで、これを回路構成用セラミック基板２に半田付
により電気的に接続する。
示し、図において、１〜５は第３図に示したものと同一
である。６は熱伝導性セラミック基板３上に搭載された
トランジスタチップのエミッタ電極部に銀ロー付された
リードで、これを回路構成用セラミック基板２に半田付
により電気的に接続する。
このような本実施例によれば、高周波入力時にも十分な
アース電位を得ることができ、所望の電気特性を得るこ
とができる。
アース電位を得ることができ、所望の電気特性を得るこ
とができる。
なお、上記実施例では銀ロー付されたエミッタリードを
１つだけ設けた場合を示したが、これは、スペース的に
余裕のある場合には、第２図に示すように熱伝導性セラ
ミック基板３の両側に１つずつ設けてもよく、この場合
にはさらに高性能な電気特性を得ることができる。
１つだけ設けた場合を示したが、これは、スペース的に
余裕のある場合には、第２図に示すように熱伝導性セラ
ミック基板３の両側に１つずつ設けてもよく、この場合
にはさらに高性能な電気特性を得ることができる。
以上のようにこの発明にかかる混成５積回路装置によれ
ば、トランジスタチップに銀ロー付されたエミッタリー
ドを設け、該リードを周辺セラミック基板に半田付にて
電気的に接続したので、組立作業性を向上でき、しかも
高周波入力時にも十分な電気特性が得られ、装置をより
高性能化することができる効果がある。
ば、トランジスタチップに銀ロー付されたエミッタリー
ドを設け、該リードを周辺セラミック基板に半田付にて
電気的に接続したので、組立作業性を向上でき、しかも
高周波入力時にも十分な電気特性が得られ、装置をより
高性能化することができる効果がある。
第１図ｔａ）はこの発明の一実施例による混成集積回路
装置を示す図、第１図伽）はその側面図、第２図ｔ６＞
はこの発明の他の実施例による混成集積回路装置を示す
図、第２図（ｂ）はその側面図、第３図（ａ）は従来の
混成集積回路装置を示す図、第３図（ｂ）はその側面図
である。ｌは放熱板、２は回路構成用セラミック基板、
３は熱伝導性セラミック基板、４はコレクタリード、５
はベースリード、６はエミッタリードである。 なお、図中、同一符号は同−又は相当部分を示す。
装置を示す図、第１図伽）はその側面図、第２図ｔ６＞
はこの発明の他の実施例による混成集積回路装置を示す
図、第２図（ｂ）はその側面図、第３図（ａ）は従来の
混成集積回路装置を示す図、第３図（ｂ）はその側面図
である。ｌは放熱板、２は回路構成用セラミック基板、
３は熱伝導性セラミック基板、４はコレクタリード、５
はベースリード、６はエミッタリードである。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- （１）高周波高出力の混成集積回路装置において、その
エミッタ電極部に単数または複数の銀ロー付されたリー
ドをもつ高出力トランジスタを搭載し放熱板上に設けら
れた熱伝導性絶縁基板と、同じく上記放熱板上に設けら
れ上記高出力トランジスタとともに本回路を構成する周
辺セラミック基板とを備え、 上記高出力トランジスタの銀ロー付されたリードは上記
セラミック基板と半田付により電気的に接続されている
ことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25110086A JPS63104358A (ja) | 1986-10-21 | 1986-10-21 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25110086A JPS63104358A (ja) | 1986-10-21 | 1986-10-21 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63104358A true JPS63104358A (ja) | 1988-05-09 |
Family
ID=17217643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25110086A Pending JPS63104358A (ja) | 1986-10-21 | 1986-10-21 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63104358A (ja) |
-
1986
- 1986-10-21 JP JP25110086A patent/JPS63104358A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010071766A (ko) | 반도체 소자용 캡슐 | |
| US3515952A (en) | Mounting structure for high power transistors | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| EP0304058A1 (en) | Mounting of a transistor device on a lead frame with a ceramic plate | |
| JP2728322B2 (ja) | 半導体装置 | |
| KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| JPS63104358A (ja) | 混成集積回路装置 | |
| JP2002064180A (ja) | 半導体モジュール | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2002026246A (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JP2540766B2 (ja) | 半導体容器 | |
| JPS607488Y2 (ja) | 半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JP2002280482A (ja) | マイクロ波用半導体装置 | |
| JP3449312B2 (ja) | 半導体装置 | |
| JPH07142626A (ja) | 半導体装置 | |
| JPH09283887A (ja) | 半導体装置及びこの装置に用いる金属絶縁基板 |