JP2007243180A - 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス - Google Patents
相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス Download PDFInfo
- Publication number
- JP2007243180A JP2007243180A JP2007046465A JP2007046465A JP2007243180A JP 2007243180 A JP2007243180 A JP 2007243180A JP 2007046465 A JP2007046465 A JP 2007046465A JP 2007046465 A JP2007046465 A JP 2007046465A JP 2007243180 A JP2007243180 A JP 2007243180A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- memory
- phase change
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 59
- 230000008859 change Effects 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 62
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 3
- 239000010936 titanium Substances 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000007872 degassing Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 62
- 239000012782 phase change material Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000002135 phase contrast microscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイスを提供する。
【解決手段】相変化メモリ・デバイスのメモリ材料のための電極１００は、メモリ材料１０２に接着された第一の層１１０であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層１１０と、第一の層１１０に接着された第二の層１１４であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層１１４と、を備える。この複数層電極の第一の層１１０は、例えば化学量論的ＴｉＮまたはＷＮより強くＧＳＴなどのカルコゲナイド系メモリ材料１０２に接着することができ、その結果層間剥離を防ぐ。基板１１６は、ダイオード１２０、例えばＰＮＰダイオードをメモリ材料１０２の（下側）表面１２２に接続するためのダイオード（下側）電極１１８を内部に備える。
【選択図】図１
【解決手段】相変化メモリ・デバイスのメモリ材料のための電極１００は、メモリ材料１０２に接着された第一の層１１０であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層１１０と、第一の層１１０に接着された第二の層１１４であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層１１４と、を備える。この複数層電極の第一の層１１０は、例えば化学量論的ＴｉＮまたはＷＮより強くＧＳＴなどのカルコゲナイド系メモリ材料１０２に接着することができ、その結果層間剥離を防ぐ。基板１１６は、ダイオード１２０、例えばＰＮＰダイオードをメモリ材料１０２の（下側）表面１２２に接続するためのダイオード（下側）電極１１８を内部に備える。
【選択図】図１
Description
本発明は、全体として、相変化メモリに関する。より詳しくは、本発明は、相変化メモリ・デバイスの相変化材料のための電極および方法に関する。
相変化メモリ（ＰＣＭ）は、相変化材料を用いる不揮発性コンピュータ・メモリの一種である。相変化材料は、材料の機械的な相に依存して抵抗を変化させることができる。ＰＣＭは、オボニック統一メモリ（ＯＵＭ）、カルコゲナイド・ランダム・アクセス・メモリ（ＣＲＡＭ）または相変化ランダム・アクセス・メモリ（ＰＲＡＭ）としても知られている。ほとんどすべてのＰＣＭは、カルコゲナイド合金、一般にＧＳＴと呼ばれるゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルル（Ｔｅ）の混合物を用いて構築される。一つのＧＳＴ合金は式Ｇｅ２Ｓｂ２Ｔｅ５を有する。高温（６００℃を超える）下でカルコゲナイドは液体となり、続いて急速に冷却すると凍結して非晶質ガラス様状態となる。このとき電気抵抗は高い。結晶点より上であるが融点より低い温度にカルコゲナイドを加熱すると、ずっと低い抵抗を有する結晶状態に変化する。さらに、この材料をある抵抗値を取る特定の状態に設定すると、この材料に別の相変化を起させてもう一度設定するまでこの値を保持する。この相スイッチ作用は非常に速く、例えば１０ナノ秒未満で完了することができる。一般に、ＰＣＭとして使用するとき、小さな電力パルスによって作り出される熱によって相変化材料を相変化させる。
上記の性質の結果として、カルコゲナイド材料は、次世代技術のメモリとして有望な仕組みを可能にする。詳しくは、相変化材料は、従来の相補的金属酸化物半導体（ＣＭＯＳ）プロセス加工に容易に組み込むことができる。ＰＣＭには、従来のメモリと比較していくつかの利点も備わっている。例えば、ＰＣＭは、従来のスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）セル設計と比べて明らかにスペース上有利であり、従来のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のように情報を保持するために定期的にリフレッシュする必要もなく、マグネチック・ランダム・アクセス・メモリ（ＭＲＡＭ）よりサイズの変化が容易である。
一般的なＰＣＭセルは、二つの導電性電極の間に配置されたカルコゲナイド材料の層を備える。しかし、ＰＣＭで難しいのは、電極材料とカルコゲナイド材料との間の接着強さを適切にすることである。多くの場合、電極材料は、ＧＳＴと非常に接着し難い窒化チタン（ＴｉＮ）を含み、その結果、層間剥離しやすい。参照によって本明細書に組み込まれる特許文献１に開示されているような接着層も使用されてきた。
本発明の目的は、相変化メモリ・デバイス用の電極の問題（層間剥離しやすい、耐応力性が低い、密着度が低い等）を解決することである。
相変化メモリ・デバイスのメモリ材料のための電極が開示される。この電極は、メモリ材料に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、を備える。この複数層電極の第一の層は、例えば化学量論的ＴｉＮまたはＷＮより強くＧＳＴなどのカルコゲナイド系メモリ材料に接着することができ、その結果層間剥離を防ぐ。相変化メモリ・デバイスおよびそれらを形成する方法も開示される。
本発明の第一の態様は、相変化メモリ・デバイスのメモリ材料のための電極であって、メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、を含む電極を提供する。
本発明の第二の態様は、相変化メモリ・デバイスのメモリ材料のための電極を形成する方法であって、メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層を形成する工程と、第一の層に隣接された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０またはそれ以上である第二の層を形成する工程と、を含む方法を提供する。
本発明の第三の態様は、相変化メモリ（ＰＣＭ）デバイスであって、カルコゲナイド材料を含むメモリ・セルと、電極であって、カルコゲナイド材料の上部表面に接着された第一の層であって、窒化チタン（ＴｉＮｘ）を含み、ｘは１．０より小さい第一の層と、前記第一の層に接着された第二の層であって、窒化チタン（ＴｉＮｙ）を含み、ｙは１．０より大きいか等しい第二の層とを含む電極と、を備え、前記第一の層は前記第二の層より低い抵抗を有するＰＣＭデバイスを提供する。
本発明の例を示す態様は、本明細書で説明する問題および／または考察されないその他の問題を解決するように設計されている。
本発明のさまざまな態様の以下の詳細な説明を、本発明のさまざまな実施態様を表す添付図面とともに参照することによって、本発明のこれらの特徴および他の特徴は、さらに容易に理解される。
本発明の図面は一定の縮尺で描かれていない点に注意する。図面は、本発明の一般的な態様だけを表すものとし、従って、本発明の範囲を限定するとみなすべきではない。図面中で、同じ番号は図面間で同じ要素を表す。
図面を参照すると、図１は、相変化メモリ（ＰＣＭ）デバイス１０４のメモリ材料１０２用の電極１００の一実施態様を示す。電極１００は、ダイオード（下側）電極１１８の反対側でメモリ材料１０２の（上側）表面１１２に接着された第一の層１１０と、第一の層１１０に接着された第二の層１１４とを備える。第一の層１１０は窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）またはタングステン（Ｗ）であり、ｘは１．０より小さく、第二の層１１４は窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい。一実施態様では、メモリ材料１０２はカルコゲナイド材料を含むが、他の既知または今後開発されるメモリ材料を実装してもよい。一実施態様では、カルコゲナイド材料はゲルマニウム（Ｇｅ）と、アンチモン（Ｓｂ）と、テルル（Ｔｅ）とを含むＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）を含む。第一の層１１０は約１０から２５オングストローム（Å）の厚さであるとよく、第二の層１１４は約１００から２０００Åの厚さであるとよい。一実施態様では、第一の層１１０は第二の層１１４より抵抗が低い。
ＰＣＭデバイス１０４は基板１１６を備えてもよく、基板１１６は、ダイオード１２０、例えばＰＮＰダイオードをメモリ材料１０２の（下側）表面１２２に接続するためのダイオード（下側）電極１１８を内部に備える。ダイオード電極１１８およびダイオード１２０は、任意の既知または今後開発される方法で基板１１６の中に形成してもよい。ＰＣＭデバイス１０４はメモリ・セル１２６も備え、メモリ・セル１２６は、上記で説明したようにカルコゲナイド材料（すなわちメモリ材料１０２）と電極１００とを備える。ダイオード１２０を介してダイオード電極１１８に電流を印加するための電流源１２８（例えば金属ワイヤ）をＰＣＭデバイス１０４の一部として設けてもよく、電極１００に結合された電流ドレイン１２９（例えば金属ワイヤ）を設けてもよい。その他の構造物も設けてもよいと理解される。
図２から５を参照すると、電極１００（図１）を形成する方法の一実施態様の例が示される。この方法は、単一のプロセスチャンバ１３０内で実行してもよい。上記で述べたように、メモリ材料１０２はＧＳＴなどのカルコゲナイド材料を含んでもよい。図２に示すように、メモリ材料１０２は、既に形成された基板１１６とダイオード電極１１８との上にスパッタ堆積１３２によって形成してもよい。
図３に示す第二の工程では、メモリ材料１０２は、例えば電気抵抗加熱機による低温（例えば１００℃）脱ガス手段１３４に曝露されるとよい。これより高い温度の脱ガス手段の使用、例えば赤外線ランプを用いると、メモリ材料１０２を過熱してしまうか、または融解させてしまうことがあるため不利なことが分っている。
図４に示す次の工程では、メモリ材料１０２の表面１１２（図１）の上に第一の層１１０が形成される。第一の層１１０は、メモリ材料１０２の表面１１２に接着する。一実施態様では、第一の層１１０の形成は、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などの不活性ガス中でのアニール（例えば背面ガスまたはオーブンで加熱した台座を用いる）と、窒化物の物理的気相堆積（ＰＶＤ）１４０とを実行することを含んでもよい。その結果、より低い濃度の窒素（Ｎ２）を用いた、すなわちｘが１．０より小さい窒化物（ＡＮｘ）を含む第一の層１１０が形成される。第一の層１１０は誘電体層１４４の中に示されている。例えば、層全体の堆積と、それに続くパターン形成およびエッチングとによって最初に第一の層１１０が形成され、次に誘電体層１４４が形成されてもよいと理解される。
次に、図５に示すように、第一の層１１０に接着された第二の層１１４が形成される。上記で述べたように、第二の層１１４は窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい。第一の層の場合と同じく、一実施態様では、第二の層１１４の形成は、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）などの不活性ガス中の低速アニール（例えば背面ガスまたはオーブンで加熱した台座による）と、窒化物の物理的気相堆積（ＰＶＤ）１４２とを実行することを含んでもよい。第二の層１１４は、より大きな応力に耐えられるように、第一の層１１０より柱状の結晶となるように形成される。しかし、第二の層１１４は、第一の層１１０ほど強くメモリ材料１０２に接着することはできない。一方、第一の層１１０は、窒素含有量が低いため、メモリ材料１０２への接着強さがより強くなる。例えば、第一の層１１０とメモリ材料１０２、例えばカルコゲナイド材料との間の界面は、分離することなく最大約２５００メガパスカル（ＭＰａ）の応力に耐えることができる。第一の層１１０の場合と同じく、第二の層１１４は誘電体層１４４の中に示されている。誘電体層１４４のいくらかは、第一の層１１０の形成後に塗布されたものであってもよい。しかし、層全体の堆積と、それに続くパターン形成およびエッチングとによって最初に第二の層１１４が形成され、次に誘電体層１４４が追加されてもよいと理解される。
本発明のさまざまな態様の上記の説明は、例を示し、説明するために提示したものである。上記の説明はすべてを網羅することも、本発明を開示された形そのものだけに限定しようとも意図せず、明らかに、多数の変更形および変化形が可能である。例えば、上記出説明した方法の工程のいくつかを省略してもよいと理解される。当業者には自明なそのような変更形および変化形は、請求項によって定められる本発明の範囲内に含まれるものとする。
Claims (20)
- 相変化メモリ・デバイスのメモリ材料のための電極であって、
ダイオード電極の反対側で前記メモリ材料の表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層と、
前記第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層と、
を備える電極。 - 前記メモリ材料はカルコゲナイド材料を含む、請求項１に記載の電極。
- 前記カルコゲナイド材料は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルルを（Ｔｅ）を含むＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）を含む、請求項２に記載の電極。
- 前記第一の層は１０オングストローム（Å）より小さくなく、２５Åより大きくない厚さを有し、前記第二の層は１００オングストローム（Å）より小さくなく、２０００Åより大きくない厚さを有する、請求項１に記載の電極。
- 前記第一の層は前記第二の層より低い抵抗値を有する、請求項１に記載の電極。
- 相変化メモリ・デバイスのメモリ材料のための電極を形成する方法であって、
前記メモリ材料の上部表面に接着された第一の層であって、窒化物（ＡＮｘ）を含み、Ａはチタン（Ｔｉ）およびタングステン（Ｗ）の一つであり、ｘは１．０より小さい第一の層を形成する工程と、
前記第一の層に接着された第二の層であって、窒化物（ＡＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層を形成する工程と、
を含む方法。 - 前記メモリ材料はカルコゲナイド材料を含む、請求項６に記載の方法。
- 前記カルコゲナイド材料は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルル（Ｔｅ）を含むＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）を含む、請求項７に記載の方法。
- 前記メモリ材料はスパッタ堆積によって形成される、請求項７に記載の方法。
- 前記第一の層を形成する工程の前に、前記メモリ材料の低温脱ガスを実行する工程をさらに含む、請求項７に記載の方法。
- 前記第一の層を形成する工程と前記第二の層を形成する工程とを両方とも単一のプロセスチャンバ内で実行する、請求項６に記載の方法。
- 前記第一の層と前記第二の層とを形成する前記工程は、それぞれ、物理的気相堆積法を実行することと、アルゴン（Ａｒ）およびヘリウム（Ｈｅ）からなる群から選ばれる不活性ガス中でアニールすることとを含む、請求項６に記載の方法。
- 前記第一の層は前記第二の層より低い抵抗値を有する、請求項６に記載の方法。
- 相変化メモリ（ＰＣＭ）デバイスであって、
カルコゲナイド材料を含むメモリ・セルと、
電極であって、
ダイオード電極の反対側で前記カルコゲナイド材料の表面に接着された第一の層であって、窒化チタン（ＴｉＮｘ）を含み、ｘは１．０より小さい第一の層と、
前記第一の層に接着された第二の層であって、窒化チタン（ＴｉＮｙ）を含み、ｙは１．０より大きいかまたは等しい第二の層とを含む電極と、
を備え、前記第一の層は前記第二の層より低い抵抗値を有するＰＣＭデバイス。 - 前記カルコゲナイド材料は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）およびテルル（Ｔｅ）を含むＧＳＴを含む、請求項１４に記載のＰＣＭデバイス。
- 前記第一の層は、１０オングストローム（Å）より小さくなく、２５Åより大きくない厚さを有する、請求項１４に記載のＰＣＭデバイス。
- 前記第二の層は、１００オングストローム（Å）より小さくなく、２０００Åより大きくない厚さを有する、請求項１４に記載のＰＣＭデバイス。
- 前記カルコゲナイド材料の別の表面と接触する前記ダイオード電極と接触するＰＮＰダイオードをさらに備える、請求項１４に記載のＰＣＭデバイス。
- 前記ＰＮＰダイオードに電流を印加するための電流源をさらに備える、請求項１８に記載のＰＣＭデバイス。
- 前記第一の層と前記カルコゲナイド材料との間の界面は、最大２５００メガパスカル（ＭＰａ）の応力に分離することなく耐えることができる、請求項１４に記載のＰＣＭデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/308104 | 2006-03-07 | ||
| US11/308,104 US7456420B2 (en) | 2006-03-07 | 2006-03-07 | Electrode for phase change memory device and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007243180A true JP2007243180A (ja) | 2007-09-20 |
| JP5270100B2 JP5270100B2 (ja) | 2013-08-21 |
Family
ID=38478013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007046465A Active JP5270100B2 (ja) | 2006-03-07 | 2007-02-27 | 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7456420B2 (ja) |
| JP (1) | JP5270100B2 (ja) |
| CN (1) | CN100536189C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8012789B2 (en) | 2008-02-19 | 2011-09-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of manufacturing the same |
| JP2011204782A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
| JP2011243980A (ja) * | 2010-05-11 | 2011-12-01 | Micron Technology Inc | カルコゲニド含有デバイス用電極の形成方法 |
| US8278212B2 (en) | 2008-12-22 | 2012-10-02 | Canon Anelva Corporation | Method for manufacturing semiconductor memory element and sputtering apparatus |
| JP2013506293A (ja) * | 2009-09-25 | 2013-02-21 | アプライド マテリアルズ インコーポレイテッド | アモルファスカーボン−金属間接着を向上させるためのグルー層の表面安定化処理 |
| WO2015040932A1 (ja) * | 2013-09-20 | 2015-03-26 | 株式会社 東芝 | 抵抗変化メモリ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699848B1 (ko) * | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 코어 구조가 개선된 상 변화 메모리 장치 |
| US8119528B2 (en) * | 2008-08-19 | 2012-02-21 | International Business Machines Corporation | Nanoscale electrodes for phase change memory devices |
| US7897954B2 (en) * | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US20100213431A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Ti Yeh | Treated Chalcogenide Layer for Semiconductor Devices |
| US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| WO2011052354A1 (ja) * | 2009-10-27 | 2011-05-05 | キヤノンアネルバ株式会社 | 不揮発性記憶素子およびその製造方法 |
| US8530875B1 (en) * | 2010-05-06 | 2013-09-10 | Micron Technology, Inc. | Phase change memory including ovonic threshold switch with layered electrode and methods for forming same |
| CN102637823B (zh) * | 2012-05-16 | 2014-03-26 | 中国科学院上海微系统与信息技术研究所 | 低功耗相变存储器用限制型电极结构及制备方法 |
| US9166158B2 (en) | 2013-02-25 | 2015-10-20 | Micron Technology, Inc. | Apparatuses including electrodes having a conductive barrier material and methods of forming same |
| CN107154457B (zh) * | 2016-03-03 | 2019-12-10 | 华邦电子股份有限公司 | 电极的制造方法及电阻式随机存取内存 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
| JP2005209252A (ja) * | 2004-01-21 | 2005-08-04 | Renesas Technology Corp | 相変化メモリ及び相変化記録媒体 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541430B1 (en) | 2000-03-24 | 2003-04-01 | E. I. Du Pont De Nemours And Company | Fluorinated lubricant additives |
| US6569705B2 (en) | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| US20030155655A1 (en) * | 2002-02-20 | 2003-08-21 | International Business Machines Corporation | Integrated, active, moisture and oxygen getter layers |
| US6864503B2 (en) | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
| US6791102B2 (en) | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
| US6744088B1 (en) | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
| DE60310915D1 (de) * | 2003-08-05 | 2007-02-15 | St Microelectronics Srl | Verfahren zur Herstellung einer Anordnung von Phasenwechselspeichern in Kupfer-Damaszenertechnologie sowie entsprechend hergestellte Anordnungen von Phasenwechselspeichern |
| EP1677357A1 (en) * | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Phase change memory device having an adhesion layer and manufacturing process thereof |
| US20060234502A1 (en) * | 2005-04-13 | 2006-10-19 | Vishwanath Bhat | Method of forming titanium nitride layers |
-
2006
- 2006-03-07 US US11/308,104 patent/US7456420B2/en active Active
-
2007
- 2007-02-27 JP JP2007046465A patent/JP5270100B2/ja active Active
- 2007-03-01 CN CNB2007100861227A patent/CN100536189C/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
| JP2005209252A (ja) * | 2004-01-21 | 2005-08-04 | Renesas Technology Corp | 相変化メモリ及び相変化記録媒体 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8012789B2 (en) | 2008-02-19 | 2011-09-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of manufacturing the same |
| US8278212B2 (en) | 2008-12-22 | 2012-10-02 | Canon Anelva Corporation | Method for manufacturing semiconductor memory element and sputtering apparatus |
| JP2013506293A (ja) * | 2009-09-25 | 2013-02-21 | アプライド マテリアルズ インコーポレイテッド | アモルファスカーボン−金属間接着を向上させるためのグルー層の表面安定化処理 |
| JP2011204782A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
| JP2011243980A (ja) * | 2010-05-11 | 2011-12-01 | Micron Technology Inc | カルコゲニド含有デバイス用電極の形成方法 |
| WO2015040932A1 (ja) * | 2013-09-20 | 2015-03-26 | 株式会社 東芝 | 抵抗変化メモリ |
| US9520171B2 (en) | 2013-09-20 | 2016-12-13 | Kabushiki Kaisha Toshiba | Resistive change memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5270100B2 (ja) | 2013-08-21 |
| CN101034733A (zh) | 2007-09-12 |
| CN100536189C (zh) | 2009-09-02 |
| US7456420B2 (en) | 2008-11-25 |
| US20070210296A1 (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5270100B2 (ja) | 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス | |
| US8462545B2 (en) | Semiconductor phase change memory using multiple phase change layers | |
| JP4968547B2 (ja) | 相変化メモリセル及び形成方法 | |
| TWI315066B (en) | Non-volatile memory element and method of manufacturing the same | |
| JP5636617B2 (ja) | カルコゲナイド勾配を有するカルコゲナイド含有半導体 | |
| TW201112400A (en) | Phase change memory having one or more non-constant doping profile | |
| JP2011091433A (ja) | 半導体記憶装置 | |
| JP2010529644A (ja) | 界面接着加熱層を有する可変抵抗メモリデバイス、それを使用するシステム、及び、それを形成する方法 | |
| JP2006080523A (ja) | アンチモン前駆体、相変化メモリ素子およびその製造方法 | |
| JP2013536588A (ja) | 相変化メモリ構造および方法 | |
| TW200828517A (en) | Method for making a keyhole opening during the manufacture of a memory cell | |
| JP2007235128A (ja) | 相変化メモリ素子及びその製造方法 | |
| TW200935636A (en) | Phase change memory device | |
| JP5142397B2 (ja) | 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法 | |
| CN103022349A (zh) | 相变随机存取存储器及其制造方法 | |
| TWI633689B (zh) | 相變記憶體裝置中的材料及組件 | |
| WO2012097565A1 (zh) | 相变存储单元及其制作方法 | |
| CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
| CN103794722A (zh) | 新型相变存储单元结构及其制备方法 | |
| TW201015713A (en) | Dielectric-sandwiched pillar memory device | |
| JP2007300091A (ja) | アニーリングによる相変化材料の状態の遷移 | |
| KR100968448B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR101010169B1 (ko) | 상변화 메모리 장치 및 그 형성 방법 | |
| CN204118135U (zh) | 一种新型相变存储单元结构 | |
| KR100825767B1 (ko) | 상변화 메모리 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121222 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |